JP6238436B2 - 電流電圧変換回路と共に用いるバラツキ補償回路 - Google Patents
電流電圧変換回路と共に用いるバラツキ補償回路 Download PDFInfo
- Publication number
- JP6238436B2 JP6238436B2 JP2013185101A JP2013185101A JP6238436B2 JP 6238436 B2 JP6238436 B2 JP 6238436B2 JP 2013185101 A JP2013185101 A JP 2013185101A JP 2013185101 A JP2013185101 A JP 2013185101A JP 6238436 B2 JP6238436 B2 JP 6238436B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- capacitor
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000004364 calculation method Methods 0.000 claims description 16
- 239000000872 buffer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 241000750042 Vini Species 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 208000007101 Muscle Cramp Diseases 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
Vc=(I/C)T (1)
2)スイッチSWset_compをOFFした後、 SWinをOFFし、VinをVin_btにセットする。この時、キャパシタCAは基準電圧Vramp_btと基準電圧Vin_btのオフセット電圧を保持する。そして、ランプ波形を立ち上げる。
3) キャパシタCAでオフセット補償されたVinをPWM変換した信号が出力される。
4)以上のシーケンスをTtgt=TPWM_δを与えるようなノードPの電圧Vpに収束するまで繰り返す。
Tfb = TPWM_δ-Ttgt (2)
と定義する。TPWM_δ、Ttgtはそれぞれランプ関数の傾きkramp(単位はs/V)を用いてTPWM_δ = krampVXn、Ttgt = krampVtgtと表現できる。VtgtはTtgtを与えるときの目標電圧である。この関係性から式(2)はVXn、Vtgtを用いて
Tfb = kramp(VXn-Vtgt) (3)
と表現できる。ノードPの離散時間(n + 1)での電圧は前の離散時間ステップにおける電圧VPnに電流Ipを容量CpのキャパシタでTfb秒間積分した
VPn+1 = VPn + (Ip/Cp)Tfb (Ttgt<TPWM_δ) (4)
VPn+1 = VPn - (Iq/Cp)Tfb (Ttgt>TPWM_δ) (5)
で表される。さらにVXnは関数f(Vp)を用いて
VXn = (f(VPn)/Cx)Tδ (6)
と表される。式(4)、(5)に式(3)を代入すると
VPn+1 = VPn + (Ip/Cp)kramp(VXn-Vtgt)(Ttgt < TPWM_δ) (7)
VPn+1 = VPn - (Iq/Cp)kramp(VXn-Vtgt)(Ttgt > TPWM_δ) (8)
さらに式 (7)、(8)に式(6)を代入すると
VPn+1=(IpTδ/CpCx)krampf(VPn)+VPn-(IpVtgt /Cp)kramp (Ttgt < TPWM_δ) (9)
VPn+1=-(IpTδ/CpCx)krampf(VPn)+VPn+(IpVtgt/Cp)kramp (Ttgt > TPWM_δ) (10)
となりVPnのみの関数として記述できる。
Vfix = Vfix + (Ip/Cp)kramp[(f(Vfix)/ Cx)Tδ-Vtgt]
0 = (f(Vfix)/ Cb)Tδ-Vtgt
Vtgt = (f(Vfix)/ Cb)Tδ (11)
を満たす。PWM時間幅Ttgt= krampVtgtの関係を用いると式(11)は
Vtgt = (f(Vfix)/ Cb)Tδ
Ttgt /kramp = (f(Vfix)/ Cb)Tδ
Ttgt = (f(Vfix)/ Cb)Tδkramp (12)
と書ける。式 (12)よりVPnがVfixに収束した状態で、時間幅TδのPWM信号がSWδに入力されるとTtgtが得られる。このことから、Vfixが安定固定点となるように設計できればノードPの初期電位V0によらず電流源のゲインを補償できる。式(12)にはCxも含まれることから、電流源のみならず容量のバラツキも補償される。
Claims (5)
- 電源と、電源からの電流値を制御する制御素子と、前記制御素子により制御された電流値を入力パルス変調信号によりオンオフするためのスイッチ素子と、オンオフされた電流を電荷として保持して電圧に変換して出力するキャパシタCxとを備える電流電圧変換回路と共に用いて、該電流電圧変換回路の回路素子或いは電気的特性に基づくバラツキの影響を補償するためのバラツキ補償回路において、
前記キャパシタCxに保持された電圧を第1の入力端子にフィードバックして、第2の入力端子に入力された時間電圧波形と対比することによりPWM信号に変換するコンパレータと、
前記コンパレータから出力したPWM信号と外部から与えられる目標時間幅Ttgtを比較し、その差分PWM信号を出力するパルス差分計算回路と、
前記パルス差分信号の大きさを電圧値Vpに変換する回路と、
前記変換された電圧値Vpに基づき、前記電流電圧変換回路の前記制御素子を制御して、前記コンパレータにより生成されたPWM信号のパルス幅が前記目標時間幅Ttgtに一致するように制御することで、前記電源からの電流値をバラツキの影響をキャンセルした値に制御することから成るバラツキ補償回路。 - 前記コンパレータは、前記二つの入力端子におけるそれぞれの電圧の差であるオフセット電圧を保持するキャパシタCAを備えた請求項1に記載のバラツキ補償回路。
- 前記電流電圧変換回路の前記スイッチ素子がオンになるとき以外は、前記コンパレータの前記第1の入力端子は基準電位Vin0に固定される請求項1に記載のバラツキ補償回路。
- 前記パルス差分信号を電圧値Vpに変換する回路は、差分PWM信号で制御される電流源と、その電流源からの電流値を積分するキャパシタCpを備え、該キャパシタCpの充電電圧に差分PWM信号を電圧変換したものを加算あるいは減算していくことにより、電圧値Vpとして出力する請求項1に記載のバラツキ補償回路。
- 前記電流電圧変換回路の前記制御素子を、MOSトランジスタにより構成した請求項1に記載のバラツキ補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185101A JP6238436B2 (ja) | 2013-09-06 | 2013-09-06 | 電流電圧変換回路と共に用いるバラツキ補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185101A JP6238436B2 (ja) | 2013-09-06 | 2013-09-06 | 電流電圧変換回路と共に用いるバラツキ補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015053587A JP2015053587A (ja) | 2015-03-19 |
JP6238436B2 true JP6238436B2 (ja) | 2017-11-29 |
Family
ID=52702310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185101A Active JP6238436B2 (ja) | 2013-09-06 | 2013-09-06 | 電流電圧変換回路と共に用いるバラツキ補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6238436B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI688847B (zh) * | 2019-07-16 | 2020-03-21 | 致茂電子股份有限公司 | 電壓維持電路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3804946A1 (de) * | 1988-02-18 | 1989-08-31 | Tetra Pak Rausing & Co Kg | Verfahren und vorrichtung zum vereinzeln von ebenen teilen |
JP2006135377A (ja) * | 2004-11-02 | 2006-05-25 | Toshiba Corp | 半導体装置 |
JP4579798B2 (ja) * | 2005-09-02 | 2010-11-10 | キヤノン株式会社 | 演算装置 |
-
2013
- 2013-09-06 JP JP2013185101A patent/JP6238436B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015053587A (ja) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8836376B2 (en) | Comparator and A/D converter | |
JP5407685B2 (ja) | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 | |
KR101572931B1 (ko) | 비교기 및 아날로그 디지털 변환기 | |
US9312873B2 (en) | Analog-to-digital converter and image sensor | |
US20130009796A1 (en) | Clock generator circuit for successive approximatiom analog to-digital converter | |
US9060139B2 (en) | Solid-state imaging apparatus and method for driving the same | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
JP5375753B2 (ja) | 発振回路及びその動作電流制御方法 | |
US9093998B2 (en) | Method and apparatus for generating a ramp signal | |
US9609258B2 (en) | A/D conversion circuit and image-capturing device | |
US10284219B2 (en) | Inbuilt threshold comparator | |
US10090851B2 (en) | Successive approximation type analog-to-digital (A/D) converter | |
WO2011104786A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 | |
JP6238436B2 (ja) | 電流電圧変換回路と共に用いるバラツキ補償回路 | |
US9160948B2 (en) | Replica noise generator using pixel modeling and ramp signal generator including the same | |
JP2019097121A (ja) | ラッチドコンパレータ | |
KR20060050759A (ko) | 디지털/아날로그 변환 회로 | |
US9246502B2 (en) | Control method of D/A converter, D/A converter, control method of A/D converter, and A/D converter | |
US7414556B2 (en) | Analog-to-digital converter | |
US9625500B2 (en) | A/D converter, analog front end, and sensor system | |
KR101408810B1 (ko) | 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기 | |
JP4962282B2 (ja) | 半導体装置 | |
JP5515126B2 (ja) | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 | |
Levski | Investigations of time-interpolated single-slope analog-to-digital converters for CMOS image sensors | |
JP2015226103A (ja) | 増幅回路及びイメージセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6238436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |