JP6238436B2 - Variation compensation circuit for use with current-to-voltage converter - Google Patents
Variation compensation circuit for use with current-to-voltage converter Download PDFInfo
- Publication number
- JP6238436B2 JP6238436B2 JP2013185101A JP2013185101A JP6238436B2 JP 6238436 B2 JP6238436 B2 JP 6238436B2 JP 2013185101 A JP2013185101 A JP 2013185101A JP 2013185101 A JP2013185101 A JP 2013185101A JP 6238436 B2 JP6238436 B2 JP 6238436B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- capacitor
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000004364 calculation method Methods 0.000 claims description 16
- 239000000872 buffer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 241000750042 Vini Species 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 208000007101 Muscle Cramp Diseases 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
本発明は、電源からの電流をスイッチングして、流れる電荷をキャパシタに蓄積して、電圧を発生させる電流電圧変換回路のための、キャパシタ容量値や電流値などにおける素子間のバラツキを補償する回路に関する。 The present invention is a circuit that compensates for variations among elements such as a capacitor capacitance value and a current value for a current-voltage conversion circuit that switches current from a power supply and stores flowing charge in a capacitor to generate a voltage. About.
パルス幅（時間）情報を電圧値に変換する回路として、パルス幅変調（PWM）信号により電流源をスイッチングして、流れた電荷をキャパシタに蓄積して、電圧を発生させる電流電圧変換回路（スイッチト電流源（SCS）など）が用いられる。図８は、電流電圧変換を説明するための原理図である。図示のように、流れる電流量をI、PWM信号の時間幅をT、キャパシタの容量をCとすると、出力電圧Vcは以下で表される。
Vc＝（I/C）T (1)
As a circuit for converting pulse width (time) information into a voltage value, the current source is switched by a pulse width modulation (PWM) signal, and the flowed charge is stored in a capacitor to generate a voltage. Current sources (SCS) etc.) are used. FIG. 8 is a principle diagram for explaining current-voltage conversion. As illustrated, assuming that the amount of current flowing is I, the time width of the PWM signal is T, and the capacitance of the capacitor is C, the output voltage Vc is expressed as follows.
Vc = (I / C) T (1)
図９（Ａ）は、特許文献１に開示の非線形電圧変換回路（電流電圧変換回路）を示す図であり、（Ｂ）は制御信号のタイミングチャートである。アナログ入力信号Ｖ1を比較器６を用いて、ランプ電圧発生回路１０により発生されたランプ電圧（単調に増加する電圧）Ｖ10と比較し、ＰＷＭ信号に変換する。変換したＰＷＭ信号を、非線形電圧源３、スイッチ４、およびキャパシタ５を含む非線形電圧変換回路に入力し、スイッチ４を制御する。ＰＷＭパルスの立上りと同時に、電圧源３の電圧値Ｖ3が図９（Ｂ）に示すように任意の、例えば特定の非線形の、時間関数（ｆ(t))で変化する。ＰＷＭパルスが１の間スイッチ４は閉じられており、電圧源３からの電圧でキャパシタ５が充放電される。パルスが立ち下った時点（ｔ＝Ｔ）でスイッチ４が開き、この時点での電圧値（ｆ(T))がキャパシタに保持され、出力端子２に出力される。すなわち、出力電圧Ｖ2 ＝ｆ(T) となる。また、スイッチ４の入力は必ずしもＰＷＭ信号である必要はない。時刻Ｔにおいて電圧ｆ(T) が出力できれば良い。図９（Ｂ）に示すようなパルス位相変調（ＰＰＭ）信号でも良い。さらに、非線形電圧源３に代えて、非線形電流源を用いることもできる。
FIG. 9A is a view showing a non-linear voltage conversion circuit (current-voltage conversion circuit) disclosed in
上述のような電流電圧変換回路の素子を、集積回路技術でSiチップ上に実現した場合、電流源の電流量I、キャパシタの容量Cなどは製造偏差、および寄生容量などの空間に分布する電気的特性バラツキの影響を受ける。これによりI、Cの値は設計値とは異なり、設計値からのずれの厳密な予測も困難である。したがって、 Siチップ上に複数個設置した同一設計サイズの回路の特性も厳密にはそれぞれで異なることになる。そこで、使用者が望む電圧変換特性を与えるように回路内部で補正ができることが望ましい。 When the elements of the current-voltage conversion circuit as described above are realized on a Si chip by integrated circuit technology, the amount of current I of the current source, the capacitance C of the capacitor, etc. Subject to the influence of characteristic variations. Thus, the values of I and C are different from the design values, and it is also difficult to accurately predict the deviation from the design values. Therefore, the characteristics of circuits of the same design size installed in plural on the Si chip will also differ strictly. Therefore, it is desirable to be able to make corrections inside the circuit to provide the voltage conversion characteristics desired by the user.
なお、非特許文献１には、オフセット補償を行うコンパレータ回路を含む非線形変換回路についての開示がある。
Non-Patent
本発明は、集積回路技術でSiチップ上に実現される素子の電流量Iやキャパシタの容量Cの製造偏差、および寄生容量などの空間に分布する電気的特性バラツキを補償して、所望の電流電圧変換特性を与える回路を提供することを目的としている。 The present invention compensates for variations in electrical characteristics distributed in the space such as parasitic capacitance and the amount of current I of elements realized on a Si chip in integrated circuit technology and capacitance C of a capacitor to compensate for desired current It is an object of the present invention to provide a circuit that provides voltage conversion characteristics.
本発明のバラツキ補償回路は、電流電圧変換回路と共に用いて、該電流電圧変換回路の回路素子或いは電気的特性に基づくバラツキの影響を補償する。電流電圧変換回路は、電源と、電源からの電流値を制御する制御素子と、制御素子により制御された電流値を入力パルス変調信号によりオンオフするためのスイッチ素子と、オンオフされた電流を電荷として保持して電圧に変換して出力するキャパシタCxとを備える。バラツキ補償回路は、キャパシタCxに保持された電圧を第１の入力端子にフィードバックして、第２の入力端子に入力された時間電圧波形と対比することによりPWM信号に変換するコンパレータと、このコンパレータから出力したPWM信号と外部から与えられる目標時間幅Ttgtを比較し、その差分PWM信号を出力するパルス差分計算回路と、このパルス差分信号の大きさを電圧値Vpに変換する回路と、この変換された電圧値Vpに基づき、電流電圧変換回路の制御素子を制御して、コンパレータにより生成されたPWM信号のパルス幅が目標時間幅Ttgtに一致するように制御することで、電源からの電流値をバラツキの影響をキャンセルした値に制御する。 The variation compensation circuit of the present invention is used together with a current voltage conversion circuit to compensate for the influence of variations based on circuit elements or electrical characteristics of the current voltage conversion circuit. The current-voltage conversion circuit uses a power supply, a control element for controlling the current value from the power supply, a switch element for turning on / off the current value controlled by the control element by the input pulse modulation signal, and the current turned on / off as charge. And a capacitor Cx for holding, converting to a voltage and outputting. The variation compensation circuit feeds back the voltage held in the capacitor Cx to the first input terminal, and converts it into a PWM signal by comparing it with the time voltage waveform input to the second input terminal, and the comparator A pulse difference calculation circuit that compares the PWM signal output from the circuit with a target time width Ttgt given from the outside and outputs the difference PWM signal, a circuit that converts the magnitude of this pulse difference signal into a voltage value Vp, and this conversion Based on the determined voltage value Vp, the control element of the current-voltage conversion circuit is controlled to control the pulse width of the PWM signal generated by the comparator to coincide with the target time width Ttgt, whereby the current value from the power supply Is controlled to a value that cancels out the influence of the variation.
コンパレータは、二つの入力端子におけるそれぞれの電圧の差であるオフセット電圧を保持するキャパシタCAを備えることができる。電流電圧変換回路のスイッチ素子がオンになるとき以外は、コンパレータの第１の入力端子は基準電位Vin0に固定される。 The comparator can comprise a capacitor CA which holds an offset voltage which is the difference between the respective voltages at the two input terminals. The first input terminal of the comparator is fixed to the reference potential Vin0 except when the switch element of the current-voltage conversion circuit is turned on.
パルス差分信号を電圧値Vpに変換する回路は、差分PWM信号で制御される電流源と、その電流源からの電流値を積分するキャパシタCpを備え、該キャパシタCpの充電電圧に差分PWM信号を電圧変換したものを加算あるいは減算していくことにより、電圧値Vpとして出力する。電流電圧変換回路の制御素子は、MOSトランジスタにより構成することができる。 The circuit for converting the pulse difference signal into the voltage value Vp includes a current source controlled by the difference PWM signal and a capacitor Cp for integrating the current value from the current source, and the difference PWM signal is added to the charging voltage of the capacitor Cp. By adding or subtracting the voltage-converted one, it is output as a voltage value Vp. The control element of the current-voltage conversion circuit can be configured by a MOS transistor.
本発明によれば、集積回路上に多数形成された電流電圧変換回路の製造バラツキ等の影響を補償することができる。 According to the present invention, it is possible to compensate for the influence of manufacturing variations and the like of a large number of current-voltage conversion circuits formed on an integrated circuit.
また、Siチップ上に製造された複数個の電流源の電流値またはキャパシタの容量値などのバラツキをそれぞれ相対的に一致させたい場合にも、集積回路製造バラツキなどの影響でその変換回路の特性がずれている状況でも、そのバラツキを補償することができる。 Further, even when it is desired to make the variations of the current values of the plurality of current sources manufactured on the Si chip or the capacitance values of the capacitors relatively coincide with each other, the characteristics of the conversion circuit due to the influence of the integrated circuit manufacturing variations. Even in the situation where there is a gap, the variation can be compensated.
以下、例示に基づき本発明を説明する。図１は、本発明を具体化するバラツキ補償回路を備えた電流電圧変換回路の概略図である。図１中に示す電流電圧変換回路の一例は、従来技術として説明したようなスイッチト電流源である。図示の電流電圧変換回路において、電圧制御電流源に直列接続のスイッチSWδが、入力ＰＷＭ信号に基づきオンオフされる。ＰＷＭパルスがハイとなるTδの間、スイッチSWδは閉じられており、電圧制御電流源からの電流でキャパシタCxが充放電される。ＰＷＭ信号パルスが立ち下った時点でスイッチSWδが開き、この時点での電圧値がキャパシタCxに保持され、この電圧値が出力されると共に、アナログバッファSF3を介してコンパレータに入力される。 Hereinafter, the present invention will be described based on examples. FIG. 1 is a schematic view of a current-voltage conversion circuit provided with a variation compensation circuit embodying the present invention. An example of the current-voltage conversion circuit shown in FIG. 1 is a switched current source as described in the prior art. In the illustrated current-voltage conversion circuit, the switch SWδ connected in series to the voltage control current source is turned on and off based on the input PWM signal. During Tδ when the PWM pulse goes high, the switch SWδ is closed, and the capacitor Cx is charged and discharged by the current from the voltage controlled current source. When the PWM signal pulse falls, the switch SWδ is opened, the voltage value at this time is held in the capacitor Cx, and this voltage value is outputted and inputted to the comparator through the analog buffer SF3.
本発明は、例えばスイッチト電流源のような、それ自体は従来より公知の電流電圧変換回路に、バラツキ補償回路を備えたものに相当する。例示のバラツキ補償回路は、基準電圧から所定のタイミングで時間的に電圧が変化する時間電圧波形（ランプ電圧波形）Vramp(t)と、基準電圧Vin0に電流電圧変換回路の出力電圧をフィードバックして付加した電圧Vinを対比して、PWM信号に変換するコンパレータと、コンパレータから出力したPWM信号と外部から与えられる目標時間幅Ttgtを比較し、その差分PWM信号を出力するパルス差分計算回路ブロックAと、差分PWM信号で制御される電流源Ip,Iqを含む回路ブロックBと、その電流値を積分するキャパシタCpを持つ回路ブロックCと、から構成されている。上記したブロックB及びブロックCは、パルス差分計算回路ブロックAからのパルス差分信号の大きさを出力電圧（電圧値Vp）に変換しており、そして、この回路ブロックCの出力電圧（電圧値Vp）により、上述した電流電圧変換回路の電圧制御電流源を制御する。電圧制御電流源は、ノードPから入力された制御電圧に対応して、電流量を制御する制御素子を含んでいる。回路ブロックＣのスイッチSWiniはノードPの電位を、所定の電圧Viniに設定する機能を有している。電流値補償動作を実行する前にスイッチSWiniをONしてノードPの電位をViniに初期化する時に使用する。 The present invention corresponds to a current-to-voltage converter circuit known per se, such as a switched current source, provided with a variation compensation circuit. The illustrated variation compensation circuit feedbacks the output voltage of the current-voltage conversion circuit to the time voltage waveform (ramp voltage waveform) Vramp (t) in which the voltage changes temporally at a predetermined timing from the reference voltage and the reference voltage Vin0. A comparator that converts the added voltage Vin into a PWM signal, and a pulse difference calculation circuit block A that compares the PWM signal output from the comparator with a target time width Ttgt given from the outside and outputs the difference PWM signal A circuit block B including current sources Ip and Iq controlled by a differential PWM signal, and a circuit block C having a capacitor Cp for integrating the current value. The blocks B and C described above convert the magnitude of the pulse difference signal from the pulse difference calculation circuit block A into an output voltage (voltage value Vp), and the output voltage (voltage value Vp) of the circuit block C. Control the voltage control current source of the current-voltage conversion circuit described above. The voltage control current source includes a control element that controls the amount of current corresponding to the control voltage input from node P. The switch SWini of the circuit block C has a function of setting the potential of the node P to a predetermined voltage Vini. It is used when turning on the switch SWini to initialize the potential of the node P to Vini before performing the current value compensation operation.
コンパレータのアナログバッファSF3には、図１のノードXの電圧（キャパシタCxの端子電圧）を入力する。基準電圧Vin0は、ノードXの電圧を決定する初期電圧であり、アナログバッファSF1及びスイッチSWin_btを介して入力する。補償動作ではノードXの電位の変化の仕方は、外部からのクロック制御信号に基づき、「基準電位Vin0でセット→電流電圧変換回路の出力電圧にセット→基準電位Vin0でセット→・・・」という流れとなる。このように、毎回補償動作のたびにノードXの電位はVin0にリセットされる。 The voltage (the terminal voltage of the capacitor Cx) of the node X in FIG. 1 is input to the analog buffer SF3 of the comparator. The reference voltage Vin0 is an initial voltage that determines the voltage of the node X, and is input via the analog buffer SF1 and the switch SWin_bt. In the compensation operation, the method of changing the potential of the node X is “set by reference potential Vin0 → set to output voltage of current-voltage conversion circuit → set by reference potential Vin0 →...” Based on an external clock control signal. It becomes a flow. Thus, the potential of the node X is reset to Vin0 each time the compensation operation is performed.
図１において、電圧制御電流源に与える電圧値を制御することで、電荷の時間積分結果（=電圧）を目標値に設定することが可能になる。この際、時間積分に使用されるキャパシタの容量値のバラツキも同時に補償される。本発明はそもそも流れる電流量I／キャパシタ容量Cの比（上述の式（１）参照）のバラツキを補償し所望の電流電圧変換特性を実現するために、この電流電圧変換特性を外部から与えた目標となる時間幅Ttgt及びスイッチSWδのON時間Tδで決定する。時間幅Ttgtを変えると、電圧制御電流源に流れる電流量が変わることになる。スイッチSWδは、上述したように、入力PWM信号により制御されている。目標時間幅Ttgtに一致させるべきコンパレータ出力のＰＷＭ信号幅を制御するために、まず初めに電圧制御電流源をTδ[s]の間動作させ、キャパシタCxに電荷を充電し、その時のキャパシタCxの電圧をコンパレータでPWM変換する。そして次に、外部から任意に設定した目標時間幅TtgtとそのPWM変換結果を比較し、差のPWM信号（ブロックA出力）で、ブロックB,Cを介して、電圧制御電流源に与えられる電圧を制御して、流れる電流値を制御する。例えば、電圧電流変換特性f(Vp)が単調減少関数の場合、PWM信号がTtgtよりも大きければ、パルス差分計算回路から、Vpが上昇するようにPWM信号Tfb+が出力される。逆にPWM信号がTtgtよりも小さい場合はVpを下げるようにPWM信号Tfb-が出力される。以上の動作を繰り返すことにより、生成PWM信号が前記所定のPWM信号に一致するように制御することで、電流源から流れる電流値は、バラツキの影響をキャンセルした値となっている。そして、バラツキの無い電流値に制御された電圧制御電流源と直列接続のスイッチSWδのオン時間を、入力パルス変調信号（例えばPWM信号）により制御する。 In FIG. 1, by controlling the voltage value applied to the voltage control current source, it becomes possible to set the time integration result (= voltage) of the charge to the target value. At this time, the variation of the capacitance value of the capacitor used for time integration is also compensated at the same time. In the present invention, the current-voltage conversion characteristic is externally given to compensate for the variation of the ratio of the flowing current amount I / the capacitor capacity C (see the above-mentioned equation (1)) and to realize a desired current-voltage conversion characteristic. It is determined by the target time width Ttgt and the ON time Tδ of the switch SWδ. When the time width Ttgt is changed, the amount of current flowing to the voltage control current source is changed. The switch SWδ is controlled by the input PWM signal as described above. In order to control the PWM signal width of the comparator output to be matched with the target time width Ttgt, first, the voltage control current source is operated during Tδ [s] to charge the capacitor Cx, and The voltage is PWM converted by the comparator. Then, the target time width Ttgt arbitrarily set from the outside is compared with the PWM conversion result, and the voltage supplied to the voltage control current source via the blocks B and C by the difference PWM signal (block A output) To control the value of the flowing current. For example, when the voltage-current conversion characteristic f (Vp) is a monotonically decreasing function, if the PWM signal is larger than Ttgt, the pulse difference calculation circuit outputs the PWM signal Tfb + such that Vp is increased. Conversely, when the PWM signal is smaller than Ttgt, the PWM signal Tfb− is output so as to lower Vp. By controlling the generated PWM signal to coincide with the predetermined PWM signal by repeating the above operation, the current value flowing from the current source is a value in which the influence of the variation is cancelled. Then, the on time of the switch SWδ connected in series with the voltage control current source controlled to the current value without variation is controlled by the input pulse modulation signal (for example, the PWM signal).
図２は、図１に示すパルス差分計算回路と電圧制御電流源をそれぞれロジックゲート（ブロックＡ）とPMOS制御電圧源（電源ＶDD＋PMOSトランジスタM1）を使用して置き換えた例である。また、図１のスイッチSWδは、一対の差動構成のMOSトランジスタM2,M3を用いて構成した。アナログバッファSF4はスイッチSWδ（MOSトランジスタM2,M3）のスイッチングの影響をノードPの電位に及ぼさないようにするためのバッファである。本発明は、バラツキ補償回路の出力電圧で、電流電圧変換回路に流れる電流値を制御するが、電流電圧変換回路の電源自体は、電圧源或いは電流源のいずれも用いることができる。 FIG. 2 shows an example in which the pulse difference calculation circuit and the voltage control current source shown in FIG. 1 are replaced with logic gates (block A) and PMOS control voltage sources (power supply VDD + PMOS transistor M1), respectively. The switch SWδ in FIG. 1 is configured using the MOS transistors M2 and M3 having a pair of differential configurations. The analog buffer SF4 is a buffer for preventing the potential of the node P from being affected by the switching of the switch SWδ (MOS transistors M2 and M3). Although the present invention controls the value of the current flowing in the current-voltage conversion circuit by the output voltage of the variation compensation circuit, the power supply itself of the current-voltage conversion circuit can use either a voltage source or a current source.
以下、図を参照しつつ、さらに詳述する。図３は、図１或いは図２に例示したバラツキ補償回路を備えた電流電圧変換回路の動作を示すタイミングチャートであるが、その説明の前に、図４〜図６を参照して、図１或いは図２に例示した回路の部分的な説明をする。 Further detailed description will be given below with reference to the drawings. FIG. 3 is a timing chart showing the operation of the current-voltage conversion circuit provided with the variation compensation circuit illustrated in FIG. 1 or FIG. 2, but before the explanation thereof, FIG. Alternatively, a partial description of the circuit illustrated in FIG. 2 will be given.
図４(Ａ)は、電圧シフトバラツキの影響を受けないコンパレータを例示する図であり、(Ｂ)は制御信号とノード電圧のタイミングチャートである。補償シーケンスを実行するためには電圧-時間変換を行うコンパレータが必要になる。電圧制御電流源を補償するためにはこのコンパレータも製造バラツキや空間に分布する電気的特性のバラツキに頑健であることが望ましい。後述するように補償動作を実行する際，複数の電圧制御電流源とキャパシタCxのペアに対し，複数のコンパレータを使用する場合は、例示のようなコンパレータが必要となる。例示のコンパレータは、キャパシタCAが存在する点が通常のチョッパ型コンパレータと異なる。コンパレータ（比較器）の二つの入力において、それぞれの基準電圧の差（オフセット電圧）をキャパシタCAに保持して、その影響をキャンセルする。キャパシタにオフセット分の電圧を保持する「オートゼロ」機能を有する比較回路自体は，AD変換器等で従来より使われている。 FIG. 4A is a diagram illustrating a comparator that is not affected by voltage shift variations, and FIG. 4B is a timing chart of control signals and node voltages. In order to execute the compensation sequence, a comparator that performs voltage-time conversion is required. In order to compensate the voltage control current source, it is desirable that the comparator is also robust against manufacturing variations and variations in electrical characteristics distributed in space. As described later, when using a plurality of comparators for a plurality of voltage controlled current sources and a pair of capacitors Cx when performing the compensation operation, a comparator as illustrated is required. The illustrated comparator differs from a conventional chopper comparator in that a capacitor CA is present. At the two inputs of the comparator, the difference between the respective reference voltages (offset voltage) is held in the capacitor CA to cancel its effect. A comparator circuit itself having an "auto-zero" function of holding a voltage for offset in a capacitor is conventionally used in AD converters and the like.
コンパレータの入力の一方Vramp(t)は、その基準電圧から所定のタイミングで時間的に電圧が変化する時間電圧波形であり、入力の他方Vinは、基準電圧Vin0（図１参照）を、所定のパルスでサンプリングした電圧である。このコンパレータは、ノードYとAに比較用電圧波形Vramp(t)と、比較される電圧Vinが到達するまでの経路で発生するすべてのオフセット電圧をキャパシタCAで補償する。入力信号VinはスイッチSWinを介してゼロオフセット用キャパシタCBの一方の端子に入力される。ゼロオフセット用キャパシタCBの他方の端子はインバータの入力端子に接続されている。また、このインバータにはスイッチSWset_compが並列に接続され、これらスイッチは電流電圧変換回路の制御部（図示しない）からのクロック信号によりその開閉動作が制御される。アナログバッファSF1,SF2,SF3と配線抵抗（図示省略）が縦列接続された状態で、この経路中で発生する予測困難な電圧シフトがある場合でも、例示のコンパレータは電圧シフトが無い場合と同様のPWM変換動作が可能になる。 One of the inputs Vramp (t) of the input of the comparator is a time voltage waveform whose voltage changes temporally from the reference voltage at a predetermined timing, and the other input Vin of the comparator has a predetermined reference voltage Vin0 (see FIG. 1). It is a voltage sampled by a pulse. The comparator compensates, with the capacitor CA, all offset voltages generated in the path until the voltage Vin to be compared with the comparison voltage waveform Vramp (t) reaches the nodes Y and A. The input signal Vin is input to one terminal of the zero offset capacitor CB via the switch SWin. The other terminal of the zero offset capacitor CB is connected to the input terminal of the inverter. Further, a switch SWset_comp is connected in parallel to this inverter, and the switching operation of these switches is controlled by a clock signal from a control unit (not shown) of the current-voltage conversion circuit. In the state where analog buffers SF1, SF2 and SF3 and wiring resistances (not shown) are connected in tandem, even if there is an unpredictable voltage shift occurring in this path, the illustrated comparator is similar to the case where there is no voltage shift. PWM conversion becomes possible.
オフセット電圧に影響を受けないPWM変換シーケンスを以下に示す。ただし、ノードYに到達するまでのオフセット電圧込みの基準電圧Vramp(t)をVramp_bt、ノードXに到達するまでのオフセット電圧込みの基準電圧Vin0をVin_btX、ノードAに到達するまでのオフセット電圧込みのVinの基準電圧をVin_btとする。各ノードA,B,Yの電圧をそれぞれ、VA,VB,VYとする。 The PWM conversion sequence which is not affected by the offset voltage is shown below. However, the reference voltage Vramp (t) including offset voltage until reaching node Y is Vramp_bt, the reference voltage including offset voltage until node X reaches Vin_btX, the offset voltage including until reaching node A includes The reference voltage of Vin is Vin_bt. The voltages at the nodes A, B and Y are denoted by VA, VB and VY, respectively.
1)スイッチSWset_comp、SWin（本明細書において、図示のスイッチは、制御信号に付した参照記号で引用する）をONし、ノードAを入力電圧Vinに、ノードBをインバータしきい値Vinv_thにセットする。この時、ノードYの電位VYはVramp_btのままである。
2)スイッチSWset_compをOFFした後、 SWinをOFFし、VinをVin_btにセットする。この時、キャパシタCAは基準電圧Vramp_btと基準電圧Vin_btのオフセット電圧を保持する。そして、ランプ波形を立ち上げる。
3) キャパシタCAでオフセット補償されたVinをPWM変換した信号が出力される。
1) Turn on the switches SWset_comp, SWin (herein, the illustrated switches are referred to by the reference symbols attached to the control signals), and set the node A to the input voltage Vin and the node B to the inverter threshold Vinv_th Do. At this time, the potential VY of the node Y remains at Vramp_bt.
2) After turning off the switch SWset_comp, turn off SWin and set Vin to Vin_bt. At this time, the capacitor CA holds the offset voltage of the reference voltage Vramp_bt and the reference voltage Vin_bt. Then, ramp up the waveform.
3) A signal obtained by PWM converting Vin offset-compensated by the capacitor CA is output.
図５は、図１に示すバラツキ補償回路の動作原理を説明する回路図である。図５に示す回路図は、図１に示す回路ブロックA、B、Cから構成されるバラツキ補償回路と実質的に同じである。例示のバラツキ補償回路において、パルス差分計算回路は、コンパレータから出力したPWM信号と外部から与えられる目標時間幅Ttgtを比較し、その差分PWM信号を出力する。このパルス差分信号は、電流源ブロックB及びその電流値を積分するキャパシタCp（図１の回路ブロックC参照）を介してノードPの電圧Vｐを変更する。電流源ブロックB及びキャパシタCpは、電圧Vｐが所定の電圧Vini（図１参照）に初期設定された後、その後の更新毎に、前回の値に更新量を追加していくことで、元ある電圧Vpにパルス差分を電圧変換したものを加算（あるいは減算）する。 FIG. 5 is a circuit diagram for explaining the operation principle of the variation compensation circuit shown in FIG. The circuit diagram shown in FIG. 5 is substantially the same as the variation compensation circuit composed of the circuit blocks A, B and C shown in FIG. In the illustrated variation compensation circuit, the pulse difference calculation circuit compares the PWM signal output from the comparator with a target time width Ttgt given from the outside, and outputs the difference PWM signal. This pulse difference signal changes the voltage Vp of the node P via the current source block B and the capacitor Cp (see the circuit block C in FIG. 1) that integrates the current value. The current source block B and the capacitor Cp are originally obtained by adding an update amount to the previous value for each subsequent update after the voltage Vp is initialized to the predetermined voltage Vini (see FIG. 1). The voltage difference of the pulse difference is added to (or subtracted from) the voltage Vp.
電流源Ip、Iq（流れる電流値もIp、Iqで表す）は、キャパシタCpに電流を流しノードPの電圧Vpを上昇させるものIpと、電流を引き抜き電圧Vpを下降させるものIqの2つがある。この一対の電流源IpとIqを、パルス差分計算回路の出力で制御するが、どちらの電流源Ip、Iqをどちらの出力で制御するかは電流電圧変換回路の電圧制御電流源（MOSトランジスタ）の電圧電流変換特性f(Vp)により適宜変更する。パルス差分計算回路は、デジタル信号の比較を行う回路であり、ロジック回路で構成することができる。このパルス差分計算回路は外部から与えた目標時間幅TtgtとPWM信号の差の符号に対応した2つの出力SWdec,SWincを持ち、上記の電流源Ip、Iqを制御する。図示の例では、パルス差分計算回路により差動構成の一対の電流源を制御するものとして説明したが、必ずしも差動構成の電流源を用いる必要は無い。 There are two current sources Ip and Iq (flowing current values are also represented by Ip and Iq): Ip which causes current to flow to the capacitor Cp and raises the voltage Vp of the node P, and Iq which drops the current Vp. . The pair of current sources Ip and Iq are controlled by the output of the pulse difference calculation circuit. Which one of the current sources Ip and Iq is controlled by which output is the voltage controlled current source (MOS transistor) of the current voltage conversion circuit The voltage-current conversion characteristic f (Vp) of The pulse difference calculation circuit is a circuit that compares digital signals, and can be configured by a logic circuit. This pulse difference calculation circuit has two outputs SWdec and SWinc corresponding to the externally applied target time width Ttgt and the sign of the difference between the PWM signals, and controls the above-mentioned current sources Ip and Iq. Although the illustrated example has been described as controlling the pair of current sources of the differential configuration by the pulse difference calculation circuit, it is not necessary to necessarily use the current sources of the differential configuration.
図６は、補償動作を実現するときの制御信号のタイミングチャートである。（ａ）に示すTtgt は、外部から与えた目標時間幅を有するパルス信号である。コンパレータからは、前述のように、キャパシタCAのオフセットで補償されたVinをPWM変換した信号が出力される。このPWM信号とTtgtを比較する。（ｂ）に示すように、出力PWM信号が目標時間幅Ttgtよりも小さい場合、電圧制御電流源の出力電流f(Vp)を増加させるようなノードPの電圧Vpを与えるように電流源を制御するSWinc信号（ｄ）がパルス差分計算回路から出力される。逆に、（ｃ）に示すように、大きい場合はf(Vp)を減少させるようなVpを与えるように電流源を制御するSWdec信号（ｅ）がパルス差分計算回路から出力される。 FIG. 6 is a timing chart of control signals when realizing the compensation operation. Ttgt shown in (a) is a pulse signal having a target time width given from the outside. As described above, the comparator outputs a signal obtained by PWM-converting Vin compensated by the offset of the capacitor CA. This PWM signal is compared with Ttgt. As shown in (b), when the output PWM signal is smaller than the target time width Ttgt, the current source is controlled so as to apply the voltage Vp of the node P to increase the output current f (Vp) of the voltage control current source. The SWinc signal (d) to be output is output from the pulse difference calculation circuit. Conversely, as shown in (c), a SWdec signal (e) for controlling the current source is outputted from the pulse difference calculation circuit to give Vp which reduces f (Vp) when it is large.
次に、図１或いは図２に例示した本発明を具体化するバラツキ補償回路を備えた電流電圧変換回路の全体動作を、図３を参照して説明する。図３は、補償動作を実現するときの制御信号と各ノード電圧のタイミングチャートである。図３は目標時間幅Ttgt<TPWM_δ（SWδのONに伴うノードAの上昇電圧Vδを時間に展開した時間幅）の場合を示している。ただし、ノードYに到達するまでのオフセット電圧込みの基準電圧Vramp(t)をVramp_bt、ノードXに到達するまでのオフセット電圧込みの基準電圧Vin0をVin_btX、ノードAに到達するまでのオフセット電圧込みのVinの基準電圧をVin_btとする。ただし、ノードPの電位が更新される度にノードXは基準電圧Vin_btXにリセットされるものとする。ノードP、Xの初期電位はそれぞれVini、Vin_btXに設定されているものとする。補償のシーケンスは以下のとおりである: Next, the overall operation of the current-voltage conversion circuit provided with the variation compensation circuit embodying the present invention illustrated in FIG. 1 or 2 will be described with reference to FIG. FIG. 3 is a timing chart of the control signal and each node voltage when realizing the compensation operation. FIG. 3 shows the case of target time width Ttgt <TPWM_δ (a time width obtained by expanding the rising voltage Vδ of the node A with the turning on of SWδ into time). However, the reference voltage Vramp (t) including offset voltage until reaching node Y is Vramp_bt, the reference voltage including offset voltage until node X reaches Vin_btX, the offset voltage including until reaching node A includes The reference voltage of Vin is Vin_bt. However, it is assumed that the node X is reset to the reference voltage Vin_btX every time the potential of the node P is updated. It is assumed that initial potentials of the nodes P and X are set to Vini and Vin_btX, respectively. The sequence of compensation is as follows:
1)スイッチSWset_comp、SWinをONし、入力PWM信号に基づきSWδをTδ[s]の間ONする。これにより、ノードBはインバータしきい値Vinv_thになり、ノードXの電位は電圧制御電流源の動作により電位が上昇する。即ち、キャパシタCXの電位VxがVin_btから（f(Vp)/Cx）Tδだけ上昇する。この上昇した電圧をVδとする。これに伴いノードAの電位VAがVδだけ上昇する。Vin_btXは、基準電圧Vin0がアナログバッファSF1を通過した後の基準電圧値であり、Vin_btは、さらにアナログバッファSF3を通過した後のノードAに到達するまでのオフセット電圧込みの基準電圧値である。 1) The switches SWset_comp and SWin are turned on, and SWδ is turned on for Tδ [s] based on the input PWM signal. As a result, the node B becomes the inverter threshold value Vinv_th, and the potential of the node X rises due to the operation of the voltage control current source. That is, the potential Vx of the capacitor CX rises from Vin_bt by (f (Vp) / Cx) Tδ. This raised voltage is referred to as Vδ. Along with this, the potential VA of the node A rises by Vδ. Vin_btX is a reference voltage value after the reference voltage Vin0 passes through the analog buffer SF1, and Vin_bt is a reference voltage value including offset voltage until the node A is reached after passing through the analog buffer SF3.
2)スイッチSWδ、SWset_compをOFFする。その後、スイッチSWin_btをONすることにより、ノードXの電位を基準電位Vin_btにする。これにより、ノードX、A、Bの電位がVδだけ下がる。 2) Turn off the switches SWδ and SWset_comp. Thereafter, the potential of the node X is set to the reference potential Vin_bt by turning on the switch SWin_bt. As a result, the potentials of the nodes X, A, and B decrease by Vδ.
3)スイッチSWinをOFFする。そして、Vramp(t)を立ち上げる。これによりVδ（（f(Vp)/Cx）Tδ）を時間に展開した時間幅TPWM_δ（即ち、（f(Vp)/Cx）Tδ）のPWM信号が出力される。このPWM信号と目標時間幅Ttgtを比較する。例えば、f(Vp)が単調減少関数の場合、PWM信号がTtgtよりも大きければ、パルス差分計算回路から、Vpが上昇するようにPWM信号Tfb+が出力される。逆にPWM信号がTtgtよりも小さい場合はVpを下げるようにPWM信号Tfb-が出力される。
4)以上のシーケンスをTtgt=TPWM_δを与えるようなノードPの電圧Vpに収束するまで繰り返す。
3) Turn off the switch SWin. Then, start Vramp (t). As a result, a PWM signal of a time width TPWM_δ (that is, (f (Vp) / Cx) Tδ) obtained by expanding Vδ ((f (Vp) / Cx) Tδ) into time is output. The PWM signal and the target time width Ttgt are compared. For example, if f (Vp) is a monotonically decreasing function, if the PWM signal is larger than Ttgt, the pulse difference calculation circuit outputs the PWM signal Tfb + so that Vp rises. Conversely, when the PWM signal is smaller than Ttgt, the PWM signal Tfb− is output so as to lower Vp.
4) The above sequence is repeated until the voltage Vp of the node P converges to give Ttgt = TPWM_δ.
図1及び図２に示す回路の補償可能な条件について検討した。補償回路自身の特性がばらついた場合でも、これから示す条件内であれば補償を行うことが可能である。以下に目標となる時間幅TtgtにTPWM_δが収束するための条件を示す。前提として、ノードPの電位Vpの1回の更新を離散時間ステップの単位時間n、nステップ目のノードPの電位をVPn、電圧制御電流源の電圧電流変換特性をf(Vp)、SWδがONする時間をTδ、SWinがONの時SWδをTδの時間ONにしたときのノードAの電圧変化をVXn (さきほどまではVδとしていた)、パルス差分計算回路が出力した差分PWM信号の時間幅をTfb、回路ブロックBの電流源が流す電流値をそれぞれIp、Iqとする。ノードPに接続されるキャパシタの容量をCpと定義する。 The compensable conditions of the circuits shown in FIGS. 1 and 2 were examined. Even if the characteristics of the compensation circuit itself vary, it is possible to perform compensation as long as the conditions shown below are met. The conditions for TPWM_δ to converge on the target time width Ttgt will be shown below. As a premise, one update of the potential Vp of the node P is unit time n of discrete time step, the potential of the node P of the nth step is VPn, the voltage-current conversion characteristic of the voltage control current source is f (Vp), and SWδ is The voltage change of the node A when the ON time is Tδ and SWin is ON time of Tδ is VXn (it was previously Vδ), the time width of the differential PWM signal output by the pulse difference calculation circuit Are Tfb, and the current values of the current source of the circuit block B are Ip and Iq, respectively. The capacitance of the capacitor connected to the node P is defined as Cp.
Tfbは(Ttgt-TPWM_δ)の符号とf(Vp)の電圧電流変換特性により、Ip、Iqを操作するスイッチの制御の仕方を変える必要があるが、ここでは0>(Ttgt-TPWM_δ)の場合はIp、0<(Ttgt-TPWM_δ)の場合はIqを操作するものとする。電流補償回路はTδ秒間SWδをONにした時のノードAの電位変化VXnをPWM変換したときに得られるTPWM_δを目標とするPWM幅Ttgtになるように動作させる。 Tfb needs to change the control method of the switch that operates Ip and Iq according to the sign of (Ttgt-TPWM_δ) and the voltage-current conversion characteristic of f (Vp). Here, in the case of 0> (Ttgt-TPWM_δ) Is Ip, and in the case of 0 <(Ttgt-TPWM_δ), Iq is manipulated. The current compensation circuit operates such that the target PWM width Ttgt is obtained as TPWM_δ obtained when PWM converting the potential change VXn of the node A when SWδ is turned on for Tδ seconds.
TPWM_δとTtgtの時間幅の差Tfbを
Tfb = TPWM_δ-Ttgt (2)
と定義する。TPWM_δ、Ttgtはそれぞれランプ関数の傾きkramp(単位はs/V)を用いてTPWM_δ = krampVXn、Ttgt = krampVtgtと表現できる。VtgtはTtgtを与えるときの目標電圧である。この関係性から式(2)はVXn、Vtgtを用いて
Tfb = kramp(VXn-Vtgt) (3)
と表現できる。ノードPの離散時間(n + 1)での電圧は前の離散時間ステップにおける電圧VPnに電流Ipを容量CpのキャパシタでTfb秒間積分した
VPn+1 = VPn + (Ip/Cp)Tfb (Ttgt<TPWM_δ) (4)
VPn+1 = VPn - (Iq/Cp)Tfb (Ttgt>TPWM_δ) (5)
で表される。さらにVXnは関数f(Vp)を用いて
VXn = (f(VPn)/Cx)Tδ (6)
と表される。式(4)、(5)に式(3)を代入すると
VPn+1 = VPn + (Ip/Cp)kramp(VXn-Vtgt)(Ttgt < TPWM_δ) (7)
VPn+1 = VPn - (Iq/Cp)kramp(VXn-Vtgt)(Ttgt > TPWM_δ) (8)
さらに式 (7)、(8)に式(6)を代入すると
VPn+1=(IpTδ/CpCx)krampf(VPn)+VPn-(IpVtgt /Cp)kramp (Ttgt < TPWM_δ) (9)
VPn+1=-(IpTδ/CpCx)krampf(VPn)+VPn+(IpVtgt/Cp)kramp (Ttgt > TPWM_δ) (10)
となりVPnのみの関数として記述できる。
The difference between the time width of TPWM_δ and Ttgt, Tfb
Tfb = TPWM_δ-Ttgt (2)
Define as TPWM_δ and Ttgt can be expressed as TPWM_δ = krampVXn and Ttgt = krampVtgt, respectively, using the slope kramp (in s / V) of the ramp function. Vtgt is a target voltage when Ttgt is given. From this relationship, equation (2) uses Vxn and Vtgt
Tfb = kramp (VXn-Vtgt) (3)
It can be expressed as The voltage at the discrete time (n + 1) of the node P is obtained by integrating the current Ip into the voltage VPn at the previous discrete time step with the capacitor of the capacitance Cp for Tfb seconds
VPn + 1 = VPn + (Ip / Cp) Tfb (Ttgt <TPWM_δ) (4)
VPn + 1 = VPn− (Iq / Cp) Tfb (Ttgt> TPWM_δ) (5)
Is represented by Furthermore, Vxn uses function f (Vp)
VXn = (f (VPn) / Cx) Tδ (6)
It is expressed as Substituting equation (3) into equations (4) and (5)
VPn + 1 = VPn + (Ip / Cp) kramp (VXn-Vtgt) (Ttgt <TPWM_δ) (7)
VPn + 1 = VPn- (Iq / Cp) kramp (VXn-Vtgt) (Ttgt> TPWM_δ) (8)
Further substituting equation (6) into equations (7) and (8)
VPn + 1 = (IpTδ / CpCx) krampf (VPn) + VPn- (IpVtgt / Cp) kramp (Ttgt <TPWM_δ) (9)
VPn + 1 = − (IpTδ / CpCx) krampf (VPn) + VPn + (IpVtgt / Cp) kramp (Ttgt> TPWM_δ) (10)
And can be written as a function of only VPn.
式(9)、(10)の固定点Vfix（前の時刻nの状態値と次の時刻(n + 1)のノードPの電圧が同じVPn+1 = VPnとなる点）は
Vfix = Vfix + (Ip/Cp)kramp[(f(Vfix)/ Cx)Tδ-Vtgt]
0 = (f(Vfix)/ Cb)Tδ-Vtgt
Vtgt = (f(Vfix)/ Cb)Tδ (11)
を満たす。PWM時間幅Ttgt= krampVtgtの関係を用いると式(11)は
Vtgt = (f(Vfix)/ Cb)Tδ
Ttgt /kramp = (f(Vfix)/ Cb)Tδ
Ttgt = (f(Vfix)/ Cb)Tδkramp (12)
と書ける。式 (12)よりVPnがVfixに収束した状態で、時間幅TδのPWM信号がSWδに入力されるとTtgtが得られる。このことから、Vfixが安定固定点となるように設計できればノードPの初期電位V0によらず電流源のゲインを補償できる。式(12)にはCxも含まれることから、電流源のみならず容量のバラツキも補償される。
The fixed point Vfix in Equations (9) and (10) (a point at which the state value at the previous time n and the voltage at the node P at the next time (n + 1) are the same VPn + 1 = VPn) is
Vfix = Vfix + (Ip / Cp) kramp [(f (Vfix) / Cx) Tδ-Vtgt]
0 = (f (Vfix) / Cb) Tδ-Vtgt
Vtgt = (f (Vfix) / Cb) Tδ (11)
Meet. Using the relationship of PWM time width Ttgt = krampVtgt, equation (11) becomes
Vtgt = (f (Vfix) / Cb) Tδ
Ttgt / kramp = (f (Vfix) / Cb) Tδ
Ttgt = (f (Vfix) / Cb) Tδkramp (12)
I can write. From the equation (12), when the PWM signal of the time width Tδ is input to SWδ in a state where VPn converges to Vfix, Ttgt is obtained. From this, if the Vfix can be designed to be a stable fixed point, the gain of the current source can be compensated regardless of the initial potential V0 of the node P. Since Cx is included in the equation (12), not only the current source but also the variation in capacity can be compensated.
(Ttgt < TPWM_δ)の場合にVfixが安定固定点となる条件は
図７は、シミュレーション結果を示す図である。（Ａ）において、横軸は更新回数を、縦軸はスイッチSW艪フONに伴うノードAの上昇電圧Vδを時間に展開した時間幅TPWM_δ(ns)を示している。このシミュレーションは、目標パルス時間幅Ttgtを400nsに設定して、電圧Vini（図１のブロックC参照）を変えることによりノードPの初期電圧Vp0を変えて行った。更新17回目の時間幅TPWM_δが、目標パルス時間幅Ttgtに収束していることを確認した。（Ｂ）において、横軸はｎ回目のノードPの電圧Vpnを、また、縦軸はｎ＋１回目のノードPの電圧Vpn+1を示している。Vpn＝Vpn+1となる一点に収束することを示している。（Ｃ）は、数値で表したグラフである。Vp(V)は、更新回数ｎ＝０回目と、１７回目のそれぞれのノードPの電圧を表している。ε（ns）は、目標パルス時間幅（Ttgt）400nsと、時間幅TPWM_δ(ns)との誤差を表している。このように、更新回数と共に、時間幅TPWM_δ(ns)は目標パルス時間幅（Ttgt）に近づくと共に、ノードPの電圧Vpは、初期電圧に関わらず、一定の更新回数で一定の電圧値になることを確認した。
FIG. 7 is a diagram showing simulation results. In (A), the horizontal axis indicates the number of updates, and the vertical axis indicates the time width TPWM_δ (ns) in which the rising voltage Vδ of the node A accompanying the switch SW 艪 ON is developed over time. In this simulation, the target pulse time width Ttgt was set to 400 ns, and the initial voltage Vp0 of the node P was changed by changing the voltage Vini (see the block C in FIG. 1). It was confirmed that the 17th updated time width TPWM_δ converges to the target pulse time width Ttgt. In (B), the horizontal axis indicates the voltage Vpn of the n-th node P, and the vertical axis indicates the voltage Vpn + 1 of the (n + 1) -th node P. It shows that convergence is achieved at one point where Vpn =
Claims (5)
前記キャパシタCxに保持された電圧を第１の入力端子にフィードバックして、第２の入力端子に入力された時間電圧波形と対比することによりPWM信号に変換するコンパレータと、
前記コンパレータから出力したPWM信号と外部から与えられる目標時間幅Ttgtを比較し、その差分PWM信号を出力するパルス差分計算回路と、
前記パルス差分信号の大きさを電圧値Vpに変換する回路と、
前記変換された電圧値Vpに基づき、前記電流電圧変換回路の前記制御素子を制御して、前記コンパレータにより生成されたPWM信号のパルス幅が前記目標時間幅Ttgtに一致するように制御することで、前記電源からの電流値をバラツキの影響をキャンセルした値に制御することから成るバラツキ補償回路。 A power supply, a control element for controlling a current value from the power supply, a switch element for turning on / off a current value controlled by the control element by an input pulse modulation signal, and a current holding on / off as charge In a variation compensation circuit for compensating for the influence of variations based on circuit elements or electrical characteristics of the current-voltage conversion circuit, used together with a current-voltage conversion circuit including a capacitor Cx that converts and outputs.
A comparator that feeds back the voltage held in the capacitor Cx to the first input terminal and converts it into a PWM signal by comparing it with the time voltage waveform input to the second input terminal;
A pulse difference calculation circuit that compares the PWM signal output from the comparator with a target time width Ttgt given from the outside, and outputs the difference PWM signal;
A circuit for converting the magnitude of the pulse difference signal into a voltage value Vp;
By controlling the control element of the current-voltage conversion circuit based on the converted voltage value Vp, the pulse width of the PWM signal generated by the comparator is controlled to match the target time width Ttgt. A variation compensation circuit comprising controlling the current value from the power supply to a value that cancels out the influence of variation.
The variation compensation circuit according to claim 1, wherein the control element of the current voltage conversion circuit is configured by a MOS transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013185101A JP6238436B2 (en) | 2013-09-06 | 2013-09-06 | Variation compensation circuit for use with current-to-voltage converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013185101A JP6238436B2 (en) | 2013-09-06 | 2013-09-06 | Variation compensation circuit for use with current-to-voltage converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015053587A JP2015053587A (en) | 2015-03-19 |
| JP6238436B2 true JP6238436B2 (en) | 2017-11-29 |
Family
ID=52702310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013185101A Active JP6238436B2 (en) | 2013-09-06 | 2013-09-06 | Variation compensation circuit for use with current-to-voltage converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6238436B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI688847B (en) * | 2019-07-16 | 2020-03-21 | 致茂電子股份有限公司 | Voltage maintaining circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3804946A1 (en) * | 1988-02-18 | 1989-08-31 | Tetra Pak Rausing & Co Kg | METHOD AND DEVICE FOR SEPARATING LEVEL PARTS |
| JP2006135377A (en) * | 2004-11-02 | 2006-05-25 | Toshiba Corp | Semiconductor device |
| JP4579798B2 (en) * | 2005-09-02 | 2010-11-10 | キヤノン株式会社 | Arithmetic unit |
-
2013
- 2013-09-06 JP JP2013185101A patent/JP6238436B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015053587A (en) | 2015-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5407685B2 (en) | Successive comparison type AD converter and method of adjusting operation clock of successive approximation type AD converter | |
| US9312873B2 (en) | Analog-to-digital converter and image sensor | |
| US20130009796A1 (en) | Clock generator circuit for successive approximatiom analog to-digital converter | |
| US20140132437A1 (en) | Comparator and a/d converter | |
| US20130206961A1 (en) | Solid-state image sensing device | |
| US9060139B2 (en) | Solid-state imaging apparatus and method for driving the same | |
| US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
| US9093998B2 (en) | Method and apparatus for generating a ramp signal | |
| US9609258B2 (en) | A/D conversion circuit and image-capturing device | |
| US10284219B2 (en) | Inbuilt threshold comparator | |
| US10090851B2 (en) | Successive approximation type analog-to-digital (A/D) converter | |
| US9838029B1 (en) | Adaptively controlled duty cycle clock generation circuit | |
| WO2011104786A1 (en) | Pipeline analog to digital converter and analog to digital conversion method and dynamic differential amplifier | |
| JP6238436B2 (en) | Variation compensation circuit for use with current-to-voltage converter | |
| US9160948B2 (en) | Replica noise generator using pixel modeling and ramp signal generator including the same | |
| KR20060050759A (en) | Digital to analog conversion circuit | |
| US9246502B2 (en) | Control method of D/A converter, D/A converter, control method of A/D converter, and A/D converter | |
| US7414556B2 (en) | Analog-to-digital converter | |
| US9625500B2 (en) | A/D converter, analog front end, and sensor system | |
| KR101408810B1 (en) | Digital-analog converter using time-interpolation scheme | |
| JP5515126B2 (en) | Pipeline type A / D converter and A / D conversion method, and dynamic type differential amplifier | |
| JP2009130432A (en) | Semiconductor device | |
| US20130069811A1 (en) | Low power cycle data converter | |
| Levski | Investigations of time-interpolated single-slope analog-to-digital converters for CMOS image sensors | |
| JP2015226103A (en) | Amplifier circuit and image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6238436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |