JP6227223B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6227223B2
JP6227223B2 JP2012082736A JP2012082736A JP6227223B2 JP 6227223 B2 JP6227223 B2 JP 6227223B2 JP 2012082736 A JP2012082736 A JP 2012082736A JP 2012082736 A JP2012082736 A JP 2012082736A JP 6227223 B2 JP6227223 B2 JP 6227223B2
Authority
JP
Japan
Prior art keywords
bonding
chip
wire
terminal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012082736A
Other languages
English (en)
Other versions
JP2013214546A (ja
Inventor
弘道 渡辺
弘道 渡辺
謙治 岡
謙治 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2012082736A priority Critical patent/JP6227223B2/ja
Priority to CN201210211291.XA priority patent/CN103367337B/zh
Publication of JP2013214546A publication Critical patent/JP2013214546A/ja
Application granted granted Critical
Publication of JP6227223B2 publication Critical patent/JP6227223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48483—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

この発明は、半導体装置、及び半導体装置の製造方法に関する。
従来、ミリ波レーダ等を製造する際、電子部品として、高周波モジュールが利用されている。高周波モジュールは、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）等のチップと、これを配置及び接続するための回路基板とを有する。図７は、従来技術において、回路基板１０１とＭＭＩＣチップ１０２とがワイヤリングされた半導体装置１００の断面図である。図７に示す様に、従来の高周波モジュールでは、回路基板１０１の平面部にキャビティ（凹部）が形成され、その内部に、ＭＭＩＣチップ（斜線部）１０２が配置されている。キャビティの深さは、ＭＭＩＣのチップ高と略同一であるため、基板１０１のボンディング面とチップ１０２のボンディング面とは、略同一の高さに揃う。これにより、基板１０１とチップ１０２との間に、ワイヤＷ１０１、Ｗ１０２を短く配線することができる。ワイヤの長さは、信号の伝送速度や伝送損失に影響を及ぼすことから、伝送性能を向上するためには、電子部品のワイヤ長を短くすることが重要である。
しかしながら、キャビティの形成には、チップの表面積大の開口部を基板表面に設けると共に、チップの高さと同等の掘り込みを行う工程が必要となる。また、キャビティを形成可能な回路基板の製造には、セラミックが用いられることが多く、この場合、製造コストが上昇する。特に、樹脂基板の場合、高い加工精度が必要であるため、基板の加工に多くの時間を費やしてしまうこととなり、その時間が、製造コストに反映される結果、高周波モジュール、ひいてはミリ波レーダの競争力を低下させる要因となる。上述の様に、ワイヤ長を短くするためにＭＭＩＣチップをキャビティ内に配置することには、多大なコストが伴うこととなる。
上記の様なコストの増加を回避するため、基板にキャビティを形成することなく、基板上にＭＭＩＣチップを接着し、該チップと基板上の伝送線路とをワイヤにより接続する手法もある。かかる手法では、加工コストが低減する反面、ワイヤ長が増大し、その結果、高性能化が阻害される可能性がある。そこで、ワイヤ長を短くするため、通常は、チップ側から基板上の伝送線路側に配線するワイヤボンディングの工程において、逆方向（線路側からチップ側に向かう方向）の配線を行う。この様なボンディングの手法は、リバースボンディングと呼ばれ、従来では、主にパッケージの高さを薄化するために用いられている。
特開２００７−１８４３８５号公報
しかしながら、上述したボンディング技術には、例えば、以下に示す様な問題があった。すなわち、リバースボンディングでは、基板上の線路側ではなくチップ側が２ｎｄボンドとなることから、ワイヤ長を短くすることで伝送性能が向上する反面、ボンディングによるチップへのダメージや、プローブ痕による接合性の低下が発生することがある。かかる懸念を解消するための技術として、ＢＳＯＢ（Bond Stitch On Ball）が有効であるが、ＢＳＯＢの実行工程に、新たな加工時間を要することとなる。また、加工時間の増加に伴い、製造タクト（製品１個当たりの製造時間）が上昇するという問題点があった。
開示の技術は、上記に鑑みてなされたものであって、コストを抑制しつつ、伝送性能を向上することのできる半導体装置、及び半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本願の開示する半導体装置は、一つの態様において、基板とチップと伝送線路と第１のワイヤと第２のワイヤとを有する。前記チップは、基板上に設けられる。前記伝送線路は、前記基板上に形成され、前記チップに電気接続される。前記第１のワイヤは、前記チップの端子への一端のボンディング後に、前記伝送線路の端子に他端をボンディングされたワイヤである。前記第２のワイヤは、前記伝送線路の端子への一端のボンディング後に、前記チップの端子に他端をボンディングされたワイヤである。
本願の開示する半導体装置の一つの態様によれば、コストを抑制しつつ、伝送性能を向上することができる。
図１は、通常ボンディングとリバースボンディングとが混在する受信用ＭＭＩＣチップが設けられた基板表面の部分拡大図である。 図２は、通常ボンディングとリバースボンディングとが混在する送信用ＭＭＩＣチップが設けられた基板表面の部分拡大図である。 図３は、通常ボンディングによりワイヤリングされた半導体装置の部分断面図である。 図４は、リバースボンディングによりワイヤリングされた半導体装置の部分断面図である。 図５は、基板上にレジストを有する半導体装置が通常ボンディングによりワイヤリングされる様子を示す図である。 図６は、基板上にレジストを有さない半導体装置がリバースボンディングによりワイヤリングされる様子を示す図である。 図７は、従来技術において、ＭＭＩＣチップと回路基板とがワイヤリングされた半導体装置の断面図である。
以下に、本願の開示する半導体装置、及び半導体装置の製造方法の実施例を、図面を参照しながら詳細に説明する。なお、以下の実施例により本願の開示する半導体装置、及び半導体装置の製造方法が限定されるものではない。
図１は、通常ボンディングとリバースボンディングとが混在する受信用ＭＭＩＣチップ１２１が設けられた基板表面の部分拡大図である。図１に示す様に、回路基板１１の表面には、受信用ＭＭＩＣチップ１２１が配置されている。また、回路基板１１の表面には、伝送線路１３ａ〜１３ｏが形成されており、これらの線路の内、伝送線路１３ａ〜１３ｌは、パッド上の端子を介して、受信用ＭＭＩＣチップ１２１にワイヤリングされている。一方、伝送線路１３ａ〜１３ｏの内、伝送線路１３ｍ〜１３ｏは、パッド上の端子を介して、受信用ＭＭＩＣチップ１２１にワイヤリングされている。
回路基板１１は、同一基板上に、通常ボンディング領域Ｇ１〜Ｇ４とリバースボンディング領域Ｒ１とを有する。通常ボンディング領域Ｇ１〜Ｇ４内のワイヤＷ１〜Ｗ１２は、通常のボンディングにより、受信用ＭＭＩＣチップ１２１と伝送線路１３ａ〜１３ｌとをそれぞれ電気接続し、リバースボンディング領域Ｒ１内のワイヤＷ１３〜Ｗ１５は、リバースボンディングにより、受信用ＭＭＩＣチップ１２１と伝送線路１３ｍ〜１３ｏとをそれぞれ電気接続する。すなわち、受信用ＭＭＩＣチップ１２１には、通常のボンディングによりワイヤリングされた端子と、リバースボンディングによりワイヤリングされた端子とが混在する。
送信用ＭＭＩＣチップ１２２についても、受信用ＭＭＩＣチップ１２１と同様の構成を採る。図２は、通常ボンディングとリバースボンディングとが混在する送信用ＭＭＩＣチップ１２２が設けられた基板表面の部分拡大図である。図２に示す様に、回路基板１１上には、通常のボンディングが施された領域Ｇ５、Ｇ６と、リバースボンディングが施された領域Ｒ２とが混在する。通常ボンディング領域Ｇ５、Ｇ６では、送信用ＭＭＩＣチップ１２２と伝送線路１３ｐ〜１３ｕとの間は、ワイヤＷ２１〜Ｗ２６により電気接続され、リバースボンディング領域Ｒ２では、送信用ＭＭＩＣチップ１２２と伝送線路１３ｖ〜１３ｘとの間は、ワイヤＷ２７〜Ｗ２９により電気接続される。
受信側、送信側の何れのＭＭＩＣチップにおいても、リバースボンディングされるか否かは、ワイヤリングされる端子の種別に応じて決定される。例えば、リバースボンディング領域Ｒ１、Ｒ２は何れも、送信時と受信時の同期をとるための端子がワイヤリングされる領域である。この様に、信号伝送に係る端子を接続するためのワイヤボンディングには、多少コストや時間が掛かっても、伝送性能を向上する観点から、低損失の高速伝送が容易なリバースボンディングを採用することが好ましい。これに対して、他の領域Ｇ１〜Ｇ６内のワイヤボンディングには、リバースボンディングを行うことによるメリットが少ないことから、加工に掛かるコストや時間を抑制するため、通常のボンディングを行うことが好ましい。
すなわち、半導体装置１０は、端子に応じて、第１ボンドを、通常通りチップにするか、線路にするかを切り分けることで、性能及びコストの双方を考慮に入れた観点から、より効率的なボンディングを実施する。ボンディング方法の選定は、例えば、上記端子が、ワイヤ長が伝送速度または伝送損失に影響を与える端子であるか否かに基づいて行われる。特に、上記端子が、ミリ波（例えば、７６ＧＨｚミリ波）の伝送路となるワイヤ（ミリ波を通すワイヤ）を接続する端子である場合には、リバースボンディングが選定される。
図３は、通常ボンディングによりワイヤリングされた半導体装置１０の部分断面図である。図３に示す様に、回路基板１１には、ワイヤボンディング用のパッド１４１、１４２が、チップ側と線路側の双方に載置される。チップ側のワイヤボンディングパッド１４１の表面には、導電接着剤１５が塗布され、ＭＭＩＣチップ１２が、導電接着剤１５により、チップ側ワイヤボンディングパッド１４１に接着されている。ＭＭＩＣチップ１２の表面には、チップパッド１２ａを介してボールボンドＢ１が形成され、該ボールボンドＢ１からワイヤＷ３１が伝送線路側ワイヤボンディングパッド１４２に向かって延びることで、ＭＭＩＣチップ１２が伝送線路に配線される。
図４は、リバースボンディングによりワイヤリングされた半導体装置１０の部分断面図である。図４に示す様に、回路基板１１には、ワイヤボンディング用のパッド１４１、１４２が、チップ側と線路側の双方に載置される。チップ側のワイヤボンディングパッド１４１の表面には、導電接着剤１５が塗布され、ＭＭＩＣチップ１２が、導電接着剤１５により、ワイヤボンディングパッド１４１に接着されている。ワイヤボンディングパッド１４２の表面には、ボールボンドＢ１が形成され、該ボールボンドＢ１からワイヤＷ３２が、チップパッド１２ａ上のスタッドバンプＢ２に向かって延びることで、伝送線路がＭＭＩＣチップ１２に配線される。スタッドバンプＢ２は、通常のボールボンドＢ１と異なり、ＢＳＯＢにより形成される。
図４では、ワイヤＷ３２は、ボールボンドＢ１からスタッドバンプＢ２に向かってほぼ最短距離に延びているのに対し、図３では、ワイヤＷ３１は、ボールボンドＢ１から一旦垂直方向に延びた後、伝送線路側ワイヤボンディングパッド１４２に向かって延びている。すなわち、通常のボンディングにより形成されたワイヤＷ３１は、最短距離をとらない分、リバースボンディングにより形成されたワイヤＷ３２よりも、長いワイヤ長となる。したがって、ワイヤＷ３１は、ボンディングが容易な反面、ワイヤＷ３２と比較して、信号の伝送距離が長くなる。その結果、ワイヤＷ３１は、伝送ロスが生じ易く伝送速度も低い伝送路を形成することとなる。
ボンディング装置２０は、所定のプログラムに従い、ＭＭＩＣチップ１２と伝送線路側パッド１４２とに対し、ワイヤボンディングを実行する。図５は、回路基板１１上にレジスト１７を有する半導体装置１０が通常ボンディングによりワイヤリングされる様子を示す図である。半導体装置１０の製造に際し、ワイヤの両端を端子に接続するためのボンディングパッド間の直線距離を短くするためには、ＭＭＩＣチップ１２の放熱性を向上するため、熱伝導率の高い導電性の接着剤１６が用いられる。導電接着剤１６は、例えば、Ａｇエポキシにより生成される。このとき、ダイパッドとしてのチップ側ワイヤボンディングパッド１４１が、導電接着剤１６を介して隣接パターン１４２に接触しない様に、チップ側パッド１４１と伝送線路側パッド１４２との間に絶縁性を確保する必要がある。一般的には、図５に示す様に、レジスト１７によりダム（段差）を形成し、導電接着剤１６の伝送線路側への流れ出しを防止する。しかしながら、かかる製造方法では、レジスト１７の幅や配線パターンのずれ等を考慮すると、チップ側パッド１４１と伝送線路側パッド１４２とに、少なくとも０．１〜０．３ｍｍの間隔が必要となり、ワイヤＷ４１の短縮が困難となる。
図６は、回路基板１１上にレジスト１７を有さない半導体装置１０がリバースボンディングによりワイヤリングされる様子を示す図である。図６に示す半導体装置１０では、導電接着剤１６よりも希釈剤成分の少ない導電接着剤１５を用い、かつ、ＭＭＩＣチップ１２裏面の面積よりも少ない面積に導電接着剤１５を塗布する。これにより、導電接着剤１５の伝送線路側への流れ出しが抑制される。したがって、パッドの間隔を狭く配置しても、チップと伝送線路との間に絶縁性が確保される。その結果、回路基板１１を追加工することなく容易に、ワイヤＷ４２の長さを更に短縮することが可能となる。レジスト１７を無くすことにより、例えば、回路基板にキャビティ加工を施す従来の態様と同等のワイヤ長を実現することができる。
なお、ＭＭＩＣチップ１２表面のボンディングには、例えば、ワイヤボンド工法を用いることができる。この場合、チップパッド１２ａとワイヤＷ４２とは、ＢＳＯＢを用いて形成されたスタッドバンプＢ２を介して電気接続される。また、ワイヤボンド工法では、短ループ接続技術により、キャビティ形成の場合と同様なワイヤ長が実現される。一方、ＭＭＩＣチップ１２裏面のボンディングには、例えば、ダイボンド工法を用いることができる。この場合、導電接着剤１５を塗布することで、強度と放熱性とを両立することができる。また、フィレットレス接着技術を用いることで、信頼性を維持しつつ、導電接着剤１５のチップ外形からのはみ出しを無くすことができる。
以上説明した様に、本実施例に係る半導体装置１０は、１つのチップ内に、２種類の方向のボンディングが混在する構成を採る。半導体装置１０は、回路基板１１とＭＭＩＣチップ１２と伝送線路１３ａ〜１３ｘとワイヤＷ１〜Ｗ１５、Ｗ２１〜Ｗ２９、Ｗ３１、Ｗ３２、Ｗ４１、Ｗ４２とを有する。ＭＭＩＣチップ１２は、回路基板１１上に形成される。伝送線路１３ａ〜１３ｘは、回路基板１１上に形成され、ＭＭＩＣチップ１２に電気接続される。各ワイヤＷ１〜Ｗ１２、Ｗ２１〜Ｗ２６、Ｗ３１、Ｗ４１は、ＭＭＩＣチップ１２の端子への一端のボンディング後に、伝送線路１３ａ〜１３ｌ、１３ｐ〜１３ｕの端子に他端をボンディング（通常のボンディング）される。各ワイヤＷ１３〜Ｗ１５、Ｗ２７〜Ｗ２９、Ｗ３２、Ｗ４２は、伝送線路１３ｍ〜１３ｏ、１３ｖ〜１３ｘの端子への一端のボンディング後に、ＭＭＩＣチップ１２の端子に他端をボンディング（リバースボンディング）される。
ＭＭＩＣチップ１２と伝送線路１３ａ〜１３ｘ間のワイヤボンディングに関し、全てのボンディングを、チップ側の端子を始点とするボンディング（通常のボンディング）とすると、ＢＳＯＢが不要な分、製造タクトが短くなる。しかしながら、その一方で、ワイヤ長が長くなる分、性能面（速さや薄さ）で劣ることとなる。これに対して、全てのボンディングを、伝送線路側の端子を始点とするボンディング（リバースボンディング）とすると、性能が向上する反面、ＢＳＯＢの工程や短ループ接続技術が必要となるため、製造タクトが増加することとなる。そこで、本実施例では、１つのチップ内に、通常のボンディングとリバースボンディングとを混在させ、低コストと高速伝送とを両立させる構成とした。換言すれば、リバースボンディングを選択的に用いて２種類のボンディングを行うことで、ボンディングに掛かる時間を増大させることなく、伝送性能（伝送の速度や品質）に係るワイヤ長を短くすることができる。
半導体装置１０において、各ワイヤＷ１３〜Ｗ１５、Ｗ２７〜Ｗ２９、Ｗ３２、Ｗ４２が接続される端子は、ワイヤ長が伝送速度または伝送損失に影響を与える端子であってもよい。
半導体装置１０内の全ての端子が伝送速度や伝送損失に影響を及ぼす訳ではないことから、全ての端子に対し、性能の高いリバースボンディングを施すことは、加工時間の面から非効率的である。したがって、リバースボンディングを行う端子と行わない端子との切り分けが重要になるが、リバースボンディングを行う端子の選択に当たり、ワイヤ長が半導体装置１０の伝送速度や損失に影響を与える端子を選択することが好ましい。これにより、半導体装置１０の性能を維持しつつ、コストを抑えた効率的なリバースボンディングが可能となる。
半導体装置１０において、各ワイヤＷ１３〜Ｗ１５、Ｗ２７〜Ｗ２９、Ｗ３２、Ｗ４２が接続される端子は、アンテナ導波管に接続される端子であってもよい。
ワイヤ長が伝送速度や伝送損失に影響を与える端子の内、特に、アンテナ導波管に接続される端子のワイヤは、チップからアンテナへの導波路を形成することから、アンテナのゲインや伝送速度に対し、より直接的な影響を及ぼす。したがって、半導体装置１０は、かかる端子のボンディングにリバースボンディングを適用することで、アンテナの利得特性を維持すると共に、高い伝送性能を確保することができる。また、その他の端子に対しては通常のボンディングを適用することで、高い伝送性能を発揮するために短いワイヤ長が要求される端子に対して、ピンポイントにリバースボンディングを適用することができる。
半導体装置１０において、回路基板１１とＭＭＩＣチップ１２との間に、ＭＭＩＣチップ１２を回路基板１１に固定するための導電接着剤１５を更に有するが、この場合、導電接着剤１５単独で、流れ防止用のダムを不要として、接着剤がチップからはみ出さないように接着することができる。
従来は、上記導電接着剤１５がチップ側から伝送線路側に流れ出すことを防止するためのダム（レジスト）を回路基板１１上に設けていたが、本実施例では、導電接着剤１５は、ＭＭＩＣチップ１２と回路基板１１との間に収まるように存在する。このため、チップと基板との間の導電接着剤１５が、チップ裏面から外へ流れ出すことが無い。したがって、本実施例に係る半導体装置１０は、導電接着剤１５の流れ出しを防止するためのダム（レジスト）１７を基板上に設ける必要が無く、その分、チップと基板の端子間の距離（ワイヤ長）を短くすることができる。すなわち、半導体装置１０は、リバースボンディングの際、ワイヤを、より短く形成することができる。その結果、伝送ロスの少ない高速な信号伝送を実現することが可能となる。
更に、半導体装置１０の製造方法は、半導体製造装置が実行する以下の各工程を含む。基板形成工程では、半導体装置１０は、ＭＭＩＣチップ１２を接続するための伝送線路１３ａ〜１３ｘを回路基板１１上に形成する。チップ設置工程では、半導体装置１０は、回路基板１１上にＭＭＩＣチップ１２を設置する。ボンディング手法選択工程では、半導体装置１０は、上記通常のボンディングと上記リバースボンディングとの内、何れかのボンディングを、ワイヤの接続される端子の機能や種別に応じて、選択する。ボンディング工程では、半導体装置１０は、選択されたボンディングを端子毎に実行する。
本実施例に係る半導体装置１０の更なる効果として、パターン配線を容易に行うことができる。すなわち、リバースボンディングは、パッド間の距離が長いと形成が困難であることから、リバースボンディングを行う際には、チップ側パッド１４１と伝送線路側パッド１４２との間隔を、ある程度狭める必要がある。したがって、高速伝送を実現するために、基板上の全ての端子をリバースボンディングによりワイヤリングすると、パターン配線に使用可能な、基板上のスペースが減少し、伝送線路の形成が困難となる懸念がある。しかしながら、本実施例に係る半導体装置１０では、ワイヤ長を問題視すべき端子に対してのみ、リバースボンディングによるワイヤリングを行う。このため、全てのボンディング数の内、リバースボンディングの数は一部のみ（例えば、全ワイヤの２０〜３０％の本数）となり、半導体装置１０は、パッド間隔が広い部分を多く残存させることができる。これにより、基板上に空きスペースを確保することが容易となり、そのスペースにパターン配線を行うことで、伝送線路を容易に形成することが可能となる。その結果、上記懸念は解消される。
なお、上記実施例では、リバースボンディングにおいて、回路基板１１上にダムを設けない態様を例示した（図６参照）が、これに限らず、通常ボンディングにおいても同様に、ダムを不要とする構成を採ることもできる。
また、半導体装置１０を製造する際、製造装置は、実行するボンディングの種類に拘らず、端子が配置されている順に、ワイヤボンディングを実行することで、加工処理が効率化される。すなわち、ボンディングのためにアームを移動させる距離を短くすることができ、加工に掛かる時間やコストを低減することができる。但し、製造装置は、伝送性能に影響の無い全ての端子に対して通常のボンディングを実行し、これを完了した後に、残りの端子に対してリバースボンディングを実行するものとしてもよい。また、ボンディングの順序は、これと逆であってもよい。
以上の様に、本発明に係る半導体装置、及び半導体装置の製造方法は、高速かつ低廉な電子部品の製造に有用であり、特に、車両搭載用のミリ波レーダ等の製造に適する。
１０ 半導体装置
１１ 回路基板
１２ ＭＭＩＣチップ
１２ａ チップパッド
１３ａ〜１３ｌ、１３ｐ〜１３ｕ 伝送線路（通常ボンディング）
１３ｍ〜１３ｏ、１３ｖ〜１３ｘ 伝送線路（リバースボンディング）
１５、１６ 導電接着剤
１７ レジスト（ダム）
２０ ボンディング装置
１００ 半導体装置
１０１ 回路基板
１０２ ＭＭＩＣチップ
１２１ 受信用ＭＭＩＣチップ
１２２ 送信用ＭＭＩＣチップ
１４１ チップ側ワイヤボンディングパッド
１４２ 伝送線路側ワイヤボンディングパッド
Ｂ１ ボールボンド
Ｂ２ スタッドバンプ（ＢＳＯＢ）
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６ 通常ボンディング領域
Ｒ１、Ｒ２ リバースボンディング領域
Ｗ１〜Ｗ１５、Ｗ２１〜Ｗ２９、Ｗ３１、Ｗ３２、Ｗ４１、Ｗ４２ ワイヤ
Ｗ１０１、Ｗ１０２ ワイヤ

Claims (6)

  1. 基板上のチップと、
    前記基板上に形成され、前記チップに接続された伝送線路と、
    前記チップの複数の端子のうち、ワイヤ長が伝送速度または伝送損失への影響が比較的小さい端子への一端のボンディング後に、前記伝送線路の端子に他端をボンディングされた第１のワイヤと、
    前記伝送線路の端子への一端のボンディング後に、前記チップの複数の端子のうち、ワイヤ長が伝送速度または伝送損失への影響が比較的大きい端子上にＢＳＯＢ（Bond Stitch On Ball）によって形成されたバンプに他端をボンディングされ、前記第１のワイヤよりも長さが短い第２のワイヤと
    を有することを特徴とする半導体装置。
  2. 前記チップは、
    上面における周縁部に沿って前記複数の端子が一列に設けられ、
    一列に設けられる前記複数の端子には、
    ワイヤ長が伝送速度または伝送損失への影響が比較的小さい端子と、ワイヤ長が伝送速度または伝送損失への影響が比較的大きい端子とが含まれる
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２のワイヤがボンディングされる前記伝送線路の端子は、
    前記第１のワイヤがボンディングされる前記伝送線路の端子よりも前記チップに近い位置に設けられる
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記第２のワイヤが接続される端子は、アンテナ導波管に接続される端子であることを特徴とする請求項１〜３のいずれか一つ記載の半導体装置。
  5. 前記基板と前記チップとの間に、前記チップを前記基板に固定するための導電接着剤を更に有し、
    該導電接着剤が、前記チップの面積からはみ出さない様に接着されることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  6. 半導体製造装置が、
    チップを接続するための伝送線路を基板上に形成する工程と、
    前記基板上に前記チップを設置する工程と、
    第１のワイヤの一端を前記チップの複数の端子のうち、ワイヤ長が伝送速度または伝送損失への影響が比較的小さい端子にボンディングした後に、前記第１のワイヤの他端を前記伝送線路の端子にボンディングする第１のボンディングと、前記第１のワイヤよりも長さが短い第２のワイヤの一端を前記伝送線路の端子にボンディングした後に、前記第２のワイヤの他端を前記チップの複数の端子のうち、ワイヤ長が伝送速度または伝送損失への影響が比較的大きい端子上にＢＳＯＢ（Bond Stitch On Ball）によって形成したバンプにボンディングする第２のボンディングとの内、何れかのボンディングを、前記第１のワイヤまたは前記第２のワイヤの接続される端子に応じて、選択する工程と、
    選択されたボンディングを前記端子毎に実行する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2012082736A 2012-03-30 2012-03-30 半導体装置、及び半導体装置の製造方法 Expired - Fee Related JP6227223B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012082736A JP6227223B2 (ja) 2012-03-30 2012-03-30 半導体装置、及び半導体装置の製造方法
CN201210211291.XA CN103367337B (zh) 2012-03-30 2012-06-21 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082736A JP6227223B2 (ja) 2012-03-30 2012-03-30 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013214546A JP2013214546A (ja) 2013-10-17
JP6227223B2 true JP6227223B2 (ja) 2017-11-08

Family

ID=49368361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082736A Expired - Fee Related JP6227223B2 (ja) 2012-03-30 2012-03-30 半導体装置、及び半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP6227223B2 (ja)
CN (1) CN103367337B (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195856A (ja) * 1983-04-20 1984-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JPS61113243A (ja) * 1984-11-07 1986-05-31 Fuji Xerox Co Ltd 混成集積回路の実装方法
JP2001015542A (ja) * 1999-07-02 2001-01-19 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP3753685B2 (ja) * 2002-09-19 2006-03-08 ローム株式会社 ワイヤボンディング方法
TWI242275B (en) * 2003-05-16 2005-10-21 Via Tech Inc Multi-column wire bonding structure and layout method for high-frequency IC
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8274125B2 (en) * 2008-03-11 2012-09-25 Panasonic Corporation Semiconductor device and semiconductor device manufacturing method
JP2009302180A (ja) * 2008-06-11 2009-12-24 Toshiba Corp 半導体装置
JP5442424B2 (ja) * 2009-12-25 2014-03-12 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN103367337B (zh) 2016-03-02
CN103367337A (zh) 2013-10-23
JP2013214546A (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP6449760B2 (ja) 半導体装置
US7812429B2 (en) Semiconductor device and manufacturing method of the same
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
JP2000058735A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20040084757A1 (en) Micro leadframe package having oblique etching
JP2011222738A (ja) 半導体装置の製造方法
US8030766B2 (en) Semiconductor device
CN107978582B (zh) 芯片封装结构及相关引脚接合方法
JP6227223B2 (ja) 半導体装置、及び半導体装置の製造方法
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
CN115995440A (zh) 半导体封装结构及其制造方法
JP2018190882A (ja) 半導体装置
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
CN110581121A (zh) 半导体封装
JP2008177424A (ja) 半導体装置
US20070102794A1 (en) Lead arrangement and chip package using the same
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
US12062598B2 (en) Integrated circuit lead frame and semiconductor device thereof
US20220238419A1 (en) Integrated circuit lead frame and semiconductor device thereof
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2008027994A (ja) 半導体装置及びその製造方法
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR101209471B1 (ko) 더블 다운셋 리드프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171011

R150 Certificate of patent or registration of utility model

Ref document number: 6227223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees