JP6221012B1 - 製造過程の半導体ウェーハおよび製造過程関連のウェーハおよびシステムの周辺を保護する方法 - Google Patents

製造過程の半導体ウェーハおよび製造過程関連のウェーハおよびシステムの周辺を保護する方法 Download PDF

Info

Publication number
JP6221012B1
JP6221012B1 JP2017513492A JP2017513492A JP6221012B1 JP 6221012 B1 JP6221012 B1 JP 6221012B1 JP 2017513492 A JP2017513492 A JP 2017513492A JP 2017513492 A JP2017513492 A JP 2017513492A JP 6221012 B1 JP6221012 B1 JP 6221012B1
Authority
JP
Japan
Prior art keywords
wafer
adhesive material
carrier substrate
periphery
encapsulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017513492A
Other languages
English (en)
Other versions
JP2017535064A (ja
Inventor
ジョウ，ウェイ
ユー，アイビン
マ，チャオホイ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Application granted granted Critical
Publication of JP6221012B1 publication Critical patent/JP6221012B1/ja
Publication of JP2017535064A publication Critical patent/JP2017535064A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体ウェーハを処理する方法は、例えば、半導体材料のウェーハの活性表面および各側面表面と、ウェーハの活性表面上に配置された複数の半導体デバイスと、ウェーハの裏側表面上に配置された接着材料の露出された側面表面と、接着材料によってウェーハに固定されたキャリア基板の側面表面の少なくとも一部とを、封入材料内に封入することを含むことができる。接着材料の側面表面の少なくとも一部は、封入材料の少なくとも一部を除去することによって露出されることができる。キャリア基板は、ウェーハから取り外されることができる。システムの処理および製造過程の半導体ウェーハもまた開示される。【選択図】図５

Description

［優先権主張］
本出願は、２０１４年９月１５日に出願された米国特許出願整理番号１４／４８５，９７３“Ｍｅｔｈｏｄｓ ｏｆ Ｐｒｏｔｅｃｔｉｎｇ Ｐｅｒｉｐｈｅｒｉｅｓ ｏｆ Ｉｎ−Ｐｒｏｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒｓ ａｎｄ Ｒｅｌａｔｅｄ Ｉｎ−Ｐｒｏｃｅｓｓ Ｗａｆｅｒｓ ａｎｄ Ｓｙｓｔｅｍｓ”の出願日の利益を享受する権利を主張する。
本開示は、概して半導体ウェーハおよび半導体ウェーハを保護する方法に関する。より詳細には、開示される実施形態は、製造中の半導体ウェーハおよび製造過程関連のウェーハの周辺を保護する方法に関する。
［背景技術］
製造過程の半導体ウェーハの活性表面、ならびにその活性表面上に配置された半導体ダイの積層を含む半導体デバイスは、封入材料内に少なくとも部分的に封入されることができる。例えば、封入材料は、活性表面上に配置された半導体デバイスを被覆して保護するために、キャリアによって支持された薄膜化半導体ウェーハの活性表面の一部の上に分布することができる。より詳細には、ウェーハの外径よりも小さい内径を有するモールド体がウェーハの周辺部分の周囲のウェーハの活性表面などの主要面と接触するために用いられることができる。いわゆるモールド化合物の形態での封入材料は、活性表面の上で、かつ各半導体デバイスの周囲で、モールド内に流れ込むことができる。封入材料は、硬化されることができ、モールドは、ウェーハの周辺との接触から除去されることができる。モールド体のウェーハ表面との接触は、ウェーハの端部にモールド化合物が到達することを防ぐことによって、汚染を防止する。
しかしながら、上記のアプローチの結果として、キャリアからのウェーハの剥離後に、ウェーハの端部の露出が生じ、それは、端部のチッピングおよびクラッキングに対して脆弱であり、取扱上の問題を引き起こす。
本開示は、特定の実施形態を挙げ、明瞭に権利を請求する請求項で完結するが、本開示の範囲内の実施形態の様々な特徴と利点は、添付の図面と組み合わせて読むと、以下の記述から更に容易に確認されることができる。
半導体材料のウェーハの断面図である。 封入モールドにおける図１のウェーハの断面図である。 封入材料を有する図２のウェーハの断面図である。 封入材料の一部を除去した後の、図３のウェーハの断面図である。 ウェーハからキャリア基板を取り外した後の図４のウェーハの断面図である。 封入モールドの別の実施形態における図１のウェーハの断面図である。
本開示の実施形態の示された図示は、任意の特定の半導体デバイス、半導体材料のウェーハ、ウェーハまたはそのコンポーネントを保護する方法における動作の実際の外観であることを意味するものではなく、例示的実施形態を記述するために用いられる単なる理想的表現に過ぎない。したがって、図面は、必ずしも同一の縮尺で描かれているとは限らない。
開示された実施形態は、概して、半導体ウェーハの周辺を保護する方法および関連するシステムと装置とに関する。より詳細には、封入材料内のウェーハの活性表面、活性表面上の半導体デバイスのより完全な封入を含み得る、半導体材料のウェーハの周辺を保護する方法の実施形態が開示され、封入材料は、半導体ウェーハの周辺を保護するようにする。
上述されたように、封入用に用いられるモールド体は、ウェーハの周辺における活性表面などの主要面と接触するとき、その周辺は、封入材料内に封入されないことがある。なぜなら、周辺は、モールドによって覆われているからである。ウェーハのうちの封入されていない周辺は、その後、損傷に対して脆弱と成り得る。例えば、ウェーハは薄く、約４０μｍから約６０μｍのオーダの厚さであり、脆い半導体材料、典型的にはケイ素である。キャリア基板から取り外された後で、ウェーハがさらなる処理、配送および他の取扱を必要とするので、ウェーハの周辺は、ひびが入ったり、砕けたりすることがあり、さもなければ損傷を受けることがある。周辺から内側に放射状にひびが伝搬するため、周辺に対する損傷は、ウェーハの他の領域にも悪影響を与えることがある。その結果として、ウェーハの活性表面上の半導体デバイスは、損傷を受けることがあり、収率を減少させる。
さらに、ウェーハの周辺に対してモールドを押し付けることは、ウェーハに不必要な応力を課すことがある。例えば、モールドは、ウェーハの周辺における活性表面に対して、１００ｋＮ以上（例えば、２００ｋＮ以上）の力で押し付けることがある。ウェーハ内の応力は、２ＭＰａ、４ＭＰａ、または９ＭＰａをも超えることがあり、それによって、ウェーハの損傷をその後伝搬させ得るひびを導入することがある。
図１を参照すると、半導体材料のウェーハ１００の断面図が示される。ウェーハ１００は、例えば、半導体材料の薄いシートとすることができ、ウェーハ１００の片側上の活性表面１０２と、ウェーハ１００の反対側上の裏側表面１０４とを含むことができる。一つ以上の側面表面１０６は、ウェーハ１００の周辺において、活性表面１０２と裏側表面１０４との間に、交差して延びることができる。より具体的には、ウェーハ１００は、例えば、ケイ素材料の少なくとも実質的には円形の薄いディスクとすることができる。ウェーハ１００の厚さＴｗは、例えば、約５００ミクロン以下とすることができる。より具体的には、ウェーハ１００の厚さＴｗは、例えば、約１００ミクロン以下とすることができる。特定の限定しない例として、ウェーハ１００の厚さＴｗは、約５０ミクロン以下（例えば、約４０ミクロン）とすることができる。ウェーハ１００が円形である実施形態においては、ウェーハ１００の外径ＯＤは、例えば、約１００ｍｍ以上とすることができる。より具体的には、ウェーハ１００の外径ＯＤは、約２００ｍｍ以上とすることができる。特定の限定しない例として、ウェーハ１００の外径ＯＤは、約３００ｍｍ以上とすることができる。
少なくとも一つの半導体デバイス１０８が、ウェーハ１００の活性表面１０２上に配置されることができる。例えば、ウェーハ１００は、ウェーハ１００の活性表面１０２上に分布した複数の半導体デバイス１０８を含むことができる。少なくとも一つの半導体デバイス１０８は、例えば、ウェーハ１００の活性表面１０２内に組み込まれた集積回路１１０を含むことができる。より具体的には、各半導体デバイス１０８は、例えば、ウェーハ１００の活性表面１０２上の所定の領域内に限定された集積回路１１０を含むことができる。ストリート１１２は、活性表面１０２上の半導体デバイス１０８の間に画定されることができる。少なくとも一つの半導体デバイス１０８は、例えば、活性表面１０２上に配置された少なくとも一つの半導体ダイ１１４を含むことができる。より具体的には、各半導体デバイス１０８は、活性表面１０２の上に配置された半導体ダイ１１４の積層を含むことができる。半導体ダイ１１４は、互いに電気的に接続され、ウェーハ１００のシンギュレートされていない半導体ダイ１１４の集積回路１１０に電気的に接続されることができ、ウェーハ１００に対して物理的に固定されることができる。
ウェーハ１００は、ウェーハ１００を補強するためにキャリア基板１１６に固定されることができる。キャリア基板１１６は、例えば、ウェーハ１００を支持し、保護するように構成された材料（例えば、半導体材料またはガラス材料）の硬質シートとすることができる。幾つかの実施形態においては、キャリア基板１１６は、ウェーハ１００より大きくすることができる。例えば、キャリア基板１１６の上部表面１１８の表面積は、ウェーハ１００の活性表面１０２の表面積よりも大きくすることができる。より具体的には、キャリア基板１１６とウェーハ１００との各々の断面が円形である実施形態においては、キャリア基板１１６の直径Ｄは、ウェーハ１００の外径ＯＤよりも大きくすることができる。特定の限定しない例として、キャリア基板１１６の直径Ｄは、ウェーハ１００の外径ＯＤよりも大きい約１ｍｍから約５０ｍｍの間（例えば、約５ｍｍ）とすることができる。他の実施形態においては、キャリア基板１１６の直径Ｄは、ウェーハ１００の外径ＯＤに対して実質的に等しくすることができる。
接着材料１２０は、ウェーハ１００とキャリア基板１１６との間に配置されることができる。より具体的には、接着材料１２０は、キャリア基板１１６にウェーハ１００を固定するために、ウェーハ１００の裏側表面１０４とキャリア基板１１６の上部表面１１８とを接触させることができる。特定の限定しない例として、接着材料１２０は、Ｒｏｌｌａ，ＭＯのＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ，Ｉｎｃ．によるＷａｆｅｒＢＯＮＤ（登録商標）ＨＴ−１０．１０もしくはＢｒｅｗｅｒＢＯＮＤ（登録商標）２２０、Ｍｕｒｒａｙ，ＵＴの３ＭによるＬＣ３２００、ＬＣ５３００もしくはＬＣ５３２０、日本の東京のＳｈｉｎ−Ｅｔｓｕ Ｃｈｅｍｉｃａｌ Ｃｏ．による三層一時的結着材料、またはＨｉｌｌｓｂｏｒｏ，ＯＲのＴＯＫによるＡ４００４もしくはＡ４００７とすることができる。接着材料１２０の厚さＴＡは、例えば、約２０ミクロンから約２００ミクロンの間とすることができる。より具体的には、接着材料１２０の厚さＴＡは、例えば、約４０ミクロンから約１００ミクロンの間とすることができる。特定の限定しない例として、接着材料１２０の厚さＴＡは、約５０ミクロンから約８０ミクロンの間（例えば、約６５ミクロン）とすることができる。
図２は、封入モールド１２２内に配置された図１のウェーハ１００の断面図である。より具体的には、ウェーハ１００、ウェーハ１００の活性表面１０２上の半導体デバイス１０８および接着材料１２０の少なくとも一部は、モールド１２２内に配置されることができる。特定の限定しない例として、ウェーハ１００、半導体デバイス１０８、接着材料１２０およびキャリア基板１１６の少なくとも一部（例えば、キャリア基板１１６全体）は、モールド１２２内に配置されることができる。
モールド１２２は、例えば、上部モールド部材１２４と下部モールド部材１２６とを含むことができる。上部モールド部材１２４は、ウェーハ１００と、ウェーハ１００の活性表面１０２上の半導体デバイス１０８と、接着材料１２０の少なくとも一部とを凹部１２８内に収容するような寸法の、上部モールド部材１２４内の凹部１２８（例えば、凹面）を画定することができる。より具体的には、上部モールド部材１２４は、ウェーハ１００を収容するような寸法と形状とされた凹部１２８を画定することができ、半導体デバイス１０８、接着材料１２０およびキャリア基板１１６の少なくとも一部（例えば、キャリア基板１１６全体）は、モールド１２２内に配置されることができる。
上部モールド部材１２４によって画定される凹部１２８の内径ＩＤは、ウェーハ１００の外径ＯＤよりも大きくすることができる。例えば、凹部１２８の内径ＩＤは、ウェーハ１００の外径ＯＤよりも約０．００１％から約１０％の間の分、大きくすることができる。より具体的には、凹部１２８の内径ＩＤは、例えば、ウェーハ１００の外径ＯＤよりも約０．００２％から約５％の間の分、大きくすることができる。特定の限定しない例として、凹部１２８の内径ＩＤは、ウェーハ１００の外径ＯＤよりも約０．００３％から約１％の間の分（例えば、約０．０５％）大きくすることができる。凹部１２８の内径ＩＤは、例えば、ウェーハ１００の外径ＯＤよりも約３０ｍｍ以下、大きくすることができる。より具体的には、凹部１２８の内径ＩＤは、例えば、ウェーハ１００の外径ＯＤよりも約１０ｍｍ以下大きくすることができる。特定の限定しない例として、凹部１２８の内径ＩＤは、ウェーハ１００の外径ＯＤよりも約５ｍｍ以下（例えば、約１ｍｍ）大きくすることができる。
上部モールド部材１２４によって画定される凹部１２８の内径ＩＤは、キャリア基板１１６の直径Ｄよりも大きくすることができる。例えば、凹部１２８の内径ＩＤは、キャリア基板１１６の直径Ｄよりも約０．００１％から約９％の間の分、大きくすることができる。より具体的には、凹部１２８の内径ＩＤは、例えば、キャリア基板１１６の直径Ｄよりも約０．００２％から約４％の間の分、大きくすることができる。特定の限定しない例として、凹部１２８の内径ＩＤは、キャリア基板１１６の直径Ｄよりも約０．００３％から約０．０９％の間の分（例えば、約０．０９％）大きくすることができる。凹部１２８の内径ＩＤは、例えば、キャリア基板１１６の直径Ｄよりも約１０ｍｍ以下、大きくすることができる。より具体的には、凹部１２８の内径ＩＤは、例えば、キャリア基板１１６の直径Ｄよりも約５ｍｍ以下、大きくすることができる。特定の限定しない例として、凹部１２８の内径ＩＤは、キャリア基板１１６の直径Ｄよりも約２．５ｍｍ以下（例えば、約１ｍｍ）大きくすることができる。
上部モールド部材１２４は、凹部１２８内の半導体デバイス１０８を包囲するとき、ウェーハ１００と接触しないことがあり、従来のモールド体の使用と比較すると、ウェーハ１００に対する応力の印加を排除することができる。より具体的には、上部モールド部材１２４は、凹部１２８内の半導体デバイス１０８を包囲するとき、ウェーハ１００の周辺でウェーハ１００の活性表面１０２と接触しないことがある。幾つかの実施形態においては、上部モールド部材１２４は、ウェーハ１００、接着材料１２０、またはキャリア基板１１６と接触しなくてもよい。例えば、上部モールド部材１２４は、凹部１２８内のウェーハ１００、接着材料１２０およびキャリア基板１１６を包囲するために、下部モールド部材１２６と接触することができる。より具体的には、キャリア基板１１６は、下部モールド部材１２６上に支持されることができ、上部モールド部材１２４は、凹部１２８内のウェーハ１００、接着材料１２０、キャリア基板１１６を包囲するために、下部モールド部材１２６と接触し、下部モールド部材１２６に対して押し付けられることができる。
凹部１２８に面する上部モールド部材１２４および下部モールド部材１２６の表面は、取外し材料１３０と並べることができる。例えば、取外し材料１３０は、凹部１２８を画定する上部モールド部材１２４の表面と、キャリア基板１１６が支持され得る下部モールド部材１２６の表面とを被覆することができる。取外し材料１３０は、モールド１２２からのその後の容易な取外しを可能とすることができる。取外し材料１３０は、例えば、Ｅｘｔｏｎ，ＰＡのＡＧＣによるＥＴＦＥフィルム５０ＭＷ３９０ＮＴまたはＥＴＦＥフィルム５０ＨＫ３９０ＮＴとすることができる。幾つかの実施形態においては、上部モールド部材１２４上の取外し材料１３０は、下部モールド部材１２６上の取外し材料１３０とは異なることがある。他の実施形態においては、上部モールド部材１２４上の取外し材料１３０は、下部モールド部材１２６上の取外し材料１３０と同一とすることができる。
図３は、封入材料１３２を有する図２のウェーハ１００の断面図である。例えば、封入材料１３２は、ウェーハ１００の露出表面、ウェーハ１００の活性表面１０２上の半導体デバイス１０８の露出表面および接着材料１２０の露出表面の上のモールド１２２内に配置されることができる。より具体的には、流動状態の封入材料１３２は、ウェーハ１００の活性表面１０２および各側面表面１０６の周囲で、半導体デバイス１０８を少なくとも部分的に包囲し、接着材料１２０の各側面表面１３４の周囲で、キャリア基板１１６の各側面表面１３６に少なくとも部分的に沿って、モールド１２２内に分布することができる。特定の限定しない例として、流体封入材料１３２は、ウェーハ１００の活性表面１０２および各側面表面１０６と接触して包囲し、半導体デバイス１０８の露出された側面と、任意で上部表面とを包囲し、接着材料１２０の各側面表面１３４と接触して包囲し、キャリア基板１１６の各側面表面１３６と接触して包囲するために、真空下でモールド１２２の凹部１２８内に流れ込むことができる。封入材料１３２は、少なくとも実質的に固体状態に実質的に硬化されることができる。
ウェーハ１００の周辺に近接した封入材料１３２の幅Ｗ１は、例えば、ウェーハ１００の外径ＯＤの約０．００１％から約１０％の間とすることができる。より具体的には、ウェーハ１００の周辺に近接した封入材料１３２の幅Ｗ１は、例えば、ウェーハ１００の外径ＯＤの約０．００２％から約５％の間とすることができる。特定の限定しない例として、ウェーハ１００の周辺に近接した封入材料１３２の幅Ｗ１は、ウェーハ１００の外径ＯＤの約０．００３％から約１％の間（例えば、約０．０５％）とすることができる。ウェーハ１００の周辺に近接した封入材料１３２の幅Ｗ１は、例えば、約３０ｍｍ以下とすることができる。より具体的には、ウェーハ１００の周辺に近接した封入材料１３２の幅Ｗ１は、例えば、約１０ｍｍ以下とすることができる。特定の限定しない例として、ウェーハ１００の周辺に近接した封入材料１３２の幅Ｗ１は、約５ｍｍ以下（例えば、約１ｍｍ）とすることができる。
キャリア基板１１６の周辺に近接した封入材料１３２の幅Ｗ２は、例えば、キャリア基板１１６の直径Ｄの約０．００１％から約９％の間とすることができる。より具体的には、キャリア基板１１６の周辺に近接した封入材料１３２の幅Ｗ２は、例えば、キャリア基板１１６の直径Ｄの約０．００２％から約４％の間とすることができる。特定の限定しない例として、キャリア基板１１６の周辺に近接した封入材料１３２の幅Ｗ２は、キャリア基板１１６の直径Ｄの約０．００３％から約０．０９％の間（例えば、約０．０９％）とすることができる。キャリア基板１１６の周辺に近接した封入材料１３２の幅Ｗ２は、例えば、約１０ｍｍ以下とすることができる。より具体的には、キャリア基板１１６の周辺に近接した封入材料１３２の幅Ｗ２は、例えば、約５ｍｍ以下とすることができる。特定の限定しない例として、キャリア基板１１６の周辺に近接した封入材料１３２の幅Ｗ２は、約２．５ｍｍ以下（例えば、約１ｍｍ）とすることができる。
図４は、封入材料１３２の一部を除去した後の図３のウェーハ１００の断面図である。例えば、ウェーハ１００、半導体デバイス１０８、接着材料１２０、キャリア基板１１６および封入材料１３２は、封入モールド１２２内から除去されることができ、接着材料１２０の周辺を被覆する封入材料１３２の一部は、周辺において接着材料１２０の少なくとも一部を露出するために除去されることができる。より具体的には、ウェーハ１００の周辺および接着材料１２０の周辺を被覆する封入材料１３２の一部は、周辺において、ウェーハ１００の各側面表面１０６と、接着材料１２０の一部とを露出するために除去されることができる。特定の限定しない例として、ウェーハトリミングデバイス（例えば、鋸刃）は、ウェーハ１００の各側面表面１０６と、接着材料１２０の側面表面１３４の一部とを露出するために、封入材料１３２の周辺から開始して、ウェーハ１００および接着材料１２０に向かって、内側に放射状に進むウェーハ１００の周辺と接着材料１２０の周辺とを被覆する封入材料１３２の一部を除去するために用いられることができる。接着材料１２０の少なくとも一部を露出することは、キャリア基板１１６からのウェーハ１００のその後の取り外しを容易にすることができる。
封入材料１３２の少なくとも一つの側面表面１３８は、ウェーハ１００の少なくとも一つの対応する側面表面１０６と少なくとも実質的に同一平面であってもよい。例えば、封入材料１３２の各側面表面１３８は、ウェーハ１００の対応する側面表面１０６と少なくとも実質的に同一平面であることができる。より具体的には、円形の断面形状を示し得る封入材料１３２によって画定される単一の環状側面表面１３８は、同様に円形の断面形状を示し得る、ウェーハ１００の対応する環状側面表面１０６と少なくとも実質的に同一平面であってもよい。換言すると、封入材料１３２によって画定される側面表面１３８とウェーハ１００によって画定される側面表面１０６とは、連続し、途切れのない側面表面を協働して画定することができる。より具体的には、ウェーハ１００の周辺によって画定されるレッジは存在し得ず、封入材料１３２の側面表面１３８を超えて側方向に突出し得ない。
接着材料１２０の端部の一部のみが露出されるとき、接着材料１２０は、例えば、接着材料１２０の厚さＴＡのうちの約１％から約８０％の間の深さＤに露出されることができる。より具体的には、接着材料１２０は、例えば、接着材料１２０の厚さＴＡの約２５％から約６５％の間の深さＤに露出されることができる。特定の限定しない例として、接着材料１２０は、接着材料１２０の厚さＴＡの例えば、約４０％から約６０％の間（例えば、約５０％）の深さＤに露出されることができる。接着材料１２０は、例えば、ウェーハ１００の裏側表面１０４から測定すると、約０．２ミクロンから約１６０ミクロンの間の深さＤに露出されることができる。より具体的には、接着材料１２０は、例えば、約２０ミクロンから約８０ミクロンの間の深さＤに露出されることができる。特定の限定しない例として、接着材料１２０は、例えば、約４０ミクロンから約６０ミクロンの間（例えば、約５０ミクロン）の深さＤに露出されることができる。
幾つかの実施形態においては、接着材料１２０の一部は、接着材料１２０の下層部分を露出するために除去されることができる。例えば、除去デバイスが内側に放射状に移動し、接着材料１２０の側面表面１３４と遭遇すると、除去デバイスは、周辺において接着材料１２０の幾らかの除去を開始して、新しい側面表面１３４を画定することができる。より具体的には、除去デバイスは、接着材料１２０の周辺において、接着材料１２０内のレッジ（例えば、ノッチ）を残すことができる。
幾つかの実施形態においては、ウェーハ１００の半導体材料の一部は、接着材料１２０を露出するときに除去されることができる。例えば、除去デバイスが内側に放射状に移動してウェーハ１００の側面表面１０６に遭遇すると、除去デバイスは、ウェーハ１００の周辺で半導体材料のうちの幾らかの除去を開始して、新しい側面表面１０６を画定することができる。より具体的には、除去デバイスは、接着材料１２０を露出させ、封入材料１３２をウェーハ１００の側面表面１０６と少なくとも実質的に同一平面とさせるとき、ウェーハ１００の外径ＯＤを減少させることができる。ウェーハ１００の外径ＯＤは、例えば、約０．０１％から約１０％の間の分だけ減少することができる。より具体的には、ウェーハ１００の外径ＯＤは、例えば、約０．０５％から約５％の間の分だけ減少することができる。特定の限定しない例として、ウェーハ１００の外径ＯＤは、約０．１％から約２．５％（例えば、約１％）の間の分だけ減少することができる。ウェーハ１００の外径ＯＤは、例えば、約２０ｍｍ以下の分、減少することができる。より具体的には、ウェーハ１００の外径ＯＤは、例えば、約１０ｍｍ以下の分、減少することができる。特定の限定しない例として、ウェーハ１００の外径ＯＤは、約５ｍｍ以下（例えば、約４ｍｍ）の分、減少することができる。
幾つかの実施形態においては、封入材料１３２は、キャリア基板１１６の側面表面１３６のうちの少なくとも一部の上に残ることができる。例えば、封入材料１３２は、接着材料１２０の厚さＴＡ内の位置に対してのみ内側の周辺から除去されることができ、所定の位置にあるよりも下の封入材料１３２を残す。より具体的には、封入材料１３２、ウェーハ１００のあらゆる半導体材料および接着材料１２０は、接着材料１２０の厚さＴＡ内の位置に対して内側に向かって、周辺から除去されることができ、キャリア基板１１６の上部表面１１８および側面表面１３６上に封入材料１３２を残す。幾つかの実施形態においては、封入材料１３２は、その後、ウェーハ１００の剥離後にキャリア基板１１６から除去されることができ、キャリア基板１１６は、別のウェーハで再利用することができる。
図５は、ウェーハ１００からキャリア基板１１６を剥離後の図４のウェーハ１００の断面図である。より具体的には、ウェーハ１００、ウェーハ１００の活性表面１０２上の半導体デバイス１０８、ウェーハ１００の活性表面１０２を被覆する封入材料１３２は、接着材料１２０およびキャリア基板１１６から除去されることができる。例えば、接着材料１２０は、ウェーハ１００に対するその取り付けを弱めるために加熱されることができる。ウェーハ１００およびキャリア基板１１６は、その後、相互に対して固定されないようになるまで、互いに対して側方向にウェーハ１００およびキャリア基板１１６のうちの一方またはその双方をスライドさせることによって、互いから取り外されることができる。
換言すると、半導体ウェーハを処理する方法は、例えば、半導体材料のウェーハの活性表面および各側面表面と、ウェーハの活性表面上に配置された複数の半導体デバイスと、ウェーハの裏側表面上に配置された接着材料の露出された側面表面と、接着材料によってウェーハに固定されたキャリア基板の側面表面の少なくとも一部とを、封入材料内に封入することとを含むことができる。接着材料の側面表面の少なくとも一部は、封入材料の少なくとも一部を除去することによって露出されることができる。キャリア基板は、ウェーハから取り外されることができる。幾つかの実施形態においては、ウェーハ、複数の半導体デバイス、接着材料、キャリア基板の少なくとも一部は、キャリア基板の直径よりも大きい内径を示すモールド凹部内に配置されることができる。
このような方法によって作成される製造過程の半導体ウェーハは、例えば、半導体材料のウェーハと、ウェーハの活性表面上に配置された複数の半導体デバイスと、を含むことができる。封入材料は、ウェーハの活性表面上に配置されることができ、複数の半導体デバイスのうちの各半導体デバイスの少なくとも側面表面を包囲することができる。封入材料の側面表面は、ウェーハの側面表面と少なくとも実質的に同一平面とすることができる。
半導体ウェーハを処理するためのシステムは、例えば、半導体材料のウェーハと、ウェーハの活性表面上に配置された複数の半導体デバイスと、を含むことができる。モールド部材は、モールド部材内に延びる凹部を含むことができ、その凹部は、凹部にウェーハを少なくとも部分的に収容するような寸法と形状とされる。凹部を画定するモールド部材の内径は、ウェーハの外径よりも大きくすることができる。幾つかの実施形態においては、キャリア基板は、ウェーハとキャリア基板との間に配置された接着材料によって活性表面に対向するウェーハの側面上のウェーハに固定されることができ、凹部を画定するモールド部材の内径は、キャリア基板の直径よりも大きくすることができる。
図６は、封入モールド１４０の別の実施形態における図１のウェーハ１００の断面図である。上部モールド部材１４８によって画定される凹部１４６の内径ＩＤは、ウェーハ１００の外径ＯＤよりも大きいままで、図３の上部モールド部材１２４の内径よりもウェーハ１００の外径ＯＤに対してより近くすることができる。さらに、キャリア基板１１６の直径Ｄは、ウェーハ１００の外径ＯＤに少なくとも実質的に等しくすることができる。例えば、凹部１４６の内径ＩＤは、キャリア基板１１６の直径Ｄよりも大きくすることができ、ウェーハ１００の外径ＯＤよりも約０．０００１％から約１％の間の分だけ大きくすることができる。より具体的には、凹部１４６の内径ＩＤは、例えば、ウェーハ１００の外径ＯＤよりも約０．０００２％から約０．５％の間の分だけ大きくすることができる。特定の限定しない例として、凹部１４６の内径ＩＤは、ウェーハ１００の外径ＯＤよりも約０．０００３％から約０．１％の間（例えば、約０．００５％）の分だけ大きくすることができる。凹部１４６の内径ＩＤは、例えば、ウェーハ１００の外径ＯＤよりも約３００ミクロン以下、大きくすることができる。より具体的には、凹部１４６の内径ＩＤは、例えば、ウェーハ１００の外径ＯＤよりも、約１００ミクロン以下、大きくすることができる。特定の限定しない例として、凹部１４６の内径ＩＤは、ウェーハ１００の外径ＯＤよりも約５０ミクロン以下（例えば、約１０ミクロン）大きくすることができる。
封入材料１３２は、ウェーハ１００の露出表面と、活性表面１０２上の半導体デバイス１０８の露出表面との上のモールド１４０内に配置されることができる。より具体的には、流動状態の封入材料１３２は、封入材料１３２との接触から解放されたままで、半導体デバイス１０８と、ウェーハ１００の各側面表面１０６と、接着材料１２０の各側面表面１３４と、キャリア基板１１６とを包囲するために、活性表面１０２上のモールド１４０に分布することができる。特定の限定しない例として、封入材料１３２は、ウェーハ１００の活性表面１０２と接触して被覆し、封入材料１３２から解放されたままで、半導体デバイス１０８の露出側面および任意で上部表面と、ウェーハ１００の各側面表面１０６と、接着材料１２０の各側面表面１３４と、キャリア基板１１６とを包囲するために、真空下でモールド１４０の凹部１４６に流れ込むことができる。封入材料１３２は、少なくとも実質的に固体状態にその後硬化されることができる。
封入材料１３２は、ウェーハ１００の少なくとも一側面表面１０６と少なくとも実質的に同一平面のままとすることができる。例えば、封入材料１３２の各側面表面１３８は、ウェーハ１００の対応する側面表面１０６と少なくとも実質的に同一平面とすることができる。より具体的には、円形の断面形状を示し得る封入材料１３２によって画定される単一の環状側面１３８は、同様に円形の断面形状を示し得る、ウェーハ１００の対応する環状側面表面１０６と少なくとも実質的に同一平面とすることができる。換言すると、封入材料１３２によって画定される側面表面１３８と、ウェーハ１００によって画定される側面表面１０６とは、連続的で途切れのない側面表面を協働して画定することができる。より具体的には、ウェーハ１００の周辺によって画定されるレッジは存在し得ず、封入材料１３２の側面表面１３８から突出し得ない。封入材料１３２を活性表面１０２上に配置するときにウェーハ１００の側面表面１０６と同一平面のままであるように封入材料１３２を制限することによって、封入材料１３２は、キャリア基板１１６からウェーハ１００を取り外す前に除去を必要とし得ない。
ウェーハ１００、ウェーハ１００の活性表面１０２上の半導体デバイス１０８、ウェーハ１００の活性表面１０２を被覆する封入材料１３２は、接着材料１２０およびキャリア基板１１６から除去されることができる。例えば、接着材料１２０は、ウェーハ１００に対する取り付けを弱めるために加熱されることができる。ウェーハ１００およびキャリア基板１１６は、それらが相互に対して固定されなくなるまで、相互に対して側方向にウェーハ１００およびキャリア基板１１６のうちの一方またはその双方をスライドさせることによって、相互からその後取り外されることができる。
換言すると、半導体ウェーハを処理する方法は、例えば、活性表面と、ウェーハの活性表面上に配置された複数の半導体デバイスとを、封入材料内に封入することを含むことができ、封入材料によって画定される側面表面がウェーハの側面表面と少なくとも実質的に同一平面とさせる。ウェーハは、ウェーハとキャリア基板との間に配置された接着材料によって、活性表面に対向するウェーハの側面上のキャリア基板に固定されることができる。キャリア基板は、その後、ウェーハから取り外されることができる。幾つかの実施形態においては、ウェーハおよび複数の半導体デバイスは、ウェーハの外径よりは大きく、かつキャリア基板の直径よりも小さい内径を示すモールド凹部内に配置されることができる。
半導体ウェーハを処理するためのシステムは、例えば、半導体材料のウェーハと、ウェーハの活性表面上に配置された複数の半導体デバイスとを含むことができる。モールド部材は、モールド部材に延びる凹部を含むことができ、凹部は、その凹部にウェーハを少なくとも部分的に収容するような寸法と形状とされる。凹部を画定するモールド部材の内径は、ウェーハの外径よりも大きくすることができる。幾つかの実施形態においては、キャリア基板は、ウェーハとキャリア基板との間に配置された接着材料によって、活性表面に対向するウェーハの側面上のウェーハに固定されることができ、凹部を画定するモールド部材の内径は、キャリア基板の直径よりも小さくすることができる。
図面に関連して、ある例示的実施形態が記述されてきたが、本開示の範囲は、本開示に明確に示され記述されたこれらの実施形態に限定されることはないことを当業者は認識し、理解するだろう。むしろ、本開示に記述された実施形態に対する多くの追加、削除および改変は、法的均等物を含み、具体的に請求されるような本開示の範囲内の実施形態を作成するために行われることができる。さらに、開示された一実施形態由来の特徴は、別の開示された実施形態の特徴と組み合わされることができ、発明者によって予期されるように、それも本開示の範囲内にある。

Claims (16)

  1. 半導体ウェーハを処理する方法であって、
    封入材料内に、
    半導体材料のウェーハの活性表面および各側面表面と、
    前記ウェーハの前記活性表面上に配置された複数の半導体デバイスと、
    前記ウェーハの裏側表面上に配置された接着材料の露出された側面表面と、
    前記接着材料によって前記ウェーハに固定されたキャリア基板の側面表面のうちの少なくとも一部と、
    を封入することと、
    前記封入材料の少なくとも一部を除去することによって、前記接着材料の前記側面表面の少なくとも一部を露出することと、
    前記ウェーハから前記キャリア基板を取り外すことと、
    を含む、
    方法。
  2. 前記封入材料の前記少なくとも一部を除去することによって、前記接着材料の前記側面表面の少なくとも一部を露出することは、前記封入材料の周辺から開始し、前記接着材料が露出されるまで内側に放射状に進行する前記封入材料の前記少なくとも一部をトリミングすることを含む、
    請求項１に記載の方法。
  3. 前記封入材料の前記少なくとも一部を除去することによって、前記接着材料の前記側面表面の前記少なくとも一部を露出することは、前記接着材料の総厚のうちの１％から８０％の間の深さに前記接着材料を露出することを含む、
    請求項１に記載の方法。
  4. 前記接着材料の前記総厚のうちの１％から８０％の間の前記深さに前記接着材料を露出することは、前記接着材料の前記総厚のうちの２５％から６５％の深さに前記接着材料を露出することを含む、
    請求項３に記載の方法。
  5. 前記封入材料の前記少なくとも一部を除去することによって、前記接着材料の前記側面表面の前記少なくとも一部を露出することは、前記ウェーハの側面表面を露出するために、前記ウェーハの周辺から封入材料を除去することをさらに含む、
    請求項１に記載の方法。
  6. 前記ウェーハの前記側面表面を露出するために、前記ウェーハの前記周辺から封入材料を除去することは、前記ウェーハの前記活性表面上に配置された前記封入材料の側面表面を、前記ウェーハの前記側面表面と少なくとも実質的に同一平面とさせることを含む、
    請求項５に記載の方法。
  7. 前記封入材料の前記少なくとも一部を除去することによって、前記接着材料の前記側面表面の前記少なくとも一部を露出することは、前記ウェーハの周辺に近接した前記接着材料の一部を除去することをさらに含む、
    請求項１に記載の方法。
  8. 前記封入材料の前記少なくとも一部を除去することによって、前記接着材料の前記側面表面の前記少なくとも一部を露出することは、前記ウェーハの周辺で、前記ウェーハの前記半導体材料の一部を除去することをさらに含む、
    請求項１に記載の方法。
  9. 前記ウェーハの前記周辺で前記ウェーハの前記半導体材料の前記一部を除去することは、約０．０５％から約５％の間の分だけ、前記ウェーハの直径を減少させることを含む、
    請求項８に記載の方法。
  10. 前記ウェーハの前記周辺で、前記ウェーハの前記半導体材料の前記一部を除去することは、約１０ｍｍ以下だけ前記ウェーハの直径を減少させることを含む、
    請求項８に記載の方法。
  11. 前記封入材料の前記少なくとも一部を除去することによって、前記接着材料の前記側面表面の少なくとも一部を露出することは、前記キャリア基板の前記少なくとも側面表面上の前記封入材料の一部を残すことをさらに含む、
    請求項１に記載の方法。
  12. 前記ウェーハの前記活性表面および各側面表面、前記複数の半導体デバイス、前記接着材料の前記露出された側面表面および前記キャリア基板の前記側面表面の前記少なくとも一部を前記封入材料内に封入することは、
    前記ウェーハ、前記複数の半導体デバイス、前記接着材料の前記露出された表面、前記キャリア基板の前記側面表面の前記少なくとも一部を、前記ウェーハの外径よりも大きい内径を示すモールド凹部内に配置することと、
    前記モールド凹部内に封入材料を流し込むことと、
    前記封入材料を硬化させることと、
    を含む、
    請求項１に記載の方法。
  13. 前記ウェーハの前記外径よりも大きい前記内径を示す前記モールド凹部内に前記ウェーハを配置することは、前記ウェーハの前記外径よりも約０．００１％から約１０％の間の分だけ大きい前記内径を示す前記モールド内に前記ウェーハを配置することを含む、
    請求項１２に記載の方法。
  14. 前記ウェーハの前記外径よりも大きい前記内径を示す前記モールド凹部内に前記ウェーハを配置することは、前記ウェーハの前記外径よりも約５ｍｍ以下大きい、前記内径を示す前記モールド内に前記ウェーハを配置することを含む、
    請求項１２に記載の方法。
  15. 前記ウェーハの前記活性表面上に配置された前記複数の半導体デバイスを封入することは、前記ウェーハの前記活性表面上に半導体ダイの積層の少なくとも側面表面を包囲することを含む、
    請求項１に記載の方法。
  16. 前記ウェーハから前記キャリア基板を取り外すことは、前記接着材料を加熱することと、前記ウェーハから前記キャリア基板を取り外すために、前記キャリア基板および前記ウェーハのうちの他方に対して側方向に、前記キャリア基板および前記ウェーハのうちの少なくとも一つを動かすことを含む、
    請求項１に記載の方法。
JP2017513492A 2014-09-15 2015-09-04 製造過程の半導体ウェーハおよび製造過程関連のウェーハおよびシステムの周辺を保護する方法 Active JP6221012B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/485,973 2014-09-15
US14/485,973 US9337064B2 (en) 2014-09-15 2014-09-15 Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
PCT/US2015/048600 WO2016043993A1 (en) 2014-09-15 2015-09-04 Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems

Publications (2)

Publication Number Publication Date
JP6221012B1 true JP6221012B1 (ja) 2017-10-25
JP2017535064A JP2017535064A (ja) 2017-11-24

Family

ID=55455444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017513492A Active JP6221012B1 (ja) 2014-09-15 2015-09-04 製造過程の半導体ウェーハおよび製造過程関連のウェーハおよびシステムの周辺を保護する方法

Country Status (7)

Country Link
US (1) US9337064B2 (ja)
EP (1) EP3195351B1 (ja)
JP (1) JP6221012B1 (ja)
KR (1) KR101831569B1 (ja)
CN (1) CN106796879B (ja)
TW (1) TWI591700B (ja)
WO (1) WO2016043993A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210269B (zh) * 2015-03-11 2020-07-28 英特尔公司 利用应变重分布层的可拉伸电子器件制造方法
US10886420B2 (en) 2016-04-08 2021-01-05 Ams Sensors Singapore Pte. Ltd. Thin optoelectronic modules with apertures and their manufacture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
US6417108B1 (en) * 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
WO2002020236A2 (en) 2000-09-08 2002-03-14 Asm Technology Singapore Pte Ltd. A mold
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US20040178514A1 (en) 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
US7135781B2 (en) * 2004-08-10 2006-11-14 Texas Instruments Incorporated Low profile, chip-scale package and method of fabrication
US8119500B2 (en) 2007-04-25 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
CN101925989B (zh) * 2008-10-14 2012-07-04 德州仪器公司 用于半导体封装的滚压囊封方法
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8252665B2 (en) 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US8778738B1 (en) * 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
JP2014179593A (ja) * 2013-02-15 2014-09-25 Nitto Denko Corp 半導体素子用封止シート、半導体装置及び半導体装置の製造方法
JP6437805B2 (ja) * 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体

Also Published As

Publication number Publication date
CN106796879A (zh) 2017-05-31
EP3195351A4 (en) 2018-05-23
EP3195351A1 (en) 2017-07-26
JP2017535064A (ja) 2017-11-24
US20160079094A1 (en) 2016-03-17
KR101831569B1 (ko) 2018-04-04
TWI591700B (zh) 2017-07-11
KR20170038082A (ko) 2017-04-05
US9337064B2 (en) 2016-05-10
WO2016043993A1 (en) 2016-03-24
EP3195351B1 (en) 2019-03-20
CN106796879B (zh) 2018-08-07
TW201618170A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6327532B2 (ja) ウェハ分割方法
JP6312343B2 (ja) ウェハを処理する方法
CN105097482B (zh) 晶片的加工方法
JP5465042B2 (ja) パッケージ基板の加工方法
TWI742343B (zh) 處理晶圓的方法
CN110047745A (zh) 处理晶圆的方法
JP6308632B2 (ja) ウェハを分割する方法
JP6221012B1 (ja) 製造過程の半導体ウェーハおよび製造過程関連のウェーハおよびシステムの周辺を保護する方法
JP5471064B2 (ja) 半導体装置の製造方法
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2007036129A (ja) 半導体装置の製造方法
JP5361200B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
US7410886B2 (en) Method for fabricating protective caps for protecting elements on a wafer surface
JP2022149230A (ja) 半導体装置の製造方法
JP2013243223A (ja) ウエーハ保護部材
TWI773838B (zh) 被加工物的研削方法
JP4724729B2 (ja) 半導体装置の製造方法
JP2022149231A (ja) 半導体装置の製造方法
KR20220133790A (ko) 반도체 장치의 제조 방법
JP2011171643A (ja) 半導体装置の製造方法
JP2014017416A (ja) ウエハの加工方法
JP2014229792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6221012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250