JP2011171643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011171643A JP2011171643A JP2010035964A JP2010035964A JP2011171643A JP 2011171643 A JP2011171643 A JP 2011171643A JP 2010035964 A JP2010035964 A JP 2010035964A JP 2010035964 A JP2010035964 A JP 2010035964A JP 2011171643 A JP2011171643 A JP 2011171643A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor device
- semiconductor
- support substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
【課題】支持基板により半導体基板が保護された半導体装置を先ダイシング(DBG)で製造することを可能とする半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、所定の厚さに研削された半導体ウェハに支持基板を密着させ、この状態の半導体ウェハに対して先ダイシング(DBG)のプロセスを適用することにより、半導体ウェハを各半導体装置に分離している。具体的には、半導体装置部14が設けられた半導体ウェハ10の上面に支持基板26を貼着し、半導体基板10が分割されて支持基板26の途中に至るように分離溝48を設ける。この状態で、支持基板26を上面からグラインダ28で除去することにより、支持基板26により半導体基板が保護された構成の半導体装置が製造される。
【選択図】図6
【解決手段】本発明の半導体装置の製造方法は、所定の厚さに研削された半導体ウェハに支持基板を密着させ、この状態の半導体ウェハに対して先ダイシング(DBG)のプロセスを適用することにより、半導体ウェハを各半導体装置に分離している。具体的には、半導体装置部14が設けられた半導体ウェハ10の上面に支持基板26を貼着し、半導体基板10が分割されて支持基板26の途中に至るように分離溝48を設ける。この状態で、支持基板26を上面からグラインダ28で除去することにより、支持基板26により半導体基板が保護された構成の半導体装置が製造される。
【選択図】図6
Description
本発明は半導体装置の製造方法に関し、特に、薄型のWLPを製造する半導体装置の製造方法に関する。
従来から、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、CSP(Chip Scale Package)と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
これらのCSPの中でも、特に小型化なものとしてWLP(Wafer Level Package)がある(例えば下記特許文献1を参照)。一般的なWLPの製造方法は、半導体ウェハに多数の半導体装置部をマトリックス状に設け、各半導体装置部の拡散領域と接続された配線および半田電極を半導体ウェハの一主面に形成した後に、半導体ウェハを格子状にダイシングすることにより、各半導体装置部を個別に分離している。
しかしながら、上記した一般的なWLPの製造方法では、形成されるWLPの厚みを例えば100μm以下とするためには、ダイシングを行う前に半導体ウェハ自体の厚みを100μm以下と極めて薄くする必要がある。このことから、薄型化した後の半導体ウェハの機械的強度が低下して、搬送の工程等で半導体ウェハが破損してしまう問題が多く発生してしまう。
この様な問題を解決するWLPの製造方法として、先ダイシング(Dicing Before Grinding:以下DBGと略称する)が開発されている(特許文献2を参照)。このDBGによる半導体装置の製造方法は、配線等が形成された半導体ウェハを表面側からハーフカットした後に、裏面側から全面的に研削することで、ハーフカットされた領域にて半導体ウェハを個々の半導体装置に分割する方法である。このDGBによる半導体ウェハの分割方法を、図8を参照して詳述する。
図8(A)を参照して、先ず、半導体装置部108がマトリックス状に形成された半導体ウェハ100を用意する。各半導体装置部108の上面付近には、拡散工程によりトランジスタ等の素子が形成されている。また、半導体ウェハ100の上面は、酸化膜から成る絶縁層102により被覆され、この絶縁膜102の上面には、素子領域と接続された配線104が形成されている。更に、配線104には半田から成る外部電極106が形成されている。この工程に於ける半導体ウェハ100の厚みは、例えば625μmまたは725μm程度である。
図8(B)を参照して、次に、半導体ウェハ100の上面からダイシングを行うことにより、各半導体装置部108同士の間に溝110を形成する。ここでのダイシングは半導体ウェハ100を分割するものではなく、ダイシングにより形成される溝110の深さは半導体ウェハ100の厚さよりも浅く形成される。一例として、半導体ウェハ100の厚みが上記したように280μmの場合、溝110の深さは100μm程度に設定される。従って、本工程を経た半導体ウェハ100は分割された状態ではなく、一枚の板状体を呈している。
図8(C)を参照して、半導体ウェハ100の表裏を反転させた後に、配線104が形成された半導体ウェハ100の下面を、粘着テープ112に貼着させる。更に、半導体ウェハ100を上面からグラインドを行い、半導体ウェハ100を全面的に薄くする。
図8(D)を参照して、半導体ウェハ100の上面からグラインドを進行させることにより、溝110が分離された箇所にて各半導体装置部108が個別に分離される。
上記した製造方法では、図8(D)を参照して明らかなように、半導体ウェハ100の主面を全面的に研削することで各半導体装置部108への分離を行っている。従って、各半導体装置部108の上面はシリコン等の半導体基板が剥き出しの状態である。このような状態であると、この半導体基板に衝撃が作用すると容易にクラックが発生してしまう問題がある。更には、半導体装置の特性等を示す捺印を半導体基板に容易に刻印できない問題もある。
ここで、図8(D)を参照して、分離された後の各半導体装置部108の上面に、個別に支持基板を貼着することも可能ではある。しかしながら、この場合は、各半導体装置108の形状及び大きさに即した支持基板を用意する必要がある。更には、各半導体装置部108と支持基板との位置合わせを個別に行う必要もある。このことから、半導体ウェハ100を分離した後に、各半導体装置部108に支持基板を貼着することは非常に煩雑でコストアップを招く。
本発明は上述した問題を鑑みてなされ、本発明の主な目的は、支持基板により半導体基板が保護された半導体装置を先ダイシング(DBG)で製造することを可能とする半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体装置部と接続する配線が配置される第1主面と、前記第1主面に対向する第2主面とを備えた半導体ウェハを用意する工程と、前記半導体ウェハを前記第2主面から厚み方向に除去する工程と、前記半導体ウェハの前記第2主面に密着する支持基板を設ける工程と、前記半導体装置部どうしの間に規定された格子状のダイシングラインに沿って、前記半導体ウェハの前記第1主面からダイシングを行い、前記半導体ウェハを貫通して前記支持基板の厚み方向の途中まで到るように分離溝を形成する工程と、前記分離溝に到るまで前記支持基板を厚み方向に除去することにより、前記支持基板が貼着した前記半導体ウェハを、前記半導体装置部毎に分離する工程と、を備えたことを特徴とする。
本発明によれば、支持基板が貼着された半導体ウェハに対して、先ダイシング(DBG)による分割方法を適用させている。即ち、本発明では、半導体ウェハの主面に支持基板を貼着し、この支持基板まで至るように格子状に分離溝を設けている。そして、分離溝が設けられた箇所で半導体ウェハおよび支持基板が分割されるまで、支持基板を全面的に研削している。従って、支持基板で半導体基板が支持された状態の半導体装置を、DBGの製造方法で製造することが可能と成る。
更に本発明では、モールド金型を用いるトランスファーモールドにより、半導体ウェハの主面に樹脂から成る支持基板を密着して形成している。このことにより、接着材を不要にして任意の厚さの支持基板を半導体ウェハの主面上に形成することができる。
本形態では、図1から図6を参照して、半導体装置の製造方法を説明する。本形態の半導体装置の製造方法は、所定の厚さに研削された半導体ウェハに支持基板を密着させ、この状態の半導体ウェハに対して先ダイシング(DBG)のプロセスを適用することにより、半導体ウェハを各半導体装置に分離している。
図1を参照して、先ず、半導体ウェハ10を用意する。図1(A)は半導体ウェハ10を示す平面図であり、図1(B)は半導体ウェハ10の一部分を示す断面図である。
図1(A)を参照して、半導体ウェハ10には、マトリックス状に多数個(例えば数百個)の半導体装置部14が形成されている。ここで、半導体装置部14とは、1つの半導体装置となる部位である。また、各半導体装置部14同士の間にはダイシングライン12が格子状に規定されており、後の工程にて半導体ウェハ10はダイシングライン12に沿って個別の半導体装置に分離される。
図1(B)を参照して、各半導体装置部14では、拡散工程によりトランジスタ等の素子(拡散領域)が半導体ウェハ10の内部に形成されている。更に、この素子と接続されたパッド20が半導体ウェハ10の下面に形成される。半導体ウェハ10の下面には、パッド20が露出された状態で、酸化膜等から成る絶縁層16が形成されている。また、絶縁層16の下面には、パッド20と接続された配線22が、各半導体装置部14の周辺部から中心部に向かって形成されている。パッド状に形成された配線22の下面には、半田から成る外部電極24が溶着されている。更に、外部電極24が設けられた領域を除外して、配線22および絶縁層16の下面は、樹脂から成る被覆層18により被覆されている。本工程に於ける半導体ウェハ10の厚みは、半導体ウェハの直径により異なる。例えば、直径が6インチの半導体ウェハ10の厚みは625μmであり、半導体ウェハ10の直径が8インチの場合は、その厚みは725μmと成る。
図2を参照して、次に、半導体ウェハ10に対して研削処理を行い所定の厚さにする。図2(A)は本工程を示す斜視図であり、図2(B)は本工程を示す断面図である。
図2(A)を参照して、本工程では、半導体ウェハの外部電極24が形成されている主面を不図示のシートに貼着した後に、研削装置(グラインディング装置)のチャックテーブルの上面に、吸引固定する。そして、砥石が下面に設けられたグラインダ28を高速で回転させ、半導体ウェハ10を上面から研削することにより、半導体ウェハ10を徐々に全面的に薄型化する。
本工程では、半導体ウェハ10の基板部分の厚みを、製造される半導体装置の厚さよりも薄くする。具体的には、図7に示す製造される半導体装置50の基板部分の厚みが全体で200μmであれば、本工程でグラインド処理された後の半導体ウェハ10の基板部分の厚みT2は例えば100μm以下である。また、グラインド処理される前の半導体ウェハ10の基板部分の厚さT1は、上記したように例えば625μm程度である。
図3の断面図を参照して、次に、研削加工された薄型の半導体ウェハ10の上面に、支持基板26を密着させる。
支持基板26の平面的な大きさおよび形状は半導体ウェハ10と同等であり、支持基板26の厚さT3は例えば200μm以上(例えば400μm)である。支持基板26の材料としては、半導体ウェハ10を補強することが可能であれば全般的に採用可能であり、例えば、樹脂、アルミニウムや銅等の金属、またはシリコン等の半導体材料が採用される。支持基板26の下面と半導体ウェハ10の上面とは、エポキシ樹脂等の接着材を介して接着される。この支持基板26は、製造工程の途中段階では半導体ウェハ10を機械的に支持する機能を有し、製造される半導体装置では半導体基板の上面を保護する層として機能する。
本工程以降では、半導体ウェハと支持基板26とは一体の積層基板として取り扱われ、この積層基板に対してDBGによる分離方法が適用される。
図4を参照して、半導体ウェハ10の上面に支持基板を形成する他の方法を説明する。ここでは、モールド金型30を用いたトランスファーモールドにより、半導体ウェハ10の上面に樹脂から成る支持基板を形成している。
図4(A)を参照して、モールド用の金型30は、上金型32および下金型34から成り、両者を当接することで、樹脂封止が行われる空間であるキャビティ36が形成される。本工程では、外部電極が設けられる半導体ウェハ10の下面を樹脂シート42の上面に貼着した後に、この状態の半導体ウェハ10を下金型34の上面に載置している。このようにすることで、樹脂シート42の下面が下金型34の上面に当接する。更に、下金型34と上金型32とを当接させることにより、キャビティ36に半導体ウェハ10を収納させる。
ここで、下金型34に設けた吸引手段にて樹脂シート42を吸引することで、キャビティ36の内部に於ける半導体ウェハ10の位置を固定しても良い。このようにすることで、樹脂注入に於ける半導体ウェハの移動が抑制され、半導体ウェハ10の上面を被覆する樹脂(支持基板)の厚みが均一と成る。
図4(B)を参照して、次に、金型30に設けられたゲートから液状の樹脂38(エポキシ樹脂)をキャビティ36に注入することにより、半導体ウェハ10の上面を樹脂38で被覆する。更に、樹脂38を十分に加熱硬化させた後に、上金型32と下金型34とを離間させて、樹脂38により被覆された状態の半導体ウェハ10を取り出す。
本工程では、樹脂シート42に貼着された半導体ウェハ10を下金型34に固着することにより、キャビティ36の内部に於ける半導体ウェハ10の位置を固定しているので、金型30により半導体ウェハ10を狭持して固定する必要が無い。即ち、脆い半導体ウェハ10が金型30に接触していないので、本工程に於ける半導体ウェハ10の破損が防止されている。
図5を参照して、次に、半導体ウェハ10を各半導体装置に分離するための分離溝を形成する。図5(A)は本工程を示す斜視図であり、図5(B)は本工程を経た後の半導体ウェハ10を示す断面図である。なお、本工程のダイシングは、半導体ウェハ10および支持基板26から成る積層板を完全に分離するものではなく、DBGで後の分離を行うための分離溝を形成するハーフダイシングである。
図5(A)を参照して、先ず、半導体ウェハ10を、周囲がウェハリング44により支持されたダイシングシート46の上面に貼着する。ここでは、半導体ウェハ10の下面に貼着された支持基板26の下面がダイシングシート46の上面に貼着される(図5(B)参照)。即ち、半導体ウェハ10は、配線22および外部電極24が設けられた主面を上面にした状態で、ダイシングシート46に貼着されている。
本工程では、半導体ウェハ10に設けられた半導体装置部14同士の境界に規定されたダイシングライン12に沿って、高速で回転するブレード40を移動させることによりダイシングを行い、半導体ウェハ10およびその上面に積層された各層(図1参照)を切断し、支持基板26に関しては厚み方向に対して部分的なダイシングを行っている。
図5(B)を参照して、本工程のダイシングは半導体ウェハ10および支持基板26の積層板を完全に分割するものではない。本工程のダイシングにより形成される分離溝48は、支持基板26の厚み方向の途中で終端している。具体的には、半導体ウェハ10の厚みT2が100μmであり、支持基板26の厚みT3が300μmであり、製造される半導体装置の基板の全体的な厚さが200μmであれば、本工程で形成される分離溝48の深さL1は例えば300μmである。このようにすることで、本工程のダイシングにより半導体ウェハ10は半導体装置部14毎に分離されるものの、半導体ウェハ10に密着している支持基板26は、分離溝48が形成されていない支持基板26の残りの厚み部分で一体的に連結された状態となっている。従って、本工程から分離が行われるまでの工程および搬送では、各半導体装置部14は、支持基板26により一体的に連結されている。
本工程が終了した後は、支持基板26はダイシングシート46から剥離される。
図6を参照して、次に、支持基板26の露出面から研削加工を行うことにより、半導体ウェハ10に含まれる各半導体装置部14を個別に分離する。図6(A)は本工程を示す斜視図であり、図6(B)は本工程を示す断面図であり、図6(C)は本工程を終了した後の半導体ウェハ10の状態を示す断面図である。
図6(A)および図6(B)を参照して、本工程では、先ず、上面に接着層55が上面に設けられた保護シート54を用意し、配線22等が設けられた半導体ウェハ10の下面を、保護シート54の上面に貼着する。そしてこの状態で、グラインド加工を行うステージに、支持基板26および半導体ウェハ10を固定する。そして、高速で移動しつつ回転するグラインダ28で、支持基板26を上面から研削加工する。図6(B)を参照して、この研削加工は分離溝48に到るまで行われる。本工程の研削加工は、支持基板26の厚みT3が、例えば300μmから100μmになるまで行われる。
図6(C)を参照して、このようにすることで、半導体ウェハ10に含まれる各半導体装置部14を一体に支持していた支持基板26の厚み部分が除去される。結果的に、半導体基板が支持基板26により保護された状態で、各半導体装置部14は個別に分離される。
以上の工程により、半導体基板の上面が支持基板26により保護された半導体装置が、DBGブロセスで製造される。
図7を参照して、上記工程により製造される半導体装置50の構成を説明する。図7(A)は半導体装置50を示す斜視図であり、図7(B)は断面図である。
図7(A)および図7(B)を参照して、半導体装置50は、半導体基板52と、半導体基板52の下面に形成された配線22と、半導体基板52の上面を被覆する支持基板26とを具備している。更に、本形態の半導体装置50は、下面に半田から成る外部電極24がグリッド状に形成されたWLPである。
半導体基板52は、シリコン等の半導体材料から成り、その下面付近には拡散工程により素子領域が形成されている。例えば、バイポーラトランジスタ、MOSFET、ダイオード、IC、LSI等が半導体基板52の内部に形成される。半導体基板52の厚みは、例えば50μm〜100μm程度である。上記したように、本形態では支持基板26により製造時の半導体ウェハの機械的強度を確保しているので、半導体基板52の厚みを一般的なDBGプロセスと比較して薄くすることが可能である。また、半導体基板52の上面は、グラインド加工により研削処理された粗面を呈している。
更に、支持基板26は半導体基板52の上面全域を被覆しており、半導体基板52の上面を保護すると共に、半導体基板52を補強する働きを備えている。支持基板26の材料としては、上記したように、樹脂、金属またはセラミックが採用可能である。ここで、支持基板26の材料としてエポキシ樹脂等の樹脂材料が採用されたら、レーザー照射による捺印66の形成が容易となる。
図7(B)を参照して半導体基板52の下面には、拡散工程により形成された素子領域(活性領域)と電気的に接続されたパッド20が形成されている。このパッド20が形成される部分を除いて、半導体基板52の下面は絶縁層16により被覆されている。絶縁層16は、例えば窒化膜や樹脂膜から成る。
絶縁層16の下面には、パッド20と接続された配線22が形成されている。ここで、パッド20は半導体装置50の周辺部に設けられ、配線22は周辺部から内部に延在している。配線22の一部分はパッド状に形成され、半田等の導電性接着材から成る外部電極24がこのパッド状の部分に溶着されている。更に、外部電極24が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層18により、配線22および絶縁層16の下面は被覆される。
図7(A)を参照して、半導体基板52の上面には捺印66が形成されている。ここでは、捺印66は位置マーク64と記号マーク62とから成る。位置マーク64は、半導体装置50の平面的な位置(角度)を検出するために設けられている。即ち、位置マーク46は、半導体装置50の裏面に配置された電極が、正規の位置に存在するか否かを判断するために用いられる。
一方、記号マーク62は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等を示している。本形態では、これらの捺印66は、支持基板26の上面にレーザーを照射することにより設けられる。
本形態では、図6(B)を参照して、半導体ウェハ10と支持基板26とが積層された積層板に対して、DBGプロセスを適用させている。このようにすることで、製造される半導体装置に含まれる半導体基板の上面が、支持基板26により被覆される。従って、半導体基板を被覆する支持基板26を備えるとともに、全体として極めて薄型の半導体装置が製造される。
また、図5を参照して、本形態では、DBGプロセスでは分離溝48が設けられていない支持基板26の厚み部分で、各半導体装置部14がバラバラとならずに一体的に保持されている。従って、支持基板26が樹脂や金属等の機械的強度に優れた成る場合、半導体ウェハ10を強固に支持することが可能となるので、搬送工程での基板の破損が抑制され、歩溜りが向上される。
更に本形態では、図4を参照して、モールド用の金型30を用いたトランスファーモールドにより、半導体ウェハ10の上面に支持基板を形成している。このようにすることで、要求に応じた厚さおよび組成の樹脂から成る支持基板を、半導体ウェハ10の上面に容易に形成することが可能と成る。また、この場合は接着材を不要にして半導体ウェハ10の上面に支持基板を設けることができる。
10 半導体ウェハ
12 ダイシングライン
14 半導体装置部
16 絶縁層
18 被覆層
20 パッド
22 配線
24 外部電極
26 支持基板
28 グラインダ
30 金型
32 上金型
34 下金型
36 キャビティ
38 樹脂
40 ブレード
42 樹脂シート
44 ウェハリング
46 ダイシングシート
48 分離溝
50 半導体装置
52 半導体基板
54 保護シート
55 接着層
62 記号マーク
64 位置マーク
66 捺印
12 ダイシングライン
14 半導体装置部
16 絶縁層
18 被覆層
20 パッド
22 配線
24 外部電極
26 支持基板
28 グラインダ
30 金型
32 上金型
34 下金型
36 キャビティ
38 樹脂
40 ブレード
42 樹脂シート
44 ウェハリング
46 ダイシングシート
48 分離溝
50 半導体装置
52 半導体基板
54 保護シート
55 接着層
62 記号マーク
64 位置マーク
66 捺印
Claims (5)
- 半導体装置部と接続する配線が配置される第1主面と、前記第1主面に対向する第2主面とを備えた半導体ウェハを用意する工程と、
前記半導体ウェハを前記第2主面から厚み方向に除去する工程と、
前記半導体ウェハの前記第2主面に密着する支持基板を設ける工程と、
前記半導体装置部どうしの間に規定された格子状のダイシングラインに沿って、前記半導体ウェハの前記第1主面からダイシングを行い、前記半導体ウェハを貫通して前記支持基板の厚み方向の途中まで到るように分離溝を形成する工程と、
前記分離溝に到るまで前記支持基板を厚み方向に除去することにより、前記支持基板が貼着した前記半導体ウェハを、前記半導体装置部毎に分離する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記支持基板は、金属、樹脂、セラミックまたはシリコンから成ることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記支持基板を設ける工程では、トランスファーモールドにより前記支持基板を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記支持基板を設ける工程は、
モールド金型のキャビティに、保護シートで前記第1主面が被覆された状態の前記半導体ウェハを収納し、前記キャビティに樹脂を注入することにより、前記半導体ウェハの前記第2主面に前記樹脂から成る前記支持基板を形成することを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記支持基板を設ける工程では、前記半導体ウェハに貼着される前記支持基板の厚さは、前記半導体ウェハの2倍以上であることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035964A JP2011171643A (ja) | 2010-02-22 | 2010-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035964A JP2011171643A (ja) | 2010-02-22 | 2010-02-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171643A true JP2011171643A (ja) | 2011-09-01 |
Family
ID=44685417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035964A Pending JP2011171643A (ja) | 2010-02-22 | 2010-02-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171643A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113871348A (zh) * | 2021-09-27 | 2021-12-31 | 东莞市译码半导体有限公司 | 一种新的激光切割工艺技术 |
-
2010
- 2010-02-22 JP JP2010035964A patent/JP2011171643A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113871348A (zh) * | 2021-09-27 | 2021-12-31 | 东莞市译码半导体有限公司 | 一种新的激光切割工艺技术 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI524404B (zh) | Packaging substrate processing methods | |
JP4856328B2 (ja) | 半導体装置の製造方法 | |
KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
KR102487563B1 (ko) | 반도체 패키지 및 그 제조방법 | |
CN101752273B (zh) | 半导体器件的制造方法 | |
WO2018003602A1 (ja) | 整列治具、整列方法及び転着方法 | |
US20180233470A1 (en) | Handling thin wafer during chip manufacture | |
JP7317187B2 (ja) | 半導体装置の製造方法 | |
JP6482866B2 (ja) | 半導体装置の製造方法 | |
CN110858564A (zh) | 加工基板的方法 | |
TW201203404A (en) | Chip-sized package and fabrication method thereof | |
TW201030863A (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JP2013197434A (ja) | 半導体装置の製造方法 | |
TWI713849B (zh) | 半導體製程及半導體結構 | |
US9449897B2 (en) | Chip package and method for forming the same | |
US10438832B2 (en) | Semiconductor device, semiconductor wafer and semiconductor device manufacturing method | |
JP2011171643A (ja) | 半導体装置の製造方法 | |
US8993412B1 (en) | Method for reducing backside die damage during die separation process | |
KR20210120914A (ko) | 반도체 패키지 제조 방법 | |
KR20140128714A (ko) | 솔더범프와 웨이퍼의 결합력 강화방법 | |
KR102635853B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP4724729B2 (ja) | 半導体装置の製造方法 | |
JP2004047903A (ja) | 半導体装置およびその製造方法 | |
CN115483155A (zh) | 器件芯片的制造方法 | |
JP2010153607A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110607 |