JP6217233B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6217233B2
JP6217233B2 JP2013171239A JP2013171239A JP6217233B2 JP 6217233 B2 JP6217233 B2 JP 6217233B2 JP 2013171239 A JP2013171239 A JP 2013171239A JP 2013171239 A JP2013171239 A JP 2013171239A JP 6217233 B2 JP6217233 B2 JP 6217233B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
temperature
electrostatic chuck
electrostatic
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013171239A
Other languages
English (en)
Other versions
JP2015041669A (ja
Inventor
良輔 久保田
良輔 久保田
田中　聡
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013171239A priority Critical patent/JP6217233B2/ja
Priority to US14/912,509 priority patent/US9887101B2/en
Priority to PCT/JP2014/068134 priority patent/WO2015025628A1/ja
Priority to DE112014003838.5T priority patent/DE112014003838T5/de
Publication of JP2015041669A publication Critical patent/JP2015041669A/ja
Application granted granted Critical
Publication of JP6217233B2 publication Critical patent/JP6217233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

この発明は、半導体装置の製造方法に関し、より特定的には、大口径（特に１００ｍｍより大きい）の半導体基板を高温に加熱処理する工程を備えた、半導体装置の製造方法に関する。
従来より、シリコン（Ｓｉ）等の半導体基板に不純物をドーピングする、あるいは、半導体基板に成膜する等の処理を行なう装置においては、静電吸着力によって半導体基板を吸着保持する静電チャックが広く用いられている。このような静電チャックとして、たとえば、特開２００１−１５２３３５号公報（特許文献１）には、半導体基板の温度を調整するためのヒータと一体的に構成されたものが開示されている。
特許文献１では、ヒータに通電して静電チャックを所定の温度に加熱した状態で基板を静電チャックプレート上の所定の位置に載置する。そして、静電チャック電源を起動し、基板の温度が所定の基準温度に到達するまで、吸着電極に対する印加電圧を累積的に増加させる。
特開２００１−１５２３３５号公報
近年、半導体装置の製造に用いられる半導体基板として、シリコンに比べて大きなバンドギャップを有するワイドバンドギャップ半導体基板の利用が進められつつある。このワイドバンドギャップ半導体は、代表的には、炭化珪素（ＳｉＣ）結晶、窒化ガリウム（ＧａＮ）およびダイヤモンドなどがある。さらに、このようなワイドバンドギャップ半導体基板を用いた半導体装置を効率的に製造するために、半導体基板の大口径化が進められている。
しかしながら、半導体基板を大口径化した場合、半導体基板を高温に加熱処理する工程において、半導体基板に生じる反りの量が顕著に増大する。そして、この反りに起因して半導体基板の平坦性が損なわれるため、高温下でイオン注入を行なうドーピング等の処理において、半導体基板をイオン注入装置の静電チャックに吸着させることが困難となる。このため、半導体基板面内に温度ばらつきが生じてしまう。
さらに、平坦性の悪い半導体基板に対してイオン注入を行なうと、半導体基板に形成される不純物領域の形状にばらつきが生じる。これらのばらつきが半導体基板面内での素子特性のばらつきを増大させる要因となることにより、半導体装置の歩留まりの低下を招いてしまう。
この発明は、このような課題を解決するためになされたものであり、この発明の目的は、大口径の半導体基板を高温に加熱処理する工程における、半導体基板面内の製造ばらつきを低減可能な半導体装置の製造方法を提供することである。
この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、静電チャック上に半導体基板を載置する工程と、静電チャックを第１の温度に昇温した後、半導体基板をチャッキングする工程と、半導体基板をチャッキングした状態で、静電チャックを上記第１の温度より高い第２の温度に昇温する工程と、静電チャックを上記第２の温度に昇温した状態で、半導体基板に対する処理を実行する工程とを備え、第１の温度は、半導体基板の反り量が、静電チャックが半導体基板をチャッキングできる許容値以下となる基板温度の範囲内に設定される。
この発明によれば、大口径の半導体基板を高温に加熱処理する工程における、半導体基板面内の製造ばらつきを低減することができる。
本発明の実施形態による半導体装置の製造方法を実施するための製造装置であるイオン注入装置の概略構成図である。 本発明の実施の形態による半導体装置の製造方法を説明するためのフローチャートである。 半導体基板の反り量の定義を説明するための模式図である。 静電チャック上の半導体基板に働く力を模式的に示す図である。 静電チャックの静電吸着力の評価手法を説明する図である。 第１の実施の形態による半導体装置の製造方法を説明する図である。 第２の実施の形態による半導体装置の製造方法を説明する図である。
[本願発明の実施形態の説明]
最初に、本願発明の実施形態の内容を列記して説明する。
（１） この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、静電チャック上に半導体基板を載置する工程と、静電チャックを第１の温度に昇温した後、半導体基板をチャッキングする工程と、半導体基板をチャッキングした状態で、静電チャックを第１の温度より高い第２の温度に昇温する工程と、静電チャックを第２の温度に昇温した状態で、半導体基板に対する処理を実行する工程とを備える。
この構成によれば、半導体基板の処理温度（第２の温度）よりも低い温度（第１の温度）に静電チャックを昇温した状態では、静電チャック上の半導体基板の反りが抑制されているため、半導体基板を静電チャックに確実に吸着させることができる。したがって、この状態で静電チャックを第２の温度に昇温することにより、半導体基板を均一に第２の温度まで昇温することができる。また、半導体基板の平坦性が保たれているため、半導体基板面内の加工ばらつきを低減できる。この結果、半導体装置の歩留まりを向上することができる。
（２） 上記半導体装置の製造方法において、第２の温度に昇温する工程は、半導体基板が第１の温度に昇温した後、静電チャックの昇温を開始する。
この場合、半導体基板を一様に第１の温度に昇温するのを待って、静電チャックを第２の温度へ昇温させるため、半導体基板を一様に第２の温度に昇温することができる。
（３） 上記半導体装置の製造方法において、静電チャックは、印加される電圧に応じた静電吸着力を半導体基板に対して発生可能な電極を含む。半導体基板をチャッキングする工程では、電極へ第１の電圧を印加する。第２の温度に昇温する工程では、電極への印加電圧を第１の電圧より高い第２の電圧に増加させる。
半導体基板と静電チャックとの接着面には、半導体基板の熱膨張を抑制するように応力が働くところ、基板温度の上昇に応じて静電吸着力を増加させることでこの応力が緩和される。これにより、静電チャックのステージが傷つくのを防止できる。
なお、半導体基板をチャッキングする工程では、電極へ第１の電圧を印加し、第２の温度に昇温する工程では、電極への印加電圧を上記第１の電圧より低い電圧に低下させるようにしてもよい。このように静電チャック上の半導体基板に反りが発生するときの静電吸着力を低下させることで、半導体基板の割れを防止できる。
あるいは、半導体基板をチャッキングする工程と第２の温度に昇温する工程とで、電極への印加電圧を同じとしてもよい。この場合、静電チャックへの印加電圧の制御機構が簡素化されるため、製造コストを低減できる。なお、上記のいずれの場合においても、第２の電圧は半導体基板の割れが生じるのを抑制することが可能な電圧に設定される。
（４） 上記半導体装置の製造方法は、半導体基板に対する処理を実行する工程の後において、静電チャックを第１の温度に降温した後、半導体基板のチャッキングを解除する工程をさらに備える。
このようにすれば、静電チャックを第１の温度に降温してから半導体基板のチャッキングを解除するため、チャッキング解除後の半導体基板の反りが抑えられ、半導体基板の搬出を容易に行なうことができる。また、半導体基板を搬出した後に続けて次の半導体基板を静電チャックに載置できるため、製造工程のスループットを高めることができる。
（５） 上記半導体装置の製造方法は、半導体基板に対する処理を実行する工程の後において、静電チャックを、第２の温度以下で第１の温度以上となる第３の温度に降温した後、半導体基板のチャッキングを解除する工程をさらに備える。
この場合、半導体基板が第３の温度となった状態で静電チャックの静電吸着力を減少させると、半導体基板に反りが発生する。これにより、静電チャックと半導体基板の間の距離が大きくなるため、静電チャックから半導体基板が剥がれやすくなる。
（６） 上記半導体装置の製造方法において、第１の温度は、半導体基板の反り量が、静電チャックが半導体基板をチャッキングできる許容値以下となる基板温度の範囲内に設定される。
このようにすれば、静電チャックを第１の温度に昇温した状態では静電チャック上の半導体基板の反りが抑制されているため、半導体基板を静電チャックに確実に吸着させることができる。
（７） 上記半導体装置の製造方法において、第１の温度は、半導体基板をチャッキングする工程の前後における、静電チャックの静電容量の変化率が閾値以下となる温度範囲内に設定される。
静電チャックの静電容量は、静電チャックの静電吸着力の有無に応じて変化する。そこで、半導体基板をチャッキングする工程の前後における静電容量の変化率に閾値を設けるとともに、この変化率が閾値以下となる基板温度の範囲を、静電チャックが半導体基板をチャッキングできる基板温度の範囲に設定する。これにより、静電チャックを第１の温度に昇温した状態では静電チャック上の半導体基板の反りが抑制されているため、半導体基板を静電チャックに確実に吸着させることができる。
（８） 上記半導体装置の製造方法において、第１の温度は、半導体基板をチャッキングする工程の前後における、半導体基板の温度の変化量が閾値以上となる温度範囲内に設定される。
静電チャック上の半導体基板の温度は、静電チャックの静電吸着力の有無に応じて変化する。そこで、半導体基板をチャッキングする工程の前後における基板温度の変化量に閾値を設けるとともに、この変化量が閾値以上となる基板温度の範囲を、静電チャックが半導体基板をチャッキングできる基板温度の範囲に設定する。これにより、静電チャックを第１の温度に昇温した状態では静電チャック上の半導体基板の反りが抑制されているため、半導体基板を静電チャックに確実に吸着させることができる。
（９） 上記半導体装置の製造方法において、半導体基板に対する処理を実行する工程は、半導体基板に不純物イオンを注入する工程を含む。第２の温度は、１００℃以上８００℃以下の温度範囲内に設定される。第１の温度は、室温以上７００℃以下の温度範囲内に設定される。
第２の温度は、１００℃以上８００℃以下の温度範囲内であって、好ましくは２００℃以上６００℃以下の温度範囲内に設定される。このようにすれば、半導体基板に不純物イオンを注入する工程における、半導体基板面内のばらつき（温度ばらつきおよび加工ばらつき）を低減できるため、半導体装置の歩留まりを向上することができる。
（１０） 上記半導体装置の製造方法において、半導体基板は、１００ｍｍより大きい外径を有する化合物半導体基板である。
これによれば、大口径の化合物半導体基板を用いても、半導体基板を高温に加熱処理する工程における、半導体基板面内のばらつきを低減できる。よって、半導体装置を効率的かつ歩留まり良く製造することができる。
（１１） 上記半導体装置の製造方法において、半導体基板は、１００ｍｍより大きい外径を有する炭化珪素半導体基板である。
この場合、炭化珪素半導体装置を、効率的かつ高い歩留まりで製造することができる。
[本願発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態を説明する。なお以下の図面において同一または相当する部分には同一の参照符号を付し、その説明については繰り返さない。
図１および図２を参照して、本発明の実施形態に係る半導体装置の製造方法を説明する。本発明の実施形態に係る半導体装置の製造方法は、半導体基板を高温に加熱処理する工程を備える。本実施の形態では、この加熱処理する工程の代表例として、高温下で半導体基板に不純物イオンを注入する工程について説明する。ただし、半導体基板を加熱処理する工程には、真空蒸着法、スパッタ法およびＣＶＤ（Chemical Vapor Deposition）法などにより半導体基板に成膜する工程なども含まれる。また、本発明の実施形態に係る半導体装置の製造方法を実施するための製造装置には、後述するイオン注入装置の他、酸化膜（たとえばＰＳＧ酸化膜、ＳｉＯ２酸化膜など）を成膜するＣＶＤ装置や、ドライエッチャーなどが含まれる。
＜半導体装置の製造装置の全体構成＞
図１は、本発明の実施形態による半導体装置の製造方法を実施するための製造装置であるイオン注入装置の概略構成図である。
図１を参照して、イオン注入装置１は、真空チャンバ１０と、静電チャック２０と、直流電源３０と、温度制御部４０と、ソース５０と、温度センサ６０とを備える。真空チャンバ１０は、その内部に半導体基板などの対象物を保持し、当該対象物の表面に不純物イオンを注入するための処理室である。
真空チャンバ１０の内部には、互いに対向するようにソース５０および静電チャック２０が設置される。ソース５０は、不純物イオンを生成するイオン源であり、生成した不純物イオンを静電チャック２０上の対象物に向けて照射する。
静電チャック２０は、誘電体を用いて円板形状に形成されたステージを有しており、このステージ上に半導体基板７０が載置される。静電チャック２０は、半導体基板７０を吸着することにより、半導体基板７０を真空チャンバ１０の内部に保持する。
具体的には、静電チャック２０は、一対の静電吸着電極２１，２２を備える。一対の静電吸着電極２１，２２は、静電チャック２０の外部に配置された直流電源３０に接続されている。直流電源３０は、一対の静電吸着電極２１，２２の一方（静電吸着電極２１とする）に対して正の電圧を印加するとともに、他方（静電吸着電極２２とする）に対して負の電圧を印加する。
なお、図示は省略するが、静電チャック２０は、単極の静電吸着電極を備える構成であってもよい。単極の静電吸着電極に正の電圧または負の電圧を印加することにより、静電チャック２０内部の電荷と半導体基板７０内で正または負の電荷に引き寄せられた電荷との間にクーロン力が作用する。これにより、静電チャック２０および半導体基板７０の間に静電吸着力が発生する。
静電吸着電極２１，２２に対してそれぞれ正負の電圧を印加することによって、図１に示すように、静電チャック２０および半導体基板７０の各々の表面に正および負の電荷が発生する。静電チャック２０と半導体基板７０との間に静電吸着力が働くことによって、半導体基板７０が静電チャック２０に吸着保持（チャッキング）される。
なお、直流電源３０には、一対の静電吸着電極２１，２２に印加する電圧を変化させるための電圧制御回路（図示せず）が設けられる。静電吸着電極２１，２２への印加電圧が大きくなるほど、静電チャック２０および半導体基板７０の間に働く静電吸着力は大きくなる。すなわち、電圧制御回路が一対の静電吸着電極２１，２２への印加電圧を変化させることによって、静電吸着力の大きさが変化する。
また、電圧制御回路が一対の静電吸着電極２１，２２への印加電圧の極性を逆にすると、静電チャック２０および半導体基板７０の各々の表面には、上述した電荷とは逆極性の電荷が発生する。これによって正負の電荷が相殺され、静電チャック２０および半導体基板７０に蓄積された電荷が減少する。その結果、静電チャック２０の吸着力が減少してチャッキングが解除される。
静電チャック２０はさらに、半導体基板７０を加熱するための加熱部材として、ヒータ２５および温度センサ２６を備える。ヒータ２５は、静電チャック２０に埋設されている。ヒータ２５としては任意の加熱機構を用いることができるが、たとえば電熱ヒータを用いてもよい。温度センサ２６は、静電チャック２０の内部に設けられ、静電チャック２０の温度（以下、「チャック温度」ともいう）を測定する。温度センサ２６としては、たとえば熱電対を用いることができる。温度制御部４０は、温度センサ２６の測定値を検知して静電チャック２０の温度を制御する。具体的には、ヒータ２５が電熱ヒータである場合、温度制御部４０は、温度センサ２６の測定値が目標温度に一致するようにヒータ２５に供給する電力を制御する。ヒータ２５により加熱されて静電チャック２０が昇温すると、静電チャック２０から熱の供給を受けて半導体基板７０が昇温する。このようにして、静電チャック２０の温度制御を行なうことにより、半導体基板７０の温度（以下、「基板温度」ともいう）を目標温度に制御することができる。温度センサ６０は、真空チャンバ１０の内部に設けられ、基板温度を測定する。温度センサ６０としては、たとえば放射温度計を用いることができる。なお、放射温度計を用いる場合、温度センサ６０を真空チャンバ６０の外部に設けてもよい。
＜半導体装置の製造方法＞
図２は、本発明の実施の形態による半導体装置の製造方法を説明するためのフローチャートである。図１に示したイオン注入装置１を用いて、半導体基板７０に不純物イオンを注入する工程を説明する。
図２を参照して、半導体装置の製造方法では、まず半導体基板７０の準備工程（Ｓ１０）を実施する。半導体基板７０としては、外径が１００ｍｍより大きい大口径の化合物半導体基板を用いることができる。化合物半導体基板には、上述したワイドバンドギャップ半導体基板の他、ガリウム砒素（ＧａＡｓ）基板などが含まれる。以下の説明では、半導体基板７０として、１００ｍｍより大きい外径を有する炭化珪素半導体基板を用いるものとする。
ここで、本発明の実施の形態による半導体装置の製造方法に用いられる半導体基板７０の形状について詳述する。半導体基板の形状を、半導体基板の厚みｄ［μｍ］と外径２Ｒ［ｍｍ］との比ｄ／２Ｒ［μｍ／ｍｍ］によって表わすものとする。半導体基板７０は、外径２Ｒが１００ｍｍより大きく、かつ、ｄ／２Ｒが１以上５以下の範囲内であることが好ましい。より好ましくは、ｄ／２Ｒは１．７５以上５．０以下である。
次に、半導体基板７０の載置工程（Ｓ２０）を実施する。この工程では、イオン注入装置１の真空チャンバ１０の内部に半導体基板７０を搬入するとともに、図１に示すように、半導体基板７０を静電チャック２０のステージ上に載置する。
次に、半導体基板７０のチャッキング工程（Ｓ３０）を実施する。この工程では、静電チャック２０内部の一対の静電吸着電極２１，２２に対してそれぞれ正負の電圧を印加して静電チャック２０に静電吸着力を発生させる。これにより、静電チャック２０に半導体基板７０を吸着保持する。
次に、静電チャック２０の昇温工程（Ｓ４０）を実施する。この工程では、温度制御部４０は、温度センサ２６で静電チャック２０の温度を測定しながらヒータ２５への通電を制御することにより、静電チャック２０を予め定められた目標温度まで加熱する。この目標温度は、イオン注入処理の温度に設定される。イオン注入処理の温度は、１００℃以上８００℃以下であり、好ましくは２００℃以上６００℃以下である。なお、炭化珪素半導体基板を用いる場合の目標温度は、好ましくは２００℃以上６００℃以下であり、たとえば４４０℃程度である。静電チャック２０に吸着保持された半導体基板７０は、静電チャック２０からの熱伝搬によって加熱されることにより、目標温度（たとえば４４０℃）に昇温する。
次に、半導体基板７０へのイオン注入工程（Ｓ５０）を実施する。この工程では、静電チャック２０の昇温工程（Ｓ４０）によって目標温度に昇温した半導体基板７０に対して、不純物イオンを注入する。具体的には、炭化珪素半導体基板のエピタキシャル層に、たとえばアルミニウム（Ａｌ）、ホウ素（Ｂ）などのｐ型不純物を注入することによってｐ型の導電型を有する領域が形成される。また、エピタキシャル層に、たとえばＰ（リン）などのｎ型不純物を導入することによってｎ型の導電型を有する領域が形成される。
次に、静電チャック２０の降温工程（Ｓ６０）を実施する。この工程では、温度制御部４０は、ヒータ２５の通電量を減らす、またはヒータ２５の通電を停止することによって、静電チャック２０を降温させる。静電チャック２０の温度が下がるのに追従して半導体基板７０の基板温度も低下する。
次に、半導体基板７０のチャッキングの解除工程（Ｓ７０）を実施する。この工程では、静電チャック２０内部の一対の静電吸着電極２１，２２に印加する電圧の極性を逆にすることにより、静電チャック２０の吸着力を減少させる。
最後に、半導体基板７０の搬出工程（Ｓ８０）を実施する。この工程では、半導体基板７０をイオン注入装置１の真空チャンバ１０の外部に搬出する。これにより、一連のイオン注入工程が完了する。
ここで、静電チャック２０上に載置された半導体基板７０には、静電チャック２０（ヒータ２５）によって加熱されることにより、熱膨張とともに反りが発生する。以下の説明では、半導体基板７０の反り具合（以下、「反り量」という）を、図３に示すように、半導体基板７０を静電チャック２０上に載置したときの、半導体基板７０の主面において静電チャック２０のステージに対して最も高い位置と最も低い位置との高さの差ｈと定義する。なお、半導体基板７０の反りには、半導体基板７０の主面がステージ側に凸となる場合（図３の場合）と、半導体基板７０の主面がステージと反対側に凸となる場合とが含まれるが、反り量ｈはこれら２つの場合における反りの大きさを表すものとする。
半導体基板７０の反り量ｈは、一般的に、基板温度が上昇するに従って大きくなるが、基板温度と反り量ｈとの関係は半導体基板の材料や結晶構造などによって異なるものとなる。また、同一種類の半導体基板であっても、半導体基板の外径が大きいものほど、同一の基板温度における反り量ｈが大きくなる。なお、半導体基板７０は、結晶面がＳｉ面であってもＣ面であってもよい。また、室温での半導体基板７０の反りは、半導体基板７０の主面がステージ側に凸となる場合および半導体基板７０の主面がステージと反対側に凸となる場合のどちらであってもよい。
図４は、静電チャック２０上の半導体基板７０に働く力を模式的に示す図である。図４を参照して、一対の静電吸着電極２１，２２に対してそれぞれ正負の電圧を印加することにより、静電チャック２０および半導体基板７０の各々の表面には正および負の電荷が発生する。これらの電荷は、静電チャック２０および半導体基板７０の間に静電吸着力を発生させる。具体的には、静電吸着力は、静電分極した静電チャック２０内部の電荷と半導体基板７０内で正または負の電荷に引き寄せられた電荷との間に作用するクーロン力ＦＣと、半導体基板７０と静電チャック２０との間を微小な隙間を経由して流れる微小電流により発生するジョンソンラーベック力ＦＪＲとを足し合わせた大きさとなる。なお、クーロン力ＦＣおよびジョンソンラーベック力ＦＪＲの大きさはともに、半導体基板７０と静電チャック２０との間の距離に反比例する。よって、半導体基板７０と静電チャック２０との間の距離が大きくなるほど、静電吸着力は小さくなる。
また、静電チャック２０からの熱伝搬によって基板温度が昇温すると、半導体基板７０には反ろうとする力ＦＷが働く。この力ＦＷは、基板温度が高くなるほど大きくなり、半導体基板７０に対して、半導体基板７０の中央部が凹んだお椀状の反り（図３）を付与する。
このため、基板温度が高い状態では、半導体基板７０の反りによって半導体基板７０と静電チャック２０との間の距離が大きくなるために静電吸着力（＝ＦＣ＋ＦＪＲ）がほとんど働かず、静電チャック２０に半導体基板７０を吸着させることが困難となる。したがって、静電チャック２０に半導体基板７０を吸着させるためには、半導体基板７０に反りが発生していない基板温度の状態で、静電チャック２０および半導体基板７０の間に静電吸着力を発生させる必要がある。
そこで、本実施の形態による半導体装置の製造方法では、静電チャック２０を、所定のスタンバイ温度まで昇温させた後、静電チャック２０および半導体基板の間に静電吸着力を発生させる。そして、半導体基板７０を静電チャック２０に吸着保持した状態で、静電チャック２０をイオン注入工程の目標温度までさらに昇温させる。
すなわち、本実施の形態では、少なくとも２段階の昇温動作によって静電チャック２０を目標温度に昇温する。このとき、第１段階の昇温動作の実行後に半導体基板７０を静電チャック２０に吸着させるとともに、半導体基板７０を静電チャック２０に吸着させた状態で第２段階の昇温動作を実行する。
＜スタンバイ温度の設定＞
ここで、「スタンバイ温度」は、イオン注入工程の目標温度（たとえば４４０℃）よりも低い温度であって、静電チャック２０および半導体基板７０の間に静電吸着力を発生させることができる基板温度の範囲内に設定される。具体的には、スタンバイ温度は、半導体基板の反り量ｈ（図３）が、静電チャック２０が半導体基板７０をチャッキングできる許容値以下となる基板温度の範囲内に設定される。この許容値は、これ以上半導体基板７０が反ると、静電チャック２０および半導体基板７０の間に静電吸着力を発生させることができなくなる半導体基板７０の反り量ｈの限界値に相当する。
この反り量ｈの許容値について例示すると、外径２Ｒ＝１５０ｍｍ、厚みｄ＝５００μｍの半導体基板において、基板温度が室温に等しい場合、反り量ｈ＝３５μｍであれば静電チャック２０が半導体基板をチャッキングできるが、反り量ｈ＝４０μｍになると半導体基板をチャッキングできなくなる。一方、基板温度が４４０℃の場合、反り量ｈ＝４８０μｍであれば半導体基板をチャッキングできるが、反り量ｈ＝５００μｍになると半導体基板をチャッキングできなくなる。
他の例として、外径２Ｒ＝１５０ｍｍ、厚みｄ＝３５０μｍの半導体基板においては、基板温度が３００℃の場合、反り量ｈ＝４８０μｍであれば静電チャック２０が半導体基板をチャッキングできるが、反り量ｈ＝５００μｍになると半導体基板をチャッキングできなくなる。一方、基板温度が１５０℃の場合、反り量ｈ＝８０μｍであれば半導体基板をチャッキングできるが、反り量ｈ＝１００μｍになると半導体基板をチャッキングできなくなる。
静電チャック２０および半導体基板７０の間に静電吸着力を発生させることができる基板温度の範囲は、半導体基板７０の平坦性と静電チャック２０の静電吸着力との関係についての評価結果などに応じて設定することができる。この半導体基板７０の平坦性と静電チャック２０の静電吸着力との関係については、以下に示す手法で評価することができる。
図５は、静電チャック２０の静電吸着力の評価手法を説明する図である。図５（ａ）における領域ＲＧＮは、静電チャック２０のステージを示している。この静電チャック２０のステージは、半導体基板７０が載せられていない状態において、直列接続され、かつその中点が接地された２つの静電容量Ｃ１，Ｃ２を含む等価回路によって表わされる（図５（ｂ）参照）。
そして、静電チャック２０上に半導体基板７０が載置されると、図５（ｃ）に示すように、等価回路上、半導体基板７０の静電容量Ｃ３が静電容量Ｃ１，Ｃ２の直列回路に並列に接続されることになる。そのため、半導体基板７０が載置される前後で、静電チャック２０全体の静電容量が変化する。さらに、半導体基板７０の静電容量Ｃ３は、半導体基板７０の吸着性によって変化し、半導体基板７０の吸着性が高くなるに従って大きくなる。したがって、静電チャック２０全体の静電容量は、静電チャック２０上の半導体基板７０の有無、および、静電チャック２０の静電吸着力の有無に応じて変化する。
そこで、本実施の形態では、静電チャック２０全体の静電容量の変化率を算出し、算出した静電容量の変化率に基づいて静電チャック２０の静電吸着力を評価する。具体的には、静電チャック２０に交流電圧を印加したときの静電チャック２０全体の静電容量を測定する。この静電容量の測定を、静電チャック２０に半導体基板７０が載せられていない状態、静電チャック２０に半導体基板７０が載せられているが静電吸着電極２１，２２に電圧が印加されていない状態、および静電チャック２０に半導体基板７０が載せられ、かつ、静電吸着電極２１，２２に電圧が印加されている状態のそれぞれについて行なう。そして、上記３つの状態にそれぞれ対応して３つの静電容量の測定値を取得すると、取得した測定値を用いて、半導体基板７０が載せられていない状態での測定値からの静電容量の変化率を求める。
より詳細には、半導体基板７０が載せられていない状態での静電チャック２０全体の静電容量をＣ０とすると、静電チャック２０全体の静電容量Ｃの変化率ΔＣは、下記（１）式で定義される。
ΔＣ＝｜Ｃ０−Ｃ｜／Ｃ０ ・・・（１）
さらに、半導体基板７０が載せられているが静電吸着電極２１，２２に電圧が印加されていない状態での静電チャック２０全体の静電容量をＣＯＦＦとすると、半導体基板７０の載置による静電容量の変化率ΔＣＯＦＦは下記（２）式となる。また、半導体基板７０が載せられ、かつ、静電吸着電極２１，２２に電圧が印加されている状態での静電チャック２０全体の静電容量をＣＯＮとすると、静電チャック２０への電圧印加による静電容量の変化率ΔＣＯＮは下記（３）式となる。
ΔＣＯＦＦ＝｜Ｃ０−ＣＯＦＦ｜／Ｃ０ ・・・（２）
ΔＣＯＮ＝｜Ｃ０−ＣＯＮ｜／Ｃ０ ・・・（３）
静電容量の変化率ΔＣの一例として、外径が１００ｍｍより大きい炭化珪素半導体基板の場合、ΔＣＯＦＦは８０％となる。また、炭化珪素半導体基板に反りが発生していなければ（理想的には反り量ｈがほぼ零）、ΔＣＯＮはΔＣＯＦＦからほとんど変化せず、８０％となる。すなわち、半導体基板７０が静電チャック２０に正常に吸着されている場合、静電チャック２０への電圧印加の前後で静電容量Ｃはほぼ等しい値となる（ＣＯＮ≒ＣＯＦＦ）。
これに対して、炭化珪素半導体基板に反りが発生している場合（反り量ｈ≠０）には、ΔＣＯＮは５０％となる。すなわち、半導体基板７０が静電チャック２０に正常に吸着されていない場合、静電チャック２０への電圧印加の前後で静電容量Ｃは変化する（ＣＯＮ≠ＣＯＦＦ）。
ここで、静電チャック２０への電圧印加の前後における、静電チャック２０全体の静電容量Ｃの変化率をΔＣＯＦＦ→ＯＮとすると、静電容量の変化率ΔＣＯＦＦ→ＯＮは下記（４）式となる。上記のように、静電容量の変化率ΔＣＯＦＦ→ＯＮは、静電チャック２０の吸着性を評価するための指標となる。
ΔＣＯＦＦ→ＯＮ＝｜ＣＯＦＦ−ＣＯＮ｜／ＣＯＦＦ ・・・（４）
本実施の形態では、静電容量の変化率ΔＣＯＦＦ→ＯＮに閾値を設け、ΔＣＯＦＦ→ＯＮが当該閾値以下となる基板温度の範囲を、静電チャック２０および半導体基板７０の間に静電吸着力を発生させることができる基板温度の範囲に設定する。そして、その設定された基板温度の範囲内でスタンバイ温度を設定する。一例として、外径が１００ｍｍより大きい炭化珪素半導体基板の場合、閾値は１０％に設定される。
スタンバイ温度は、室温以上７００℃以下であり、好ましくは１００℃以上５００℃以下である。なお、炭化珪素半導体基板を用いる場合の目標温度は、好ましくは１００℃以上５００℃以下であり、たとえば３４０℃程度である。
このような構成とすることにより、静電チャック２０をスタンバイ温度に昇温した状態では半導体基板の反りが抑制されているため、半導体基板７０を静電チャック２０に確実に吸着させることができる。その結果、半導体基板７０を均一に目標温度まで昇温することができる。また、イオン注入によって半導体基板７０に形成される不純物領域の形状を均一化できる。この結果、半導体装置の歩留まりを向上できる。
さらに、スタンバイ温度を、静電チャック２０および半導体基板７０の間に静電吸着力を発生させることができる基板温度の範囲の上限値に設定することによって、半導体基板７０がスタンバイ温度から目標温度まで昇温するのに要する時間を短縮できる。これにより、イオン注入工程のスループットが向上する。
なお、本実施の形態では、静電チャック２０への電圧印加の前後における、静電チャック２０全体の静電容量の変化率ΔＣＯＦＦ→ＯＮに基づいてスタンバイ温度を設定する構成について説明したが、静電チャック２０への電圧印加の前後における、基板温度の変化量に基づいてスタンバイ温度を設定する構成としてもよい。
たとえば、外径が１００ｍｍより大きい炭化珪素半導体基板の場合、半導体基板７０が静電チャック２０に正常に吸着されていれば、温度センサ６０による基板温度の測定値は、静電チャック２０への電圧印加の前後において１００℃以上変化する。一方、半導体基板７０が静電チャック２０に正常に吸着されていない場合、温度センサ６０による基板温度の測定値は、静電チャック２０への電圧印加の前後において５０℃程度変化する。すなわち、静電チャック２０への電圧印加の前後における基板温度の変化量も、静電チャック２０の吸着性するための指標となる。そこで、基板温度の変化量に閾値を設け、基板温度の変化量が当該閾値以上となる基板温度の範囲内にスタンバイ温度を設定することにより、半導体基板７０を静電チャック２０に確実に吸着させることができる。
＜実施の形態１＞
図６を参照して、本発明の実施の形態による半導体装置の製造方法の第１の実施の形態を説明する。
図６は、半導体基板７０に不純物イオンを注入する工程（図２）における、静電チャック２０への印加電圧、静電チャック２０の温度、および基板温度の時間的変化を示す図である。図６の横軸は時間を示し、縦軸は温度または電圧を示す。図６の下段は、半導体基板７０の載置工程（Ｓ２０）から半導体基板７０の搬出工程（Ｓ８０）までの間に静電チャック２０に印加される電圧の時間的変化を示し、図６の中段は、半導体基板７０の載置工程（Ｓ２０）から半導体基板７０の搬出工程（Ｓ８０）までの間における静電チャック２０の温度（チャック温度）の時間的変化を示す。図６の上段は、静電チャック２０から受熱する半導体基板７０の温度（基板温度）の時間的変化を示す。この基板温度は、温度センサ６０（図１）により測定される。なお、Ｔｓｔｂはスタンバイ温度を示し、Ｔｔｇｔはイオン注入工程（Ｓ５０）の目標温度を示す。
静電チャック２０は、半導体基板７０が載置される時点（時刻ｔ１）において、ヒータ２５により加熱されてスタンバイ温度Ｔｓｔｂに昇温している。この時点では、静電チャック２０の一対の静電吸着電極２１，２２には未だ電圧が印加されておらず、静電チャック２０および半導体基板７０の間には静電吸着力が発生していない。
半導体基板７０を載置した時点（時刻ｔ１）以降、静電チャック２０から熱伝搬を受けて半導体基板７０が昇温する。ただし、基板温度はスタンバイ温度Ｔｓｔｂを超えないため、半導体基板７０の反りが抑制されている。
次に、静電チャック２０をスタンバイ温度Ｔｓｔｂに昇温させた状態で、静電チャック２０の一対の静電吸着電極２１，２２に電圧を印加する（時刻ｔ２）。このとき、図６に示すように、静電チャック２０への印加電圧を一定速度で所定の目標電圧ＶＥＳＣに向けて一気に増加させてもよい。あるいは、後述するように、印加電圧を目標電圧ＶＥＳＣにより低い電圧としてもよい。
半導体基板７０の反りが抑制されていることによって静電チャック２０および半導体基板７０の間には静電吸着力が発生し、半導体基板７０が静電チャック２０に吸着される。半導体基板７０は、静電チャック２０から熱伝搬を受けてさらに昇温し、静電チャック２０と同じ温度（スタンバイ温度Ｔｓｔｂ）に到達する。
基板温度がスタンバイ温度Ｔｓｔｂに達した状態で、静電チャック２０の昇温工程（Ｓ４０）を開始する（時刻ｔ３）。静電チャック２０内部の温度制御部４０は、ヒータ２５の通電を制御することにより、静電チャック２０を目標温度Ｔｔｇｔまで昇温する（時刻ｔ４）。この静電チャック２０の昇温に追従して基板温度も目標温度Ｔｔｇｔまで昇温する。
基板温度が目標温度Ｔｔｇｔに到達すると、半導体基板７０へのイオン注入工程（Ｓ５０）が行なわれる。このイオン注入工程の実行中、基板温度は目標温度Ｔｔｇｔに保たれている。
イオン注入工程が終了すると（時刻ｔ５）、静電チャック２０の降温工程（Ｓ６０）を開始する。温度制御部４０は、ヒータ２５の通電量を減らす、またはヒータ２５の通電を停止することにより、静電チャック２０をスタンバイ温度Ｔｓｔｂに降温する（時刻ｔ６）。
静電チャック２０の降温に追従して半導体基板７０が降温し、基板温度がスタンバイ温度Ｔｓｔｂに達すると、半導体基板７０のチャッキング解除工程（Ｓ７０）を行なう（時刻ｔ７）。この工程では、静電チャック２０内部の一対の静電吸着電極２１，２２に印加する電圧の極性を逆にすることにより、静電吸着力を減衰させる。半導体基板７０が静電チャック２０に吸着されていない状態で、半導体基板７０をイオン注入装置１の真空チャンバ１０の外部に搬出する（時刻ｔ８）。
第１の実施の形態において、静電チャック２０への電圧印加を開始する時点（時刻ｔ２）から静電チャック２０の昇温を開始する時点（時刻ｔ３）までの時間は、半導体基板７０面内がスタンバイ温度Ｔｓｔｂに均一化するのに要する時間を含むように設定される。すなわち、半導体基板７０が一様にスタンバイ温度Ｔｓｔｂに昇温するのを待って、第２段階の昇温動作が開始される。これにより、第２段階の昇温動作において、短時間で半導体基板７０を一様に目標温度Ｔｔｇｔに昇温することができる。
なお、第１の実施の形態では、静電チャック２０をスタンバイ温度Ｔｓｔｂに保った状態で、静電チャック２０の一対の静電吸着電極２１，２２に電圧を印加する構成について例示したが、静電チャック２０の昇温中に静電チャック２０に電圧を印加する構成としてもよい。この場合、静電チャック２０をスタンバイ温度Ｔｓｔｂに昇温した後、静電チャック２０に電圧を印加する。
また、第１の実施の形態では、静電チャック２０をスタンバイ温度Ｔｓｔｂに降温してから半導体基板７０のチャッキングを解除するため、チャッキング解除後の半導体基板７０の反りが抑えられ、半導体基板７０の搬出を容易に行なうことができる。また、半導体基板７０を搬出した後に続けて次の半導体基板７０を静電チャック２０に載置できるため、イオン注入工程のスループットを高めることができる。
＜実施の形態２＞
図７を参照して、本発明の実施の形態による半導体装置の製造方法の第２の実施の形態を説明する。
図７は、半導体基板７０に不純物イオンを注入する工程（図２）における、静電チャック２０への印加電圧、静電チャック２０の温度、および基板温度の時間的変化を示す図である。図７の横軸は時間を示し、縦軸は温度または電圧を示す。図６と同様に、図７の下段は、半導体基板７０の載置工程（Ｓ２０）から半導体基板７０の搬出工程（Ｓ８０）までの間に静電チャック２０に印加される電圧の時間的変化を示し、図７の中段は、半導体基板７０の載置工程（Ｓ２０）から半導体基板７０の搬出工程（Ｓ８０）までの間における静電チャック２０の温度（チャック温度）の時間的変化を示し、図７の上段は、静電チャック２０から受熱する半導体基板７０の温度（基板温度）の時間的変化を示す。
第２の実施の形態による半導体装置の製造方法は、図６に示す第１の実施の形態による半導体装置の製造方法と比較して、半導体基板７０のチャッキング工程（Ｓ３０）、静電チャック２０の昇温工程（Ｓ４０）、および静電チャック２０の降温工程（Ｓ６０）が異なっている。その他の工程については、実施例１と同様であるので詳細な説明は繰り返さない。
半導体基板７０のチャッキング工程（Ｓ３０）では、静電チャック２０内部の一対の静電吸着電極２１，２２に対して、目標電圧ＶＥＳＣより低い電圧を印加する。そして、静電チャック２０の昇温工程（Ｓ４０）において、静電チャック２０への印加電圧を目標電圧ＶＥＳＣへと増加させる。
このような構成とすることにより、静電チャック２０および半導体基板７０の間に発生する静電吸着力は、基板温度の上昇とともに大きくなる。半導体基板７０と静電チャック２０との接着面には、半導体基板７０の熱膨張を抑制するように応力が働く。静電吸着力を徐々に増加させることで応力を緩和できるため、静電チャック２０のステージが傷つくのを防止できる。
なお、静電チャック２０への印加電圧を、半導体基板７０のチャッキング工程（Ｓ３０）での電圧から目標電圧ＶＥＳＣへと増加させるタイミングは、静電チャック２０の昇温工程（Ｓ４０）を開始するタイミングに一致させる必要はない。
静電チャック２０の降温工程（Ｓ６０）では、温度制御部４０は、ヒータ２５の通電量を減らす、またはヒータ２５の通電を停止することにより、静電チャック２０を所定のチャックオフ温度Ｔｃｏｆｆに降温する（時刻ｔ６）。静電チャック２０の降温に追従して半導体基板７０が降温し、基板温度がチャックオフ温度Ｔｃｏｆｆになった後、半導体基板７０のチャッキング解除工程（Ｓ７０）を実行する（時刻ｔ７）。
ここで、チャックオフ温度Ｔｃｏｆｆは、目標温度Ｔｔｇｔ以下であって、スタンバイ温度Ｔｓｔｂよりも高い温度に設定される。したがって、半導体基板７０がチャックオフ温度Ｔｃｏｆｆとなった状態で静電チャック２０の静電吸着力を減少させると、半導体基板７０に反りが発生する。これにより、静電チャック２０と半導体基板７０の間の距離が大きくなるため、静電チャック２０から半導体基板７０が剥がれやすくなる。
＜実施の形態１，２の変形例＞
以下、図６および図７を参照しながら、上記の実施の形態１，２による半導体装置の製造方法の変形例について説明する。
（１）静電チャック２０への電圧印加を開始する時点（時刻ｔ２）については、半導体基板７０を載置した時点（時刻ｔ１）以降、半導体基板７０が昇温している最中であってもよい。あるいは、半導体基板７を載置した時点（時刻ｔ１）から一定時間を待って基板温度が安定したときであってもよい。
前者の場合は、静電チャック２０から半導体基板７０への熱伝達性が上がるため、短時間で半導体基板７０を昇温することができる。一方、後者の場合は、半導体基板７０面内の温度を均一化できる。また、半導体基板７０と静電チャック２０との接着面に働く応力が低減されるため、静電チャック２０のステージが傷つくのを防止できる。
（２）静電チャック２０の昇温を開始する時点（時刻ｔ３）については、基板温度がスタンバイ温度Ｔｓｔｂに到達する前であってもよい。基板温度がスタンバイ温度Ｔｓｔｂに達した状態で静電チャック２０の昇温を開始するのに比べて、より短時間で半導体基板７０を目標温度Ｔｔｇｔに昇温することができる。
（３）静電チャック２０を目標温度Ｔｔｇｔまで昇温する工程（時刻ｔ３から時刻ｔ４）については、静電チャック２０を段階的に昇温するようにしてもよい。これによれば、半導体基板７０の熱膨張を緩和しながら半導体基板７０を静電チャック２０に吸着させることができるため、静電チャック２０のステージが傷つくのを防止できる。
（４）半導体基板７０をチャッキングする工程について、静電チャック２０への印加電圧が目標電圧ＶＥＳＣに到達するタイミングは、静電チャック２０への電圧印加を開始する時点（時刻ｔ２）から静電チャック２０が目標温度Ｔｔｇｔに達する時点（時刻ｔ４）までの間であればどのタイミングであってもよい。したがって、時刻ｔ２から時刻ｔ４までの間で静電チャック２０への印加電圧を目標電圧ＶＥＳＣまで段階的に増加させるようにしてもよい。静電吸着力を徐々に増加させることで、半導体基板７０の熱膨張を緩和しながら半導体基板７０を昇温することができる。
（５）半導体基板７０のチャッキングを解除する時点（時刻ｔ７）は、イオン注入工程の終了した時点（時刻ｔ５）から静電チャック２０をスタンバイ温度Ｔｓｔｂに降温する時点（時刻ｔ６）までの間であってもよい。たとえばイオン注入工程の終了した時点（時刻ｔ５）で半導体基板７０のチャッキングを解除してもよい。半導体基板７０をより短時間で降温できるようになるため、イオン注入処理工程のスループットが向上する。
あるいは、半導体基板７０が所定のチャックオフ温度Ｔｏｆｆに降温するのを待って半導体基板７０のチャッキングを解除するようにしてもよい。これによれば、半導体基板７０を真空チャンバの外部に搬出するための機構を、より耐熱性の低い材料で構成することができるため、製造設備のコストを削減できる。
（６）半導体基板７０のチャッキングを解除する工程において、静電チャック２０への印加電圧を，目標電圧ＶＥＳＣから所定のチャックオフ電圧Ｖｃｏｆｆに向かって段階的に変化させるようにしてもよい。図６に示すように、静電チャック２０への印加電圧を一気にチャックオフ電圧Ｖｃｏｆｆに切換えると、半導体基板７０に反りが生じて静電チャック２０のステージから跳ね上がってしまう可能性がある。静電吸着力を徐々に減衰させることによって、このような現象を防ぐことができる。
なお、上述した本願発明の実施の形態では、静電チャックが半導体基板を吸着することによって半導体基板を真空チャンバの内部に保持する構成について説明したが、本願発明は、外部からの給電による静電吸着力で半導体基板を保持するように構成された基板ホルダについても適用することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、大口径（特に外径が１００ｍｍより大きい）の半導体基板を高温に加熱処理する工程を備えた、半導体装置の製造方法に特に有利に適用される。
１ イオン注入装置
１０ 真空チャンバ
２０ 静電チャック
２１，２２ 静電吸着電極
２５ ヒータ
２６ 温度センサ
３０ 直流電源
４０ 温度制御部
５０ ソース
６０ 温度センサ
７０ 半導体基板

Claims (10)

  1. 半導体基板を準備する工程と、
    静電チャック上に前記半導体基板を載置する工程と、
    前記静電チャックを第１の温度に昇温した後、前記半導体基板をチャッキングする工程と、
    前記半導体基板をチャッキングした状態で、前記静電チャックを前記第１の温度より高い第２の温度に昇温する工程と、
    前記静電チャックを前記第２の温度に昇温した状態で、前記半導体基板に対する処理を実行する工程とを備え、
    前記第１の温度は、前記半導体基板の反り量が、前記静電チャックが前記半導体基板をチャッキングできる許容値以下となる基板温度の範囲内に設定される、半導体装置の製造方法。
  2. 前記第２の温度に昇温する工程は、前記半導体基板が前記第１の温度に昇温した後、前記静電チャックの昇温を開始する、請求項１に記載の半導体装置の製造方法。
  3. 前記静電チャックは、印加される電圧に応じた静電吸着力を前記半導体基板に対して発生可能な電極を含み、
    前記半導体基板をチャッキングする工程では、前記電極へ第１の電圧を印加し、
    前記第２の温度に昇温する工程では、前記電極への印加電圧を前記第１の電圧より高い第２の電圧に増加させる、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記半導体基板に対する処理を実行する工程の後において、前記静電チャックを前記第１の温度に降温した後、前記半導体基板のチャッキングを解除する工程をさらに備える、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記半導体基板に対する処理を実行する工程の後において、前記静電チャックを、前記第２の温度以下で前記第１の温度以上となる第３の温度に降温した後、前記半導体基板のチャッキングを解除する工程をさらに備える、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第１の温度は、前記半導体基板をチャッキングする工程の前後における、前記静電チャックの静電容量の変化率が閾値以下となる温度範囲内に設定される、請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１の温度は、前記半導体基板をチャッキングする工程の前後における、前記半導体基板の温度の変化量が閾値以上となる温度範囲内に設定される、請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  8. 前記半導体基板に対する処理を実行する工程は、前記半導体基板に不純物イオンを注入する工程を含み、
    前記第２の温度は、１００℃以上８００℃以下の温度範囲内に設定され、
    前記第１の温度は、室温以上７００℃以下の温度範囲内に設定される、請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記半導体基板は、１００ｍｍより大きい外径を有する化合物半導体基板である、請求項１から請求項８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記半導体基板は、１００ｍｍより大きい外径を有する炭化珪素半導体基板である、請求項９に記載の半導体装置の製造方法。
JP2013171239A 2013-08-21 2013-08-21 半導体装置の製造方法 Active JP6217233B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013171239A JP6217233B2 (ja) 2013-08-21 2013-08-21 半導体装置の製造方法
US14/912,509 US9887101B2 (en) 2013-08-21 2014-07-08 Method for manufacturing semiconductor device
PCT/JP2014/068134 WO2015025628A1 (ja) 2013-08-21 2014-07-08 半導体装置の製造方法
DE112014003838.5T DE112014003838T5 (de) 2013-08-21 2014-07-08 Verfahren zur Herstellung einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171239A JP6217233B2 (ja) 2013-08-21 2013-08-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015041669A JP2015041669A (ja) 2015-03-02
JP6217233B2 true JP6217233B2 (ja) 2017-10-25

Family

ID=52483411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171239A Active JP6217233B2 (ja) 2013-08-21 2013-08-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9887101B2 (ja)
JP (1) JP6217233B2 (ja)
DE (1) DE112014003838T5 (ja)
WO (1) WO2015025628A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6159172B2 (ja) * 2013-06-26 2017-07-05 東京エレクトロン株式会社 温度制御方法及びプラズマ処理装置
WO2017127405A1 (en) * 2016-01-19 2017-07-27 Intevac, Inc. Patterned chuck for substrate processing
JP6472776B2 (ja) * 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10732615B2 (en) * 2017-10-30 2020-08-04 Varian Semiconductor Equipment Associates, Inc. System and method for minimizing backside workpiece damage
US10903097B2 (en) * 2018-03-30 2021-01-26 Axcelis Technologies, Inc. In-situ wafer temperature measurement and control
JP7304188B2 (ja) * 2019-03-29 2023-07-06 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN115029672B (zh) * 2022-08-11 2022-11-04 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086967B2 (ja) * 1998-06-18 2008-05-14 日本碍子株式会社 静電チャックのパーティクル発生低減方法及び半導体製造装置
JP4159216B2 (ja) * 1999-11-22 2008-10-01 株式会社アルバック 静電吸着装置、真空処理装置、及び静電吸着方法
JP4330737B2 (ja) * 1999-11-24 2009-09-16 株式会社アルバック 真空処理方法
JP2002009140A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 静電チャック装置
US6921724B2 (en) * 2002-04-02 2005-07-26 Lam Research Corporation Variable temperature processes for tunable electrostatic chuck
US7993698B2 (en) * 2006-09-23 2011-08-09 Varian Semiconductor Equipment Associates, Inc. Techniques for temperature controlled ion implantation
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
JP2011084770A (ja) * 2009-10-15 2011-04-28 Canon Anelva Corp 静電チャックを備えた基板ホルダを用いた基板温度制御方法
US20110068084A1 (en) 2008-07-10 2011-03-24 Canon Anelva Corporation Substrate holder and substrate temperature control method
US8164879B2 (en) * 2009-04-02 2012-04-24 Advanced Ion Beam Technology, Inc. Step down dechucking
US8410393B2 (en) * 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support
JP2013191802A (ja) * 2012-03-15 2013-09-26 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE112014003838T5 (de) 2016-04-28
JP2015041669A (ja) 2015-03-02
US20160204000A1 (en) 2016-07-14
WO2015025628A1 (ja) 2015-02-26
US9887101B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP6217233B2 (ja) 半導体装置の製造方法
JP5705133B2 (ja) 静電チャックシステムおよび基板表面に亘って温度プロファイルを半径方向に調整するための方法
EP3364446B1 (en) Methods and system for holding an insulator-type substrate during plasma processing of the insulator-type substrate
US9892954B2 (en) Wafer processing system using multi-zone chuck
JP6075555B2 (ja) 静電チャックシステムおよび半導体製造装置
US8987639B2 (en) Electrostatic chuck with radiative heating
JP2006202939A (ja) 吸着方法、脱離方法、プラズマ処理方法、静電チャック及びプラズマ処理装置
US10128084B1 (en) Wafer temperature control with consideration to beam power input
JP7107972B2 (ja) チャック力制御を有する静電チャック基板支持体
WO2015174143A1 (ja) 半導体装置の製造方法
JP6461967B2 (ja) 静電チャック
JP2024507802A (ja) 異なるセラミックを用いた静電チャック
KR20130104738A (ko) 정전척 및 그 제조방법
JP2012204447A (ja) 静電チャック
JP5953012B2 (ja) 基板保持装置
KR102424374B1 (ko) 반도체 소자의 제조 방법 및 제조 장치
JP2016001641A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2014033045A (ja) 静電吸着方法及び静電吸着装置
TWI805618B (zh) 具有藉由考慮射束功率輸入的晶圓溫度控制的離子植入系統和方法
KR20100090560A (ko) 전류 억제구조를 구비한 존슨 라벡형 정전척 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160905

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6217233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250