JP6213165B2 - 検出装置、センサー、電子機器及び移動体 - Google Patents

Description

本発明は、検出装置、センサー、電子機器及び移動体等に関する。

デジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体には、外的な要因で変化する物理量を検出するためのジャイロセンサーが組み込まれている。このようなジャイロセンサーは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。

このようなジャイロセンサーの一つとして、水晶圧電振動ジャイロセンサーなどの振動ジャイロセンサーが知られている。振動ジャイロセンサーでは、回転によって発生するコリオリ力に対応した物理量を検出している。このような振動ジャイロセンサーの検出装置としては、例えば特許文献１、２、非特許文献１に開示される従来技術が知られている。

特許４９３０２５３号 特開２００６−２９９０１号公報

Panasonic Technical Journal Vol.58 No.1 Apr.2012，「民生用３軸角速度（モーション）センサの開発」，佐々木、藤井、吉内、森仲、中村、山崎

特許文献１の従来技術では、ＡＧＣ回路により振幅が制御される矩形波の駆動信号で振動子を駆動している。しかしながら、矩形波の駆動信号には高調波成分が多く含まれるため、この高調波成分が原因となって検出装置の検出性能を低下させてしまう。

一方、非特許文献１の従来技術では、ＡＧＣ回路の出力信号がバンドパスフィルターに入力され、バンドパスフィルター処理後の信号を駆動信号として振動子に出力している。このようなバンドパスフィルター処理を行うことで、駆動周波数成分以外の高調波成分を除去できるため、高調波成分を要因とする検出装置の検出性能の低下をある程度抑制できる。しかしながら、歪みの少ない正弦波の駆動信号を、バンドパスフィルター処理により得るためには、狭帯域のバンドパスフィルターが必要となり、その設計が容易ではなく、駆動信号の高調波成分を十分に低減することが難しい。

また特許文献２の従来技術では、振動子の第１の側面に２つの圧電素子を形成し、第１の側面と対向する第２の側面に発振回路の出力信号を入力する。そして、これらの２つの圧電素子の出力信号を加算回路にて加算し、加算出力信号を発振回路に入力することで、正弦波の駆動信号を得ている。しかしながら、この従来技術では、正弦波の駆動信号を得るために特殊な構造の振動子が必要になってしまう。また、特許文献１、２、非特許文献１のいずれにも、振動子の等価直列抵抗と負性抵抗の関係を考慮した正弦波の駆動信号の設計思想については何ら開示されていない。

本発明の幾つかの態様によれば、振動子の等価直列抵抗に応じた負性抵抗に設定することで正弦波駆動を可能にする検出装置、センサー、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、振動子からのフィードバック信号を受けて、前記振動子を駆動する駆動回路と、前記振動子からの検出信号を受けて、所望信号を検出する検出回路と、を含み、前記駆動回路は、前記フィードバック信号を受けて、電流−電圧変換を行う電流−電圧変換回路と、前記電流−電圧変換回路による電流−電圧変換後の入力電圧信号を増幅して、正弦波の駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路での前記駆動信号の増幅のゲインを制御するゲイン制御回路と、を有し、前記電流−電圧変換回路の電流−電圧変換用の抵抗をＲＩとし、前記駆動信号出力回路での前記駆動信号の増幅のゲインをＫとし、前記振動子の基本波モードでの等価直列抵抗をＲとした場合に、前記ゲイン制御回路は、Ｋ×ＲＩ＝Ｒとなるようにゲイン制御を行う検出装置に関係する。

本発明の一態様によれば、振動子からのフィードバック信号は、電流−電圧変換回路の電流−電圧変換用の抵抗により電流−電圧変換される。そしてゲイン制御回路のゲイン制御のもとで、駆動信号出力回路が電流−電圧変換後の入力電圧信号を増幅することで、駆動信号を振動子に出力する。この場合に本発明の一態様では、Ｋ×ＲＩ＝Ｒとなるようにゲイン制御が行われるため、駆動回路側の負性抵抗を振動子の等価直列抵抗に応じた抵抗に設定できるようになる。これにより、正弦波の駆動信号による振動子の駆動が可能になり、検出装置の検出性能の向上等を図れる。

また本発明の一態様では、前記駆動信号出力回路は、前記ゲイン制御回路からの制御電圧によってトランスコンダクタンスが設定されて、前記入力電圧信号を電流信号に変換するＯＴＡ（Operational Transconductance Amplifier）回路と、前記ＯＴＡ回路からの前記電流信号の電流−電圧変換を行い、前記駆動信号を出力する第２の電流−電圧変換回路とを有してもよい。

このようにすれば、制御電圧により設定されたトランスコンダクタンスで、入力電圧信号を電流信号に変換し、当該電流信号を電流−電圧変換した信号を、駆動信号として振動子に出力できるようになる。

また本発明の一態様では、前記ＯＴＡ回路は、前記ゲイン制御回路からの前記制御電圧を制御電流に変換する電圧−電流変換回路と、前記制御電流により設定されるバイアス電流がバイアス電流源に流れ、第１の差動入力端子にアナログ基準電圧が入力され、第２の差動入力端子に前記入力電圧信号が入力され、前記電流信号を前記第２の電流−電圧変換回路に出力する差動部とを有してもよい。

このようにすれば、制御電圧を制御電流に変換し、この制御電流に応じたバイアス電流を、差動部のバイアス電流源に流すことができる。これにより、制御電圧により設定されたトランスコンダクタンスで、入力電圧信号を電流信号に変換することが可能になる。

また本発明の一態様では、前記ゲイン制御回路は、前記電流−電圧変換回路の電流−電圧変換後の信号の全波整流を行う全波整流器と、前記全波整流器による全波整流後の信号の積分処理を行う積分器と、を有し、前記電圧−電流変換回路は、前記積分器からの前記制御電圧を前記制御電流に変換してもよい。

このようにすれば、電流−電圧変換後の信号の全波整流を行い、全波整流後の信号の積分処理を行うことで、制御電圧を生成し、この制御電圧によりＯＴＡ回路のトランスコンダクタンスを設定して、入力電圧信号を電流信号に変換できるようになる。

また本発明の一態様では、前記駆動信号出力回路の前記入力電圧信号のピーク・ツー・ピーク電圧をＶＰ１とし、前記駆動信号のピーク・ツー・ピーク電圧をＶＰ２とし、前記ゲイン制御回路のＡＧＣ（Automatic Gain control）ループにより設定される前記振動子の駆動電流のピーク・ツー・ピーク電流をＩＤＰとし、高電位側電源電圧ＶＤＤと低電位側電源電圧ＶＳＳ（ＧＮＤ）の電圧差をＶＤＳとした場合に、ＶＤＳ＞ＶＰ２＝Ｋ×ＶＰ１＝ＩＤＰ×Ｒであってもよい。

このように、ＶＤＳ＞ＶＰ２＝Ｋ×ＶＰ１＝ＩＤＰ×Ｒの関係が成り立つことで、駆動回路側の負性抵抗を振動子の等価直列抵抗に応じた抵抗に設定して、正弦波の駆動信号による振動子の駆動が可能になる。

また本発明の一態様では、前記駆動信号出力回路は、前記入力電圧信号を受けて、矩形波信号を出力する矩形波信号出力回路を有し、前記駆動信号出力回路は、前記振動子の発振起動期間では、前記矩形波信号出力回路からの前記矩形波信号を、前記駆動信号として前記振動子に出力し、前記発振起動期間の完了後に、正弦波の前記駆動信号を出力してもよい。

このようにすれば、発振起動期間では、矩形波信号出力回路からの矩形波信号を駆動信号として振動子に出力できるようになるため、発振起動期間を短縮化できる。そして発振起動期間の完了後には正弦波の駆動信号で振動子を駆動できるため、検出性能の向上等を図れる。

また本発明の他の態様は、上記のいずれかに記載の検出装置と、前記振動子とを含むセンサーに関係する。

また本発明の他の態様は、上記のいずれかに記載の検出装置を含む電子機器に関係する。

また本発明の他の態様は、上記のいずれかに記載の検出装置を含むことを移動体に関係する。

本実施形態の電子機器、ジャイロセンサーの構成例。 本実施形態の検出装置の構成例。 図３（Ａ）〜図３（Ｃ）は振動子の駆動回路の負性抵抗についての説明図。 図４（Ａ）、図４（Ｂ）は振動子を正弦波駆動で発振させる手法の説明図。 図５（Ａ）〜図５（Ｄ）も振動子を正弦波駆動で発振させる手法の説明図。 本実施形態の手法を実現する駆動回路の詳細な構成例。 比較例の駆動回路の構成例。 正弦波駆動による高調波成分の低減についての説明図。 ＯＴＡ回路の詳細な構成例。 駆動回路の第１の変形例。 駆動回路の第２の変形例。 矩形波駆動と正弦波駆動の切替手法についての説明図。 検出回路の構成例。 図１４（Ａ）、図１４（Ｂ）は検出回路の他の構成例。 移動体の一具体例としての自動車の構成を概略的に示す概念図。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、振動子が圧電型の振動子（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動子（振動ジャイロ）や、角速度情報と等価な物理量や角速度情報以外の物理量を検出するセンサー等にも本発明は適用可能である。

１．電子機器、ジャイロセンサー
図１に本実施形態の検出装置２０を含むジャイロセンサー５１０（広義にはセンサー）と、ジャイロセンサー５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサー５１０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。

電子機器５００はジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。処理部５２０（ＣＰＵ、ＭＰＵ等）はジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。

ジャイロセンサー５１０（センサー）は振動子１０、検出装置２０を含む。図１の振動子１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子１１、１２と、検出用振動子１６、１７を有する。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。

検出装置２０が含む駆動回路３０は、駆動信号（駆動電圧）を出力して振動子１０を駆動する。そして振動子１０からフィードバック信号を受け、これにより振動子１０を励振させる。検出回路６０は、駆動信号により駆動される振動子１０から検出信号（検出電流、電荷）を受け、検出信号から、振動子１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路３０からの交流の駆動信号（駆動電圧）が駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路３０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。

駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図１に示す方向で振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号（第１、第２の検出信号）として検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動子１０（ジャイロセンサー）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

なお図１では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。

２．検出装置
図２に本実施形態の検出装置２０の構成例を示す。検出装置２０は、振動子１０（物理量トランスデューサー）からのフィードバック信号ＤＩを受けて、振動子１０を駆動する駆動回路３０と、振動子１０からの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する検出回路６０を含む。

駆動回路３０は、振動子１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動子１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図２に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

Ｉ／Ｖ変換回路３２（電流−電圧変換回路）は、振動子１０からのフィードバック信号ＤＩを受けて、Ｉ／Ｖ変換（電流−電圧変換）を行う。例えば振動子１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。このＩ／Ｖ変換回路３２（増幅回路）は、キャパシター、抵抗素子、演算増幅器などにより実現できる。

駆動信号出力回路５０（ゲインアンプ）は、Ｉ／Ｖ変換回路３２によるＩ／Ｖ変換後（増幅後）の信号ＤＶに基づいて駆動信号ＤＱを出力する。例えば駆動信号出力回路５０は、Ｉ／Ｖ変換後の信号ＤＶを増幅して、正弦波の駆動信号ＤＱを出力する。なおＩ／Ｖ変換回路３２と駆動信号出力回路５０の間に他の回路要素が設けられていてもよく、Ｉ／Ｖ変換後（増幅後）の信号ＤＶは当該回路要素の出力信号であってもよい。

ゲイン制御回路４０は、駆動信号出力回路５０（ゲインアンプ）での駆動信号ＤＱの増幅のゲインを制御する。例えば駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動子１０からのフィードバック信号ＤＩの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。

同期信号出力回路５２は、Ｉ／Ｖ変換回路３２によるＩ／Ｖ変換後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

検出回路６０は、増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００を含む。増幅回路６１は、振動子１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、信号増幅や電荷−電圧変換を行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。なお検出回路６０の構成としては、後述するように種々の方式の構成を採用することができる。これらについては後に詳述する。

検出装置２０は、制御部１４０を更に含むことができる。制御部１４０は、検出装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。検出装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。

３．正弦波の駆動信号
本実施形態では駆動信号出力回路５０が正弦波の駆動信号ＤＱを出力して、振動子１０を駆動している。具体的には、前述のようにゲイン制御回路４０は、駆動信号出力回路５０での駆動信号ＤＱの増幅のゲインを制御している。そしてＩ／Ｖ変換回路３２はＩ／Ｖ変換用の抵抗素子ＲＥを有する。例えばＩ／Ｖ変換回路３２は、演算増幅器ＯＰＥと、演算増幅器ＯＰＥの出力ノードと反転入力端子のノードとの間に設けられる帰還の抵抗素子ＲＥを有する。

ここで、抵抗素子ＲＥの抵抗値であるＩ／Ｖ変換用（電流−電圧変換用）の抵抗をＲＩとする。また駆動信号出力回路５０での駆動信号ＤＱの増幅のゲインをＫとする。また振動子１０の基本波モードでの等価直列抵抗（等価直列抵抗値）をＲとする。例えば振動子１０は、図２に示すようにＣ、Ｌ、Ｒの等価回路で表され、その等価直列抵抗（共振抵抗）をＲとする。

この場合にゲイン制御回路４０は、Ｋ×ＲＩ＝Ｒとなるようにゲイン制御を行う。例えば、Ｋ×ＲＩ＝Ｒの関係式で表されるゲインが目標ゲインとなるようにＡＧＣループによるゲイン制御を行う。そして駆動信号出力回路５０は、Ｋ×ＲＩ＝Ｒの関係式が成り立つゲインで、Ｉ／Ｖ変換回路３２によるＩ／Ｖ変換後の電圧信号ＤＶを増幅して、駆動信号ＤＱを出力する。こうすることで、駆動信号ＤＱとして、矩形波信号ではなく、正弦波信号を振動子１０に出力して駆動できるようになる。

さて、振動子を発振させるためには、振動子が有する抵抗成分（及び振動子と回路の接続に起因する接触抵抗や配線抵抗などの寄生抵抗）を、打ち消すのに十分な負性抵抗を、アクティブ回路により実現する必要がある。つまり、負性抵抗を実現する回路構成や負性抵抗の値の設定についての設計思想が重要となる。

例えば振動子（水晶振動子）の電気的な等価回路は図３（Ａ）に示すように表される。Ａ１に示す等価直列抵抗Ｒ、等価直列インダクタンスＬ、等価直列容量Ｃは、機械的共振回路に相当する部分である。Ａ２に示す容量Ｃ０の電気的要素は、アクティブ回路側の要素として、負性抵抗を考える。

例えば図３（Ｂ）のようにインバーター回路ＩＶを用いた通常の発振器の回路では、大きな電流を流す必要はなく、振動子が発振さえしてくればよい。この回路では、負性抵抗ＲＮは下式（１）のように表すことができる。

ＲＮ＝−（ＣＧ×ＣＤ）／（Ｇｍ×Ｃ０） （１）
ここでＣＧ、ＣＤは、インバーター回路ＩＶのゲート、ドレインの寄生容量でありＧｍはトランスコンダクタンスである。

一方、図３（Ｃ）に示すようにジャイロセンサーの回路では、検出感度を稼ぐために大きく振動子を振動させる必要があるため、大きな駆動電流ＩＤを流す必要がある。この回路では、負性抵抗ＲＮは下式（２）のように表すことができる。

ＲＮ＝−Ｋ×ＲＩ （２）
ここで、Ｋは、駆動信号出力回路５０での信号増幅のゲインであり、ＲＩは、Ｉ／Ｖ変換用の抵抗（例えば抵抗素子ＲＥの抵抗値）である。

次に負性抵抗ＲＮをどのような値に設定すればよいかについて考察する。図４（Ａ）の等価回路において、インピーダンス最小点である共振点は、図４（Ａ）のＣ１に示す式で表すことができる。ここでＣ、Ｌ、Ｒは、振動子の等価直列容量、等価直列インダクタンス、等価直列抵抗である。

このため、Ｒ＋ＲＮ＞０の場合には、図４（Ｂ）のＤ１に示すように共振点はＳ平面の左半面に位置することになる。この場合には、時間経過とともに発振の振幅は減少する。従って、やがて発振は停止することになる。

一方、Ｒ＋ＲＮ＝０の場合には、図４（Ｂ）のＤ２に示すように共振点はＳ平面の虚軸上に位置し、周波数はωｓ＝１／（Ｌ×Ｃ）^１／２と表され、一定の振幅の発振となる。そして、この場合は発振は持続する。

また、Ｒ＋ＲＮ＜０の場合には、図４（Ｂ）のＤ３に示すように共振点はＳ平面の右半面に位置し、時間経過とともに発振の振幅は増大する。この場合も発振は持続する。

そして図５（Ａ）において、Ｉ／Ｖ変換回路３２の出力信号ＤＶは、入力電流（駆動電流）をＩＤとした場合に、ＤＶ＝−ＲＩ×ＩＤと表される。そしてこの信号ＤＶが、ゲインＫで信号を増幅する駆動信号出力回路５０により増幅されるため、駆動信号はＤＱ＝−Ｋ×ＤＶ＝Ｋ×ＲＩ×ＩＤとなる。

ここで図４（Ｂ）のＤ１のようにＲ＋ＲＮ＞０の場合には、図５（Ｂ）に示すように駆動信号ＤＱは、その振幅が信号ＤＶよりも小さくなり、発振は停止する。

また、図４（Ｂ）のＤ２のようにＲ＋ＲＮ＝０の場合には、図５（Ｃ）に示すように駆動信号ＤＱは、その振幅が信号ＤＶよりも大きくなり、且つ正弦波の信号となり、発振は継続する。

一方、図４（Ｂ）のＤ３のようにＲ＋ＲＮ＜０の場合には、図５（Ｄ）に示すように駆動信号ＤＱは、その振幅が、高電位側電源電圧ＶＤＤ〜低電位側電源電圧ＶＳＳ（ＧＮＤ）の電圧範囲を越えてしまい、矩形波の信号になってしまう。この場合にも発振自体は継続する。

しかしながら、図５（Ｄ）のように駆動信号ＤＱが矩形波信号になってしまうと、後述するように矩形波信号には高調波成分が多く含まれるため、この高調波成分が原因となって検出装置の検出性能を低下させてしまう。

一方、図５（Ｂ）のようにＲ＋ＲＮ＞０の場合には、駆動信号ＤＱの振幅が小さくなってしまい、発振が継続せずに停止してしまう。

そこで本実施形態では、図２に示すように、Ｉ／Ｖ変換用の抵抗をＲＩとし、駆動信号出力回路５０でのゲインをＫとし、振動子１０の等価直列抵抗（寄生抵抗を含む）をＲとした場合に、ゲイン制御回路４０は、Ｋ×ＲＩ＝Ｒの関係式が成り立つようゲイン制御を行う。つまりＫ×ＲＩ＝Ｒの関係になることを目標とするゲイン制御が行われる。なおＫ×ＲＩ＝Ｒは目標となるものであり、厳密にＫ×ＲＩ＝Ｒとなることは必ずしも必要ではない。

ここで上述の式（２）に示すように、本実施形態のような駆動回路３０においては、負性抵抗についてＲＮ＝−Ｋ×ＲＩの関係式が成り立つ。従って、Ｋ×ＲＩ＝Ｒとなるようにゲイン制御が行われることで、Ｒ＋ＲＮ＝Ｋ×ＲＩ＋（−Ｋ×ＲＩ）＝０が成立するようになる。従って、図５（Ｃ）に示すような正弦波による振動子１０の駆動が可能になる。

つまり、Ｋ×ＲＩ＝Ｒとなるように設定されたゲイン制御が行われると、Ｒ＋ＲＮ＝０の関係が成り立つため、図４（Ｂ）のＤ２に示すように共振点がＳ平面の虚軸上に位置するようになる。

そして例えば、共振点が図４（Ｂ）のＤ１に示すようにＳ平面の左半面側に移動して、図５（Ｂ）のように駆動信号ＤＱの振幅が小さくなるような状況になると、ゲイン制御回路４０のＡＧＣループが働いて、共振点を虚軸上に戻すゲイン制御が行われる。これにより、駆動信号ＤＱの振幅が小さくなって発振が停止してしまう事態の発生を抑制できる。

一方、共振点が図４（Ｂ）のＤ３に示すようにＳ平面の右半面側に移動して、図５（Ｄ）のように駆動信号ＤＱが矩形信号になるような状況になると、ゲイン制御回路４０のＡＧＣループが働いて、共振点を虚軸上に戻すゲイン制御が行われる。これにより、駆動信号ＤＱが矩形信号になってしまい検出性能が低下してしまう事態の発生を抑制できる。

例えば、従来では、振動子１０の駆動電流を一定にすることだけを目的として、ＡＧＣループによるゲイン制御を行っていた。この場合に、ゲインＫが小さいと、図５（Ｂ）に示すように駆動信号ＤＱの振幅が小さくなって発振が停止してしまうため、ゲインＫを、なるべく大きくするという設計手法で回路設計を行っていた。

ところが、この設計手法では、ゲインＫが大きな値に設定されることで、負性抵抗ＲＮ（＝−Ｋ×ＲＩ）の絶対値も大きくなってしまうため、Ｒ＋ＲＮ＜０の関係が成り立つようになってしまう。従って、結果的に、図５（Ｄ）に示すような矩形波駆動となってしまい、高調波成分の発生により検出性能が低下してしまう事態の発生を招いていた。

この点、本願の発明者は、図５（Ａ）のＩ／Ｖ変換用の抵抗ＲＩと駆動信号出力回路５０のゲインＫとの関係に着目した。そしてＫ×ＲＩ＝ＲとなるＡＧＣループによるゲイン制御を行うことで、図５（Ｃ）に示すような正弦波の駆動信号ＤＱによる振動子１０の駆動が可能になることを見い出した。

即ち、単に振動子１０の駆動電流を一定にするという目的だけではなくて、Ｋ×ＲＩ＝Ｒを成立させるための回路として、ＡＧＣループを有するゲイン制御回路４０を利用する。こうすることで、図４（Ｂ）のＤ２に示すようにＳ平面の虚軸上に共振点が位置するようにＡＧＣループによるゲイン制御が働くようになり、発振が停止してしまったり、駆動信号ＤＱが矩形波信号になってしまう事態の発生が抑制される。この結果、正弦波の駆動信号ＤＱによる振動子１０の駆動が可能になり、検出装置の検出性能等を向上させることに成功している。

４．駆動回路の詳細な構成例
図６に、本実施形態の手法を実現する駆動回路３０の詳細な構成例を示す。

図６において、Ｉ／Ｖ変換回路３２は、ローパスフィルター特性をもつ積分型の電流−電圧変換回路であり、演算増幅器ＯＰＥ、キャパシターＣＥ、抵抗素子ＲＥを有する。ここでは、この抵抗素子ＲＥの抵抗値が電流−電圧変換用の抵抗ＲＩとなる。演算増幅器ＯＰＥの非反転入力端子（第１の入力端子）は所定電位（例えばＡＧＮＤ）に設定され、反転入力端子（第２の入力端子）には振動子１０からの信号ＤＩが入力される。キャパシターＣＥ及び抵抗素子ＲＥは、Ｉ／Ｖ変換回路３２の出力ノードと演算増幅器ＯＰＥの反転入力端子のノードとの間に設けられる。

ゲイン制御回路４０（ＡＧＣ）は、発振定常状態において、ループゲインが１になるようにゲインを自動調整する回路であり、全波整流器４２、積分器４４を有する。なお、ゲイン制御回路４０に、発振状態を検出する発振検出器等を含ませてもよい。

全波整流器４２は、Ｉ／Ｖ変換回路３２のＩ／Ｖ変換後の信号ＤＶを全波整流し、全波整流後の信号ＤＲを積分器４４に出力する。全波整流器４２は、演算増幅器ＯＰＦ、抵抗素子ＲＦ１、ＲＦ２、コンパレーターＣＰ３、スイッチ素子ＳＦ１、ＳＦ２、インバーター回路ＩＮＶを有する。

抵抗素子ＲＦ１は、信号ＤＶの入力ノードと演算増幅器ＯＰＦの反転入力端子のノードとの間に設けられ、抵抗素子ＲＦ２は、演算増幅器ＯＰＦの出力ノードと反転入力端子のノードとの間に設けられる。

スイッチ素子ＳＦ１は、演算増幅器ＯＰＦの出力ノードと積分器４４の入力ノードとの間に設けられ、スイッチ素子ＳＦ２は、信号ＤＶのノードと積分器４４の入力ノードとの間に設けられる。そしてスイッチ素子ＳＦ１、ＳＦ２は、信号ＤＶの電圧と所定電位の電圧とを比較するコンパレーターＣＰ３の出力信号に基づいて、排他的にオン・オフ制御される。これにより信号ＤＲは、信号ＤＶを全波整流した信号になる。

積分器４４は、駆動信号ＤＱの振幅の制御電圧ＤＳを駆動信号出力回路５０に出力する。具体的には積分器４４は、全波整流器４２により全波整流された信号ＤＲの積分処理を行って、積分処理により得られた制御電圧ＤＳを駆動信号出力回路５０に出力する。

積分器４４は、演算増幅器ＯＰＧ、抵抗素子ＲＧ、キャパシターＣＧを有する。キャパシターＣＧは、演算増幅器ＯＰＧの出力ノードと演算増幅器ＯＰＧの反転入力端子のノードとの間に設けられる。演算増幅器ＯＰＧの非反転入力端子は所定電圧ＶＲ３に設定される。抵抗素子ＲＧは、積分器４４の入力ノードと演算増幅器ＯＰＧの反転入力端子のノードとの間に設けられる。

そして本実施形態では駆動信号出力回路５０が、ＯＴＡ（Operational Transconductance Amplifier）回路３６とＩ／Ｖ変換回路３９（第２の電流−電圧変換回路）を有する。なお、駆動信号出力回路５０の入力段側には、ハイパスフィルター３４が設けられている。このハイパスフィルター３４は、抵抗素子ＲＨとキャパシターＣＨを有する。なお、ハイパスフィルター３４の構成を省略したり、ハイパスフィルター３４の代わりにローパスフィルターなどを設けるなどの種々の変形実施が可能である。

ＯＴＡ回路３６は、ゲイン制御回路４０からの制御電圧ＤＳと、Ｉ／Ｖ変換回路３２によるＩ／Ｖ変換後の入力電圧信号ＤＶ（ハイパスフィルター処理後の信号）を受ける。そしてＯＴＡ回路３６は、例えば制御電圧ＤＳによってトランスコンダクタンス（Ｇｍ）が設定されて、入力電圧信号ＤＶを電流信号ＤＡに変換する。Ｉ／Ｖ変換回路３９は、ＯＴＡ回路３６からの電流信号ＤＡのＩ／Ｖ変換（電流−電圧変換）を行い、駆動信号ＤＱを出力する。

なお、Ｉ／Ｖ変換回路３９の出力信号をバッファ回路によりバッファリングして、駆動信号ＤＱの振幅を増幅して振動子１０に出力するようにしてもよい。このようなバッファ回路を設けた場合には、Ｋ×ＲＩ＝Ｒの関係式におけるゲインＫは、駆動信号出力回路５０の信号増幅のゲインとバッファ回路の振幅増幅のゲインの両方を合わせたものになる。

ＯＴＡ回路３６は例えば入力電圧に比例（略比例）した電流を出力する回路であり、ＯＴＡ回路３６でのトランスコンダクタンスをＧｍとした場合に、Ｇｍを比例定数として入力電圧信号ＤＶを電流信号ＤＡに変換する。そしてＯＴＡ回路３６のトランスコンダクタンスＧｍは、積分器４４からの制御電圧ＤＳにより設定されるため、ＯＴＡ回路３６は、制御電圧ＤＳに応じたトランスコンダクタンスＧｍで入力電圧信号ＤＶを電流信号ＤＡに変換することになる。そして、Ｉ／Ｖ変換回路３９（ＩＶ２）は、ＯＴＡ回路３６からの電流信号ＤＡを電圧信号に変換して、駆動信号ＤＱとして出力する。従って、結局、駆動信号出力回路５０は、制御電圧ＤＳに応じたゲインで入力電圧信号ＤＶを増幅して、駆動信号ＤＱを出力することになる。

さて、図６では、Ｉ／Ｖ変換用の抵抗はＲＩ＝４０ＫΩに設定されている。この抵抗ＲＩは、図６ではＩ／Ｖ変換回路３２の帰還用の抵抗素子ＲＥの抵抗値である。またハイパスフィルター３４のゲインは１倍である。従って、入力電流信号であるフィードバック信号ＤＩのピーク・ツー・ピーク電流を５μＡｐｐとした場合に、駆動信号出力回路５０の入力電圧信号ＤＶのピーク・ツー・ピーク電圧は、ＶＰ１＝５μＡｐｐ×４０ＫΩ＝０．２Ｖｐｐとなる。つまり、ＡＧＮＤ（アナログ基準電圧）を中心電圧として、ピーク・ツー・ピーク電圧がＶＰ１＝０．２Ｖｐｐの正弦波の入力電圧信号ＤＶが、駆動信号出力回路５０に入力される。

そして駆動信号出力回路５０でのゲイン（ＯＴＡ回路３６とＩ／Ｖ変換回路３９とハイパスフィルター３４によるゲイン）はＫ＝５倍となる。従って、駆動信号出力回路５０は、ピーク・ツー・ピーク電圧がＶＰ２＝ＶＰ１×Ｋ＝０．２Ｖｐｐ×５＝１．００Ｖｐｐとなる正弦波信号を、駆動信号ＤＱとして出力することになる。

一方、振動子１０の駆動電流のピーク・ツー・ピーク電流はＩＤＲ＝５μＡに設定されており、振動子１０の等価直列抵抗はＲ＝２００ＫΩとなっている。従って、駆動電流の観点からは、駆動信号ＤＱのピーク・ツー・ピーク電圧はＶＰ２＝５μＡ×２００ＫΩ＝１．００Ｖｐｐとなる。これは、ゲインＫ＝５倍から求められた上述のＶＰ２＝ＶＰ１×Ｋ＝０．２Ｖｐｐ×５＝１．００Ｖｐｐと一致する。

このように図６では、入力電圧信号ＤＶのピーク・ツー・ピーク電圧をＶＰ１とし、駆動信号ＤＱのピーク・ツー・ピーク電圧をＶＰ２とし、ゲイン制御回路４０のＡＧＣループにより設定される振動子１０の駆動電流のピーク・ツー・ピーク電流をＩＤＰとした場合に、ＶＰ２＝Ｋ×ＶＰ１＝ＩＤＰ×Ｒの関係が成り立っている。これは、前述したＫ×ＲＩ＝Ｒ、Ｒ＋ＲＮ＝０の関係が成立していることを意味している。例えばＫ＝５倍、ＲＩ＝４０ＫΩ、Ｒ＝２００ＫΩであり、Ｋ×ＲＩ＝５×４０ＫΩ＝Ｒが成り立っている。従って、図４（Ｂ）のＤ２や図５（Ｃ）で説明した適正な正弦波駆動を実現できるようになる。

また図６では、高電位側電源電圧ＶＤＤと低電位側電源電圧ＶＳＳ（ＧＮＤ）の電圧差をＶＤＳとした場合に、ＶＤＳ＞ＶＰ２＝Ｋ×ＶＰ１＝ＩＤＰ×Ｒの関係が成り立っている。これは、駆動信号ＤＱは、その振幅がＶＤＤ〜ＶＳＳの電圧差ＶＤＳを越えるような矩形波信号ではなく、その振幅が電圧差ＶＤＳを越えない正弦波信号であることを意味している。

図７に本実施形態の比較例の駆動回路の構成を示す。この駆動回路では、駆動信号出力回路５０がコンパレーターＣＰ１により構成されており、矩形波の駆動信号ＤＱを出力する。

そして図７の構成では、図８に示す駆動信号ＤＱのスペクトラム図の周波数特性に示すように、Ｂ１に示すような高調波成分が現れるため、検出装置の検出性能が低下する。これに対して本実施形態の駆動回路３０によれば、図８のＢ２に示すような周波数特性になり、図７の構成に比べて、高調波成分が低減されて、検出装置の検出性能を向上できる。

図９にＯＴＡ回路３６の具体的な構成例を示す。このＯＴＡ回路３６は、Ｖ／Ｉ変換回路３７（電圧−電流変換回路）、差動部３８を有する。なおＯＴＡ回路３６の構成は図９に限定されず、種々の変形実施が可能である。

Ｖ／Ｉ変換回路３７は、ゲイン制御回路４０からの制御電圧ＤＳを制御電流ＩＤＳに変換する。このＶ／Ｉ変換回路３７は、トランジスターＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４と抵抗素子ＲＡにより構成される。Ｐ型のトランジスターＴＡ１、ＴＡ２は、そのゲートが共通接続される。Ｎ型のトランジスターＴＡ３は、そのドレインがトランジスターＴＡ１のドレインに接続され、そのゲートに制御電圧ＤＳが入力され、そのソースが抵抗素子ＲＡの一端に接続される。Ｎ型のトランジスターＴＡ４は、そのドレイン及びゲートがトランジスターＴＡ２のドレインに接続される。

差動部３８は、制御電流ＩＤＳにより設定されるバイアス電流ＩＢＳがバイアス電流源（ＴＡ９）に流れ、第１の差動入力端子（反転入力端子）に、ＡＧＮＤ（アナログ基準電圧）が入力され、第２の差動入力端子（非反転入力端子）に、入力電圧信号ＤＶが入力される。そして電流信号ＤＡをＩ／Ｖ変換回路３９（第２の電流−電圧変換回路）に出力する。

差動部３８は、トランジスターＴＡ５、ＴＡ６、ＴＡ７、ＴＡ８、ＴＡ９により構成される。Ｐ型のトランジスターＴＡ５、ＴＡ６は、そのゲートが共通接続される。Ｎ型のトランジスターＴＡ７は、そのドレインがトランジスターＴＡ５のドレインに接続され、そのゲートにＡＧＮＤが入力され、そのソースがトランジスターＴＡ９のドレインに接続される。Ｎ型のトランジスターＴＡ８は、そのドレインがトランジスターＴＡ６のドレインに接続され、そのゲートに入力電圧信号ＤＶが入力され、そのソースがトランジスターＴＡ９のドレインに接続される。Ｎ型のトランジスターＴＡ９は、バイアス電流源となるトランジスターであり、そのゲートが、Ｖ／Ｉ変換回路３７のトランジスターＴＡ４のゲートと共通接続される。トランジスターＴＡ９に流れるバイアス電流ＩＢＳは、Ｖ／Ｉ変換回路３７により生成される制御電流ＩＤＳをカレントミラーした電流となる。

図９では、制御電圧ＤＳ＝０．９Ｖである場合には、トランジスターＴＡ３のソース電圧は０．５Ｖ程度になるため、抵抗素子ＲＡには１０μＡの電流が流れる。従って、制御電流としてＩＤＳ＝１０μＡの電流が流れるようになる。この制御電流ＩＤＳにより、差動部３８には、バイアス電流としてＩＢＳ＝１０μＡの電流が流れるようになる。そして、このようにバイアス電流ＩＢＳを設定することで、ＯＴＡ回路３６は、±５μＡの正弦波の電流信号ＤＡを出力できるようになる。

一方、図６に示すように、ＡＧＮＤ＝０．９Ｖであり、入力電圧信号ＤＶは、ＡＧＮＤを中心電圧とするピーク・ツー・ピーク電圧がＶＰ１＝０．２Ｖｐｐの信号となり、±０．１Ｖの正弦波の電圧信号となる。従って、トランスコンダクタンスＧｍは、５μＡ／（Ｖｉｎｐ−Ｖｉｎｍ）＝５μＡ／０．１Ｖ＝５０μＳに設定されることになる。

図９の構成では、積分器４４からの制御電圧ＤＳにより制御電流ＩＤＳが設定されて、差動部３８に流れるバイアス電流ＩＢＳが設定される。そして、このバイアス電流ＩＢＳにより、ＯＴＡ回路３６のトランスコンダクタスＧｍが設定される。即ち、制御電圧ＤＳが増減すると、制御電流ＩＤＳ、バイアス電流ＩＢＳも増減して、トランスコンダクタスＧｍも増減する。そしてＯＴＡ回路３６は、このように制御電圧ＤＳによって設定されるトランスコンダクタンスＧｍで、入力電圧信号ＤＶを電流信号ＤＡに変換する。そしてＩ／Ｖ変換回路３９は、この電流信号ＤＡのＩ／Ｖ変換を行って、駆動信号ＤＱを出力する。こうすることで、制御電圧ＤＳによってその振幅（ピーク・ツー・ピーク電圧）がＡＧＣ制御される正弦波の駆動信号ＤＱを、振動子１０に出力できるようになる。

５．変形例
次に駆動回路３０の種々の変形例について説明する。図１０は駆動回路３０の第１の変形例である。図６の構成と図１０の第１の変形例の相違点は以下の通りである。

まず、図６では抵抗素子ＲＥの抵抗ＲＩが４０ＫΩであったのに対して、図１０では、抵抗ＲＩが１６０ＫΩになっている。また、図１０では、駆動信号出力回路５０の入力段側に反転増幅回路３３が更に設けられている。

図１０では、抵抗素子ＲＥの抵抗ＲＩが１６０ＫΩになっているため、信号ＤＶのピーク・ツー・ピーク電圧はＶＰ１＝５μＡｐｐ×１６０ＫΩ＝０．８Ｖｐｐとなり、図６のピーク・ツー・ピーク電圧ＶＰ１＝０．２Ｖｐｐよりも大きくなっている。

一方、図１０では、駆動信号出力回路５０に反転増幅回路３３（ＡＭＰ）が設けられており、この反転増幅回路３３のゲインは、ＲＪ２／ＲＪ１＝５０ＫΩ／２００ＫΩ＝０．２５となる。従って、駆動信号出力回路５０のゲインは、Ｋ＝０．２５×５＝１．２５となる。従って、図１０の場合においても、Ｋ×ＲＩ＝１．２５×１６０ＫΩ＝２００ＫΩ＝Ｒの関係式が成り立つため、図４（Ｂ）のＤ２や図５（Ｃ）で説明した適正な正弦波駆動を実現できるようになる。

図１１は駆動回路３０の第２の変形例である。図１１の第２の変形例では、図６の構成例に対して、発振検出器４６、種回路３５、矩形波信号出力回路５４が更に設けられている。

発振検出器４６（スタートアップ判定回路）は発振を検出する回路であり、発振ループが発振状態になったか否かを検出する。具体的には発振検出器４６は、全波整流器４２の全波整流後の信号ＤＲに基づいて発振状態か否かを判断して、発振の検出信号ＳＷを出力する。この発振検出器４６により、発振起動期間が完了したか否かを判定できる。

発振検出器４６は、コンパレーターＣＰＬ、スイッチ素子ＳＬ１、ＳＬ２、抵抗素子ＲＬ、キャパシターＣＬを有する。抵抗素子ＲＬ、キャパシターＣＬによりローパスフィルターが構成され、全波整流後の信号ＤＲをローパスフィルターにより平滑化した電圧ＶＬＰＦが、コンパレーターＣＰＬの反転入力端子に入力される。そして電源投入後の初期状態では検出信号ＳＷがＨレベルとなっているため、スイッチ素子ＳＬ１がオンになり、スイッチ素子ＳＬ２がオフになる。従って、コンパレーターＣＰＬの非反転入力端子には、低電位の基準電圧ＶＲＬが入力され、コンパレーターＣＰＬは、この基準電圧ＶＲＬと、全波整流後の信号ＤＲにより得られる電圧ＶＬＰＦとの比較を行う。

発振起動課程において、振動子１０の発振が成長すると、それにつれて電圧ＶＬＰＦが上昇する。そして、電圧ＶＬＰＦが基準電圧ＶＲＬを越えると、検出信号ＳＷがＨレベルからＬレベルになり、スイッチ素子ＳＬ１がオフになり、スイッチ素子ＳＬ２がオンになる。これによりコンパレーターＣＰＬの非反転入力端子には、高電位の基準電圧ＶＲＨ（＞ＶＲＬ）が入力されるため、検出信号ＳＷのＬレベルが維持される。

種回路３５は、スイッチ素子ＳＩ１、ＳＩ２を有する。例えばハイパスフィルター３４は、Ｉ／Ｖ変換回路３２のＤＣオフセット電圧等の悪影響を抑制するために設けられているが、このハイパスフィルター３４を設けた場合には、発振の種を生成するための種回路３５が必要になる。そして電源投入後の初期状態では、発振検出器４６の検出信号ＳＷがＨレベルになっているため、スイッチ素子ＳＩ１がオンになり、スイッチ素子ＳＩ２がオフになる。従って、別に設けられた発振器ＯＳＣからの発振信号がスイッチ素子ＳＩ１、抵抗素子ＲＨを介して、ＯＴＡ回路３６の非反転入力端子に入力され、これにより発振の種を形成して、発振を成長させることが可能になる。そして発振起動期間が完了して、検出信号ＳＷがＬレベルになると、スイッチ素子ＳＩ１がオフになり、スイッチ素子ＳＩ２がオンになる。これにより、発振器ＯＳＣからの発振信号はＯＴＡ回路３６の非反転入力端子に入力されないようになる。

そして本実施形態では、駆動信号出力回路５０は、入力電圧信号ＤＶを受けて、矩形波信号を出力する矩形波信号出力回路５４を有する。この矩形波信号出力回路５４は、非反転入力端子にＡＧＮＤが入力され、反転入力端子に入力電圧信号ＤＶが入力されるコンパレーターＣＰＭにより実現される。

そして駆動信号出力回路５０は、振動子１０の発振起動期間では、図１１に示すように、矩形波信号出力回路５４からの矩形波信号を、駆動信号ＤＱとして振動子１０に出力する。そして発振起動期間の完了後に、正弦波の駆動信号ＤＱを振動子１０に出力する。即ち、発振起動期間が完了して発振定常状態になると、駆動信号出力回路５０は正弦波の駆動信号ＤＱを出力する。

具体的には、矩形波信号出力回路５４のコンパレーターＣＰＭとＯＴＡ回路３６は、発振検出器４６からの検出信号ＳＷによりその動作イネーブル状態、ディスエーブル状態が設定される。そして発振起動期間では、スイッチ信号ＳＷがＨレベルとなり、コンパレーターＣＰＭが動作イネーブル状態に設定され、ＯＴＡ回路３６が動作ディスエーブル状態に設定される。これにより駆動信号出力回路５０からは、コンパレーターＣＰＭにより生成される矩形波の駆動信号ＤＱが出力されるようになる。

一方、発振起動期間が完了すると、スイッチ信号ＳＷがＬレベルとなり、コンパレーターＣＰＭが動作ディスエーブル状態に設定され、ＯＴＡ回路３６が動作イネーブル状態に設定される。これにより駆動信号出力回路５０からは、ＯＴＡ回路３６及びＩ／Ｖ変換回路３９により生成される正弦波の駆動信号ＤＱが出力されるようになる。

例えば正弦波の駆動信号ＤＱによる振動子１０の駆動では、図８に示すように高調波成分を低減して検出性能を向上できるものの、発振の成長が非常に遅くなってしまうという問題がある。

この点、図１１の構成では、発振起動期間では、駆動信号出力回路５０からは、コンパレーターＣＰＭが生成する矩形波の駆動信号が出力されるため、発振の成長を速くすること可能になり、早期に発振起動期間を完了できるようになる。

そして発振検出器４６の検出により発振期間が完了したと判断されると、駆動信号出力回路５０からは、ＯＴＡ回路３６及びＩ／Ｖ変換回路３９により生成される正弦波の駆動信号ＤＱが出力されるようになる。従って、図８に示すように高調波成分を低減して検出性能できるようになり、発振起動期間の短縮化と検出性能の向上とを両立して実現することが可能になる。

６．検出回路
図１３に検出回路６０の詳細な構成例を示す。図１３は全差動スイッチングミキサー方式の検出回路６０の例である。

図１３に示すように、全差動スイッチングミキサー方式の検出回路６０は、第１、第２のＱ／Ｖ変換回路６２、６４、第１、第２のゲイン調整アンプ７２、７４、スイッチングミキサー８０、第１、第２のフィルター９２、９４、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０（デジタル信号処理部）を含む。

Ｑ／Ｖ変換回路６２、６４（電荷−電圧変換回路）には振動子１０からの差動の第１、第２の検出信号ＩＱ１、ＩＱ２が入力される。そしてＱ／Ｖ変換回路６２、６４は振動子１０で発生した電荷（電流）を電圧に変換する。

ゲイン調整アンプ７２、７４は、Ｑ／Ｖ変換回路６２、６４の出力信号ＱＡ１、ＱＡ２をゲイン調整して増幅する。ゲイン調整アンプ７２、７４は、いわゆるプログラマブルゲインアンプであり、制御部１４０により設定されたゲインで信号ＱＡ１、ＱＡ２を増幅する。例えばＡ／Ｄ変換回路１００の電圧変換範囲に適合する振幅の信号に増幅する。

スイッチングミキサー８０は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー８０では、ゲイン調整アンプ７２の出力信号ＱＢ１が第１の入力ノードＮＩ１に入力され、ゲイン調整アンプ７４の出力信号ＱＢ２が第２の入力ノードＮＩ２に入力される。そして駆動回路３０からの同期信号ＳＹＣにより差動の同期検波を行って、差動の第１、第２の出力信号ＱＣ１、ＱＣ２を第１、第２の出力ノードＮＱ１、ＮＱ２に出力する。このスイッチングミキサー８０により、前段の回路（Ｑ／Ｖ変換回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。

フィルター９２には、スイッチングミキサー８０の第１の出力ノードＮＱ１からの第１の出力信号ＱＣ１が入力される。フィルター９４には、スイッチングミキサー８０の第２の出力ノードＮＱ２からの第２の出力信号ＱＣ２が入力される。これらのフィルター９２、９４は、例えば不要信号を除去（減衰）して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー８０により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、フィルター９２、９４により除去される。またフィルター９２、９４は、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターである。

Ａ／Ｄ変換回路１００は、フィルター９２からの出力信号ＱＤ１とフィルター９４からの出力信号ＱＤ２を受けて、差動のＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換回路１００は、フィルター９２、９４をアンチエイリアシング用のフィルター（前置きフィルター）として、出力信号ＱＤ１、ＱＤ２のサンプリングを行ってＡ／Ｄ変換を行う。そして本実施形態では、フィルター９２からの出力信号ＱＤ１及びフィルター９４からの出力信号ＱＤ２は、アクティブ素子を介さずにＡ／Ｄ変換回路１００に入力される。Ａ／Ｄ変換回路１００としては、例えばΔシグマ型や逐次比較型などの種々の方式のＡ／Ｄ変換回路を採用できる。Δシグマ型を採用する場合には、例えば１／ｆノイズ低減のためのＣＤＳ（Correlated double sampling）やチョッパーの機能などを有し、例えば２次のΔシグマ変調器などにより構成されるＡ／Ｄ変換回路を用いることができる。

ＤＳＰ（Digital Signal Processing）部１１０は、各種のデジタル信号処理を行う。例えばＤＳＰ部１１０は、例えば所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、Ａ／Ｄ変換回路１００等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正（感度調整）、オフセット補正などのデジタル補正処理を行う。

図１３の検出回路６０では、全差動スイッチングミキサー方式を採用している。即ち、振動子１０からの差動の検出信号ＩＱ１、ＩＱ２は、Ｑ／Ｖ変換回路６２、６４、ゲイン調整アンプ７２、７４により信号増幅やゲイン調整が行われて、差動の信号ＱＢ１、ＱＢ２としてスイッチングミキサー８０に入力される。そして、これらの差動の信号ＱＢ１、ＱＢ２に対して、スイッチングミキサー８０により、不要信号が高周波帯域に周波数変換される同期検波処理が行われる。そして、フィルター９２、９４により、高周波帯域に周波数変換された不要信号が除去されて、差動の信号ＱＤ１、ＱＤ２としてＡ／Ｄ変換回路１００に入力されて、差動のＡ／Ｄ変換が行われる。

このような全差動スイッチングミキサー方式の検出回路６０によれば、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生した１／ｆノイズ等は、スイッチングミキサー８０での周波数変換とフィルター９２、９４によるローパスフィルター特性により除去される。そしてゲイン調整アンプ７２、７４とＡＤ変換回路１００の間には、ゲインは稼げないが発生ノイズが少ない（１／ｆノイズが発生しない）スイッチングミキサー８０や、低ノイズのパッシブ素子により構成されるフィルター９２、９４が設けられる構成となっている。従って、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生したノイズが除去されると共に、スイッチングミキサー８０やフィルター９２、９４が発生するノイズも最小限に抑えられるため、低ノイズの状態の信号ＱＤ１、ＱＤ２をＡ／Ｄ変換回路１００に入力して、Ａ／Ｄ変換できるようになる。しかも、信号ＱＤ１、ＱＤ２を差動信号としてＡ／Ｄ変換できるため、シングルエンドの信号でＡ／Ｄ変換する場合に比べて、Ｓ／Ｎ比を更に向上できるようになる。

なお本実施形態の検出回路６０は、図１３に示す全差動スイッチングミキサー方式には限定されない。例えば図１４（Ａ）に示すダイレクトサンプリング方式や、図１４（Ｂ）に示すアナログ同期検波方式などの種々の方式の検出回路６０を採用できる。

図１４（Ａ）のダイレクトサンプリング方式の検出回路６０は、離散型Ｑ／Ｖ変換回路２６０、Ａ／Ｄ変換回路２７０、ＤＳＰ部２８０を有する。このダイレクトサンプリング方式は、回路の小規模化という意味において優位な構成となる。但し、Ａ／Ｄ変換回路２７０の前段にアンチエイリアシング用のフィルターがないため、折り返し雑音による性能劣化は避けられないという課題がある。これに対して図１３の全差動スイッチングミキサー方式では、Ｑ／Ｖ変換回路６２、６４は、帰還抵抗素子を有する連続型の電荷−電圧変換回路となっているため、ダイレクトサンプリング方式で生じる折り返し雑音による性能劣化の問題を防止でき、小規模の回路構成で低ノイズでの検出処理を実現できるという利点がある。

図１４（Ｂ）のアナログ同期検波方式の検出回路６０は、Ｑ／Ｖ変換回路３６２、３６４、差動増幅回路３６６、ハイパスフィルター３６７、ＡＣアンプ３６８、オフセット調整回路３７０、同期検波回路３８０、ローパスフィルター３８２、ゲイン調整アンプ３８４、ＤＣアンプ３８６、ＳＣＦ３８８（スイッチトキャパシターフィルター）を有する。また、例えば検出装置の外付けの回路として、Ａ／Ｄ変換回路３９０やＤＳＰ部３９２（デジタルフィルター）が設けられている。

このアナログ同期検波方式では、例えば検出回路６０での信号のゲインを大きくとることで、ノイズ特性を向上できるという利点がある。但し、回路ブロック数が多くなり、回路が大規模化したり、電流を多く消費するアナログの回路ブロックが多いため、消費電力が過大になってしまうという課題がある。これに対して図１３の全差動スイッチングミキサー方式は、アナログ同期検波方式に比べて回路ブロック数が少なく、回路の小規模化や消費電力の低減化を容易に実現できるという利点がある。また全差動スイッチングミキサー方式では、振動子１０からの差動の信号ＩＱ１、ＩＱ２は、差動信号の状態のままで、ゲイン調整、同期検波処理、フィルター処理が行われ、Ａ／Ｄ変換回路１００に入力されてＡ／Ｄ変換が行われる。このため、シングルエンド信号の状態でフィルター処理、同期検波処理、ゲイン調整処理等が行われるアナログ同期検波方式に比べて、ノイズ低減の点で有利な構成となる。

なお、本実施形態のジャイロセンサー５１０（センサー）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。

図１５は移動体の一具体例としての自動車２０６を概略的に示す。自動車２０６には振動子１０及び検出装置２０を有するジャイロセンサー５１０が組み込まれる。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給されることができる。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種移動体で利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（センサー、物理量トランスデューサー、物理量等）と共に記載された用語（ジャイロセンサー、振動子、角速度情報等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、検出装置やセンサーや電子機器や移動体の構成、振動子の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＯＰＥ、ＯＰＦ、ＯＰＧ、ＯＰＪ、ＯＰＫ 演算増幅器、
ＣＰ１、ＣＰ３、ＣＰＬ、ＣＰＭ コンパレーター、
ＣＥ、ＣＧ、ＣＨ、ＣＬ、ＣＫ キャパシター、
ＲＥ、ＲＦ１、ＲＦ２、ＲＧ、ＲＨ、ＲＪ１、ＲＪ２、ＲＫ 抵抗素子、
ＳＦ１、ＳＦ２、ＳＬ１、ＳＬ２、ＳＩ１、ＳＩ２ スイッチ素子、
ＴＡ１〜ＴＡ９ トランジスター、
１０ 振動子、２０ 検出装置、３０ 駆動回路、
３２ Ｉ／Ｖ変換回路（電流−電圧変換回路）、３３ 反転増幅回路、
３４ ハイパスフィルター、３５ 種回路、３６ ＯＴＡ回路、
３７ Ｖ／Ｉ変換回路（電圧−電流変換回路）、３８ 差動部、
３９ Ｉ／Ｖ変換回路（第２の電流−電圧変換回路）、４０ ゲイン制御回路、
４２ 全波整流器、４４ 積分器、４６ 発振検出器、
５０ 駆動信号出力回路、５２ 同期信号出力回路、５４ 矩形波信号出力回路、
６０ 検出回路、６１ 増幅回路、６２、６４ Ｑ／Ｖ変換回路、
７２、７４ ゲイン調整アンプ、８０ スイッチングミキサー、８１ 同期検波回路、
９２、９４ フィルター、１００ Ａ／Ｄ変換回路、１１０ ＤＳＰ部、１４０ 制御部、
２０６ 移動体（自動車）、２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
２６０ 離散型Ｑ／Ｖ変換回路、２７０ Ａ／Ｄ変換回路、２８０ ＤＳＰ部、
３６２、３６４ Ｑ／Ｖ変換回路、３６６ 差動増幅回路、
３６７ ハイパスフィルター、３６８ ＡＣアンプ、３７０ オフセット調整回路、
３８０ 同期検波回路、３８２ ローパスフィルター、３８４ ゲイン調整アンプ、
３８６ ＤＣアンプ、３８８ ＳＣＦ、３９０ Ａ／Ｄ変換回路、３９２ ＤＳＰ部、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (9)

1. 振動子からのフィードバック信号を受けて、前記振動子を駆動する駆動回路と、
   前記振動子からの検出信号を受けて、所望信号を検出する検出回路と、
   を含み、
   前記駆動回路は、
   前記フィードバック信号を受けて、電流−電圧変換を行う電流−電圧変換回路と、
   前記電流−電圧変換回路による電流−電圧変換後の入力電圧信号を増幅して、正弦波の駆動信号を出力する駆動信号出力回路と、
   前記入力電圧信号に基づいて、前記駆動信号出力回路での前記駆動信号の増幅のゲインを制御するゲイン制御回路と、
   を有し、
   前記電流−電圧変換回路の電流−電圧変換用の抵抗をＲＩとし、前記駆動信号出力回路での前記駆動信号の増幅のゲインをＫとし、前記振動子の基本波モードでの等価直列抵抗をＲとした場合に、前記ゲイン制御回路は、Ｋ×ＲＩ＝Ｒとなるようにゲイン制御を行うことを特徴とする検出装置。
2. 請求項１に記載の検出装置において、
   前記駆動信号出力回路は、
   前記ゲイン制御回路からの制御電圧によってトランスコンダクタンスが設定されて、前記入力電圧信号を電流信号に変換するＯＴＡ（Operational Transconductance Amplifier）回路と、
   前記ＯＴＡ回路からの前記電流信号の電流−電圧変換を行い、前記駆動信号を出力する第２の電流−電圧変換回路と、
   を有することを特徴とする検出装置。
3. 請求項２に記載の検出装置において、
   前記ＯＴＡ回路は、
   前記ゲイン制御回路からの前記制御電圧を制御電流に変換する電圧−電流変換回路と、
   前記制御電流により設定されるバイアス電流がバイアス電流源に流れ、第１の差動入力端子にアナログ基準電圧が入力され、第２の差動入力端子に前記入力電圧信号が入力され、前記電流信号を前記第２の電流−電圧変換回路に出力する差動部と、
   を有することを特徴とする検出装置。
4. 請求項３に記載の検出装置において、
   前記ゲイン制御回路は、
   前記入力電圧信号の全波整流を行う全波整流器と、
   前記全波整流器による全波整流後の信号の積分処理を行う積分器と、
   を有し、
   前記電圧−電流変換回路は、
   前記積分器からの前記制御電圧を前記制御電流に変換することを特徴とする検出装置。
5. 請求項１乃至４のいずれか一項に記載の検出装置において、
   前記駆動信号出力回路の前記入力電圧信号のピーク・ツー・ピーク電圧をＶＰ１とし、前記駆動信号のピーク・ツー・ピーク電圧をＶＰ２とし、前記ゲイン制御回路のＡＧＣ（Automatic Gain control）ループにより設定される前記振動子の駆動電流のピーク・ツー・ピーク電流をＩＤＰとし、高電位側電源電圧と低電位側電源電圧の電圧差をＶＤＳとした場合に、ＶＤＳ＞ＶＰ２＝Ｋ×ＶＰ１＝ＩＤＰ×Ｒであることを特徴とする検出装置。
6. 請求項１乃至５のいずれか一項に記載の検出装置において、
   前記駆動信号出力回路は、
   前記入力電圧信号を受けて、矩形波信号を出力する矩形波信号出力回路を有し、
   前記駆動信号出力回路は、
   前記振動子の発振起動期間では、前記矩形波信号出力回路からの前記矩形波信号を、前記駆動信号として前記振動子に出力し、
   前記発振起動期間の完了後に、正弦波の前記駆動信号を出力することを特徴とする検出装置。
7. 請求項１乃至６のいずれか一項に記載の検出装置と、
   前記振動子と、
   を含むことを特徴とするセンサー。
8. 請求項１乃至６のいずれか一項に記載の検出装置を含むことを特徴とする電子機器。
9. 請求項１乃至６のいずれか一項に記載の検出装置を含むことを特徴とする移動体。