JP6207631B2

JP6207631B2 - 電力変換装置

Info

Publication number: JP6207631B2
Application number: JP2015554584A
Authority: JP
Inventors: 拓志地道; 公之小柳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-12-24
Filing date: 2014-06-05
Publication date: 2017-10-04
Anticipated expiration: 2034-06-05
Also published as: EP3089344B1; EP3089344A1; EP3089344A4; WO2015098146A1; JPWO2015098146A1; US20160308458A1

Description

この発明は、交流電力を直流電力に変換する、あるいは直流電力を交流電力に変換する電力変換装置に関するものである。

高圧用途の電力変換装置においては、マルチレベル変換器の実用化が図られている。
交流端子Ｕ、Ｖ、Ｗと直流端子Ｐ、Ｎとの間に、複数台のハーフブリッジの変換器セルを直列に接続し、変換器セル内の半導体スイッチング素子のオンオフ制御により、交流端子には交流電圧を直流端子には直流電圧を発生させる回路構成のマルチレベル変換器が開示されている（例えば、非特許文献１）。

一方、直流端子Ｐ、Ｎ間が短絡した時に発生する短絡電流を抑制する目的で変換器セルを半導体スイッチング素子のフルブリッジ構成としたマルチレベル回路が開示されている（例えば、特許文献１）。

国際公開第２０１１／０１２１７４号（２０、２１頁、図５）

萩原誠・赤木泰文「モジュラー・マルチレベル変換器（ＭＭＣ）のＰＷＭ制御法と動作検証」，電気学会論文誌Ｄ，１２８巻，７号，ｐｐ．９５７−９６５，２００８年（９５８頁、図１、２）

交流電圧を直流電圧に、あるいは直流電圧を交流電圧に変換する通常運転では、非特許文献１で開示された回路で十分である。しかし、直流短絡事故時の短絡電流を抑制する場合、特許文献１で開示された半導体スイッチング素子のフルブリッジ回路を用いる必要がある。この場合、半導体スイッチング素子の数が増加し、電力変換装置の大型化およびコストの増加をもたらすという問題がある。

この発明は、上記のような問題を解決するためになされたものであり、直流端子間が短絡したときの短絡電流を抑制できる小型で低コストの電力変換装置を提供することを目的とする。

この発明に係る第１の電力変換装置は、交流端子と直流端子との間に、エネルギー蓄積要素と上下アームの半導体スイッチング素子を備える変換器セルを１台または２台以上が直列に接続された相アームを有し、変換器セルの少なくとも１台は、エネルギー蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方は主電流を流す半導体素子としてダイオードしか用いないアームで他方は半導体スイッチング素子を有する第２のレグとが並列接続された第１の変換器セルである。
この発明に係る第２の電力変換装置は、交流と直流の間で電力を変換する電力変換装置であって、エネルギー蓄積要素と上下アームの半導体スイッチング素子を備える変換器セルを２台以上が直列に接続された相アームを有し、変換器セルの少なくとも１台は、エネルギー蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方は主電流を流す半導体素子としてダイオードしか用いないアームで他方は半導体スイッチング素子を有する第２のレグとが並列接続された第１の変換器セルである。

この発明に係る第１の電力変換装置は、交流端子と直流端子との間の相アームを構成する変換器セルの少なくとも１台は、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方は主電流を流す半導体素子としてダイオードしか用いないアームで他方は半導体スイッチング素子を有する第２のレグとが並列接続された構成であるため、直流端子の短絡によって生じる過電流を抑制でき、装置に小型化かつ低コスト化を実現できる。
この発明に係る第２の電力変換装置は、交流端子と直流端子との間の相アームを構成する変換器セルの少なくとも１台は、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方は主電流を流す半導体素子としてダイオードしか用いないアームで他方は半導体スイッチング素子を有する第２のレグとが並列接続された構成であるため、直流端子の短絡によって生じる過電流を抑制でき、装置に小型化かつ低コスト化を実現できる。

この発明の実施の形態１の電力変換装置に係る主回路構成図である。この発明の実施の形態１の電力変換装置に係る第１の変換器セルの回路図と動作説明図である。この発明の実施の形態１の電力変換装置に係る第１の変換器セルの回路図と動作説明図である。この発明の実施の形態１の電力変換装置に係る第２の変換器セルの回路図と動作説明図である。この発明の実施の形態１の電力変換装置に係る直流端子間短絡時の短絡電流経路の説明図である。この発明の実施の形態１の電力変換装置に係る第２の変換器セル内の短絡電流経路の説明図である。この発明の実施の形態１の電力変換装置に係る第１の変換器セル内の短絡電流経路の説明図である。この発明の実施の形態１の電力変換装置に係る制御手段の動作フロー図である。この発明の実施の形態１の電力変換装置に係る他の実施例の主回路構成図である。この発明の実施の形態１の電力変換装置に係る他の実施例の主回路構成図である。この発明の実施の形態１の電力変換装置に係る他の実施例の主回路構成図である。この発明の実施の形態２の電力変換装置に係る第１の変換器セルの他の回路図である。この発明の実施の形態２の電力変換装置に係る第１の変換器セルの他の回路図である。この発明の実施の形態２の電力変換装置に係る第１の変換器セルの他の回路図である。この発明の実施の形態２の電力変換装置に係る第１の変換器セルの他の回路図である。この発明の実施の形態３の電力変換装置に係る主回路構成図である。この発明の実施の形態３の電力変換装置に係る他の実施例の主回路構成図である。この発明の実施の形態３の電力変換装置に係る他の実施例の主回路構成図である。

実施の形態１．
実施の形態１は、交流端子と直流端子との間に、複数台の変換器セルを直列に接続した相アームを有し、変換器セルはエネルギー蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方はダイオードで他方は半導体スイッチング素子を有する第２のレグとで構成された第１の変換器セルとした構成の電力変換装置に関するものである。
以下、本願発明の実施の形態１に係る電力変換装置１の構成、動作について、電力変換装置の主回路構成図である図１、第１の変換器セルの回路図と動作説明図である図２および図３、第２の変換器セルの回路図と動作説明図である図４、直流端子間短絡時の短絡電流経路の説明図である図５、第２の変換器セル内の短絡電流経路の説明図である図６、第１の変換器セル内の短絡電流経路の説明図である図７、制御手段の動作フロー図である図８、および他の実施例の主回路構成図である図９〜図１１に基づいて説明する。

図１は、本発明の実施の形態１の電力変換装置１に関する主回路構成図である。
図１の電力変換装置１は、交流端子Ｕ、Ｖ、Ｗと、直流端子Ｐ、Ｎとを有しており、各々の交流端子Ｕ、Ｖ、Ｗと各々の直流端子Ｐ、Ｎとの間の相アームには、１台以上（１〜ｎ台）の第１の変換器セル１０が直列に接続された変換器セルの直列体を有する。また、各々の交流端子Ｕ、Ｖ、Ｗと、直流端子Ｐ、Ｎとの間にはリアクトル３０１Ｐ、３０１Ｎを有する。
また、短絡電流を検出するための電流検出手段として電流検出器１１が直流端子Ｐ側に設けられている。短絡電流を検出するための電流検出手段として電流検出器を交流端子Ｕ、Ｖ、Ｗに設けることができる。交流端子Ｕ、Ｖ、Ｗに電流検出器を設ける場合の例を後述する図９に示している。

各々の交流端子Ｕ、Ｖ、Ｗと各々の直流端子Ｐ、Ｎとの間の相アームには、複数台の第１の変換器セル１０が直列に接続された変換器セルの直列体を有する場合だけではなく、１台の第１の変換器セル１０を有する場合もある。これを、「１台以上（１〜ｎ台）の第１の変換器セル１０が直列に接続された変換器セルの直列体を有する」と記載を簡略化している。また、「１台の第１の変換器セル１０または２台以上の第１の変換器セル１０が直列に接続された相アーム・・・」と記載する場合もある。
なお、図面（例えば、図１、５）において、変換器セルは記号「ＣＥＬＬ」で表している。

なお、リアクトル３０１Ｐ、３０１Ｎは必ずしもリアクトルでなくてもよく、後述するようにインダクタンス成分を有するもの（例えば、意図的に長いケーブルなど）でも代用可能である。

次に、第１の変換器セル１０の構成、動作について図２、図３に基づいて説明する。なお、図２、図３において、第１の変換器セル１０の出力方法には２種類あるため、１０Ａ、１０Ｂと区別している。以下、区別が必要な場合は第１の変換器セル１０Ａ、１０Ｂと記載し、第１の変換器セルをまとめていう場合は、第１の変換器セル１０と記載する。

まず、第１の変換器セル１０の基本構成を説明する。
第１の変換器セル１０は、並列接続された２つのレグ（第１のレグ、第２のレグ）を有し、各レグは半導体素子を直列接続した上下アームから構成されている。並列接続された第１のレグおよび第２のレグには、さらにエネルギー蓄積要素（キャパシタ）が並列に接続されている。第１のレグは上下アームとも半導体スイッチング素子で構成され、第２のレグは上下アームのどちらか一方がダイオードで他方が半導体スイッチング素子で構成されている。
２つのレグの中間点には第１の変換器セル１０の正極のセル出力端子Ｐｏおよび負極のセル出力端子Ｎｏが設けられている。

次に、第１の変換器セル１０Ａの構成を図２（ａ）に基づいて具体的に説明する。
第１の変換器セル１０Ａにおいては、第１のレグ（ＬｅｇＡ）として、半導体スイッチング素子群２１、２２の直列体を用いる。第２のレグ（ＬｅｇＢ）として、上アームにダイオード２３、下アームに半導体スイッチング素子群２４を用いて直列接続している。
並列接続された第１のレグ（ＬｅｇＡ）および第２のレグ（ＬｅｇＢ）には、さらにエネルギー蓄積要素（キャパシタ）２９が並列に接続されている。
半導体スイッチング素子群２１、２２の接続点には第１の変換器セル１０Ａの正極のセル出力端子Ｐｏが設けられている。ダイオード２３と半導体スイッチング素子群２４の接続点には第１の変換器セル１０Ａの負極のセル出力端子Ｎｏが設けられている。
なお、半導体スイッチング素子群２１、２２、２４は、各々、半導体スイッチング素子２１ｓ、２２ｓ、２４ｓと、各々に逆並列に接続された還流ダイオード２１ｄ、２２ｄ、２４ｄとで構成される。

次に、第１の変換器セル１０Ｂの構成を図３（ａ）に基づいて具体的に説明する。なお、図２（ａ）の第１の変換器セル１０Ａと区別するために、第１のレグをＬｅｇＤ、第２のレグをＬｅｇＣとしている。
第１の変換器セル１０Ｂにおいては、第１のレグ（ＬｅｇＤ）として、半導体スイッチング素子群３３、３４の直列体を用いる。第２のレグ（ＬｅｇＣ）として、上アームに半導体スイッチング素子群３１、下アームにダイオード３２を用いて直列接続している。
並列接続された第１のレグ（ＬｅｇＤ）および第２のレグ（ＬｅｇＣ）には、さらにエネルギー蓄積要素（キャパシタ）３９が並列に接続されている。
半導体スイッチング素子群３１とダイオード３２の接続点には第１の変換器セル１０Ｂの正極のセル出力端子Ｐｏが設けられている。半導体スイッチング素子群３３、３４の接続点には第１の変換器セル１０Ｂの負極のセル出力端子Ｎｏが設けられている。
なお、半導体スイッチング素子群３１、３３、３４は、各々、半導体スイッチング素子３１ｓ、３３ｓ、３４ｓと逆並列に接続された還流ダイオード３１ｄ、３３ｄ、３４ｄとで構成される。

なお、以降の説明では、エネルギー蓄積要素（キャパシタ）をキャパシタと記載する。

なお、半導体スイッチング素子２１ｓ、２２ｓ、２４ｓ、３１ｓ、３３ｓ、３４ｓには、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−ＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やＧＣＴ（ＧａｔｅＣｏｍｍｕｔａｔｅｄＴｕｒｎ−ｏｆｆｔｈｙｒｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などの半導体スイッチング素子が使用される。
また、半導体スイッチング素子にダイオード（ボディダイオード）が内在する場合は、還流ダイオードを省略してもよい。

本発明の基本構成要素である第１の変換器セル１０は、２つのレグで構成され、第１のレグは上下アームとも半導体スイッチング素子であり、第２のレグは上アームあるいは下アームの一方がダイオードであり他方が半導体スイッチング素子である。
なお、ダイオードで構成するアームは、主電流を流す半導体素子としてダイオードしか用いないアームであればよい。
また、実施の形態２で説明するように、変換器セルの電流容量を増加する場合は、レグの数を増やし、並列接続することで対応できる。

次に、第１の変換器セル１０のスイッチング状態と動作モードについて説明する。
まず、第１の変換器セル１０Ａのスイッチング状態と動作モードについて、図２（ｂ）に基づいて説明する。
半導体スイッチング素子２１ｓ、２４ｓがオン、半導体スイッチング素子２２ｓがオフの場合、第１の変換器セル１０Ａの出力端子間にはキャパシタ２９の両端電圧が出力される（モード１）。半導体スイッチング素子２１ｓがオフ、半導体スイッチング素子２２ｓ、２４ｓがオンの場合、零電圧出力となる（モード２）。
全ての半導体スイッチング素子２１ｓ、２２ｓ、２４ｓがオフの場合は保護モードとなり、ダイオード整流器として動作する（モード３）。保護モードの使用については後で説明する。

第１の変換器セル１０Ｂのスイッチング状態と動作モードについて、図３（ｂ）に基づいて説明する。
半導体スイッチング素子３１ｓ、３４ｓがオン、半導体スイッチング素子３３ｓがオフの場合、第１の変換器セル１０Ｂの出力端子間にはキャパシタ３９の両端電圧が出力される（モード１）。半導体スイッチング素子３１ｓ、３３ｓがオン、半導体スイッチング素子３４ｓがオフの場合、零電圧出力となる（モード２）。
全ての半導体スイッチング素子３１ｓ、３３ｓ、３４ｓがオフの場合は保護モードとなり、ダイオード整流器として動作する（モード３）。保護モードの使用については後で説明する。

なお、上記の説明において、モード１とモード２とを切り替える際にデッドタイムと呼ばれる短絡防止期間を設けてもよい。図２（ａ）においては、デッドタイム中は第１のレグ（ＬｅｇＡ）の半導体スイッチング素子２１ｓ、２２ｓが全てオフ、図３（ａ）においては、デッドタイム中は第１のレグ（ＬｅｇＤ）の半導体スイッチング素子３３ｓ、３４ｓが全てオフとなる。

実施の形態１の電力変換装置１では使用しないが、実施の形態３ではハーフブリッジ構成の変換器セルを使用する。本発明の第１の変換器セル１０の効果を明確にするために、レグが１つしかないハーフブリッジ構成の変換器セルを、第２の変換器セル１５として説明する。

第２の変換器セル１５の構成について図４（ａ）、（ｂ）に基づいて説明する。なお、第２の変換器セル１５の出力方法には２種類あるため、１５Ａと１５Ｂと区別している。以下、区別が必要な場合は、第２の変換器セル１５Ａ、１５Ｂと記載し、第２の変換器セルをまとめていう場合は、第２の変換器セル１５と記載する。

第２の変換器セル１５Ａの構成を図４（ａ）に基づいて説明する。
第２の変換器セル１５Ａにおいては、レグは半導体スイッチング素子群８１、８２の直列体を用いる。さらにこのレグにキャパシタ８９が並列に接続されている。
半導体スイッチング素子群８１、８２の接続点には第２の変換器セル１５Ａの正極のセル出力端子Ｐｏが設けられている。半導体スイッチング素子群８２のエミッタ側とキャパシタ８９との接続点には第２の変換器セル１５Ａの負極のセル出力端子Ｎｏが設けられている。
なお、半導体スイッチング素子群８１、８２は、各々、半導体スイッチング素子８１ｓ、８２ｓと、各々に逆並列に接続された還流ダイオード８１ｄ、８２ｄとで構成される。

第２の変換器セル１５Ｂの構成を図４（ｂ）に基づいて説明する。
第２の変換器セル１５Ｂにおいては、レグは半導体スイッチング素子群９１、９２の直列体を用いる。さらにこのレグにキャパシタ９９が並列に接続されている。
半導体スイッチング素子群９１のコレクタ側とキャパシタ９９との接続点には第２の変換器セル１５Ｂの正極のセル出力端子Ｐｏが設けられている。半導体スイッチング素子群９１、９２の接続点には、第２の変換器セル１５Ｂの負極のセル出力端子Ｎｏが設けられている。
なお、半導体スイッチング素子群９１、９２は、各々、半導体スイッチング素子９１ｓ、９２ｓと、各々に逆並列に接続された還流ダイオード９１ｄ、９２ｄとで構成される。

次に、第２の変換器セル１５のスイッチング状態と動作モードについて、図４（ｃ）に基づいて説明する。
半導体スイッチング素子８１ｓ（９２ｓ）がオン、半導体スイッチング素子８２ｓ（９１ｓ）がオフの場合、第２の変換器セル１５Ａ（Ｂ）の出力端子間にはキャパシタ８９（９９）の両端電圧が出力される（モード１）。
半導体スイッチング素子８１ｓ（９２ｓ）がオフ、半導体スイッチング素子８２ｓ（９１ｓ）がオンの場合、零電圧出力となる（モード２）。

次に、第１の変換器セル１０と第２の変換器セル１５の対応を説明する。
第１の変換器セル１０のモード１およびモード２は、図４（ａ）、（ｂ）に示した第２の変換器セル１５が出力する電圧と等価になる。すなわち、図２（ｂ）、図３（ｂ）のモード１、モード２は、図４（ｃ）のモード１、モード２に対応する。
したがって、図２（ａ）、図３（ａ）で示す本発明の第１の変換器セル１０を用いる場合は、アームにダイオードのみを有するレグ（ＬｅｇＢ、ＬｅｇＣ）の半導体スイッチング素子（２４ｓ、３１ｓ）をオンとし、他方のレグ（ＬｅｇＡ、ＬｅｇＤ）のスイッチング状態をハーフブリッジのレグと同様に制御すれば、定常動作時の動作は公知な技術を用いることができる。例えば、非特許文献１に記載の「モジュラー・マルチレベル変換器のＰＷＭ制御方法」が適用できるので、定常動作時の説明は省略する。

本発明と非特許文献１に示す電力変換装置との最大の相違点は、直流端子Ｐ、Ｎ間が短絡した場合の保護動作である。この保護動作について図５〜図８に基づいて説明する。
図５は、変換器セルとして第１の変換器セル１０の代わりに第２の変換器セル１５を使用した主回路構成であり、直流端子Ｐ、Ｎが短絡した場合の短絡電流経路を示している。
第１の変換器セル１０の代わりに第２の変換器セル１５を使用している非特許文献１のような回路において、直流端子Ｐ、Ｎ間が短絡すると、図５のような短絡電流経路で短絡電流が流れる。電力変換装置は少なくとも半導体スイッチング素子に流れる電流を直接、あるいは間接的に電流検出手段で検出している。この検出電流に基づいて、短絡判別手段は短絡が発生したと判断すれば、電力変換装置内の半導体スイッチング素子をオフとする。
しかし、第２の変換器セル１５のようなハーフブリッジ構成である場合、図６に示すように、半導体スイッチング素子をオフとしても還流ダイオード（８２ｄ、９１ｄ）が存在するため、短絡電流経路が維持され、過大な短絡電流が流れる。結果として、半導体素子の破損に至る。

本発明の第１の変換器セル１０を用いた場合を、図７（ａ）、（ｂ）に基づいて説明する。なお、図７（ａ）は第１の変換器セル１０Ａに対応する説明図であり、図７（ｂ）は第１の変換器セル１０Ｂに対応する説明図である。
電流検出器１１からの検出電流に基づいて、図示されていない短絡判別手段が直流端子間に短絡が発生したと判断した場合、図７（ａ）、（ｂ）に示すように、図示されていない短絡電流抑制手段が全ての半導体スイッチング素子をオフとすることで、ダイオード整流器のような短絡経路となる。

この場合、セル出力端子間の電圧がキャパシタ電圧を上回らなければ、ダイオードは導通せず、短絡電流の経路は存在しない。具体的には、図７（ａ）、図７（ｂ）において、Ｐｏ−Ｎｏ間電圧がキャパシタ２９の両端電圧を上回らなければ、短絡電流は流れない。すなわち、変換器セル出力端子間の電圧の方がキャパシタ電圧よりも低ければ、短絡電流を抑制することができる。変換器セル出力端子は直列に接続されているので、全体で考えると、交流端子間の電圧の方が短絡電流経路のキャパシタ電圧の総和よりも低ければ、短絡電流を抑制することができる。
本発明の電力変換装置では、定常状態の動作を維持する目的で、キャパシタ電圧の総和を交流端子間の電圧（例えば系統電圧に接続する場合は系統電圧）よりも高く設定するため、短絡電流は流れない。仮に流れたとしてもキャパシタが電流を抑制するように働くので、短絡電流を減少させることができ、最終的に抑制される。
なお、ここでキャパシタ電圧とは、カタログ上の定格使用電圧ではなく、実際の使用状態での充電電圧（使用電圧）である。

直流端子Ｐ、Ｎ間が短絡した場合、短絡電流の保護するための第１の変換器セル１０の保護動作について、図８に基づいて説明する。
運転開始指令が出力される（Ｓ０１）と、定常動作においては、上下アームのいずれかにダイオードのみを有する第２のレグ（ＬｅｇＢ、ＬｅｇＣ）の半導体スイッチング素子（２４ｓ、３１ｓ）をオンとし（Ｓ０２）、ハーフブリッジ状態で定常動作を開始する（Ｓ０３）。前述のように、この定常状態においては、もう一方の第１のレグ（ＬｅｇＡ、ＬｅｇＤ）を公知技術の制御手段により制御できる。
次に、電流検出手段が電流（第１の変換器セル１０の電流、あるいは第１の変換器セル１０の電流を類推できる直流端子Ｐ、Ｎの電流あるいは交流端子Ｕ、Ｖ、Ｗの電流）を検出する（Ｓ０４）。電力変換装置１では、直流端子Ｐの電流を電流検出手段である電流検出器１１で検出している。
次に、短絡判別手段が検出電流に基づいて直流端子Ｐ、Ｎ間で短絡が発生したかどうかの判断を行う（Ｓ０５）。
短絡判別手段が、直流端子Ｐ、Ｎ間で短絡が発生したと判断（あるいは単に過電流であると判断）した場合、短絡電流抑制手段が全ての素子の半導体スイッチング素子（２１ｓ、２２ｓ、２４ｓ、３１ｓ、３２ｓ、３４ｓ）をオフとして、保護モードに移行する（Ｓ０６）。
短絡発生ではない場合は、電流検出（Ｓ０４）に戻り、電流検出（Ｓ０４）と短絡判定（Ｓ０５）を周期的に繰り返し行う。
保護モードに移行した場合は、再起動待ちとなる（Ｓ０７）。

なお、全てのアームに半導体スイッチング素子を有するフルブリッジ構成にしても、特許文献１で開示されているように短絡電流を抑制するという効果を得ることができる。しかし、半導体スイッチング素子数が増加し、装置が大型化すると共に、素子の故障率が増加し、信頼性が低下する。
さらに本発明においては、定常状態でアームにダイオードを有する第２のレグの半導体スイッチング素子は常時オンであり、制御回路の簡素化を図ることができる。すなわち、本発明により小型で信頼性が高い電力変換装置を実現できる。

本発明において、第１の変換器セル１０の第２のレグ（ＬｅｇＢ、ＬｅｇＣ）に用いられるダイオード（２３、３２）は保護モード時の短い時間にのみ電流が流れる。このため、定常的に電流が流れる半導体スイッチング素子やそれに逆並列に接続される還流ダイオードの定格電流よりも、ダイオード（２３、３２）の定格電流を小さく設定することができる。定格電流を小さくする方法としては半導体チップ面積を小さくするなどがある。

実施の形態１では、電力変換装置１の主回路構成として図１を示したが、リアクトルの配置、形状については限定されない。
実施の形態１の電力変換装置について、他の実施例の主回路構成を図９〜図１１に基づいて説明する。
図９の電力変換装置２は、リアクトルを結合させて、リアクトル３０１とする構成としたものである。なお、電力変換装置２では、直流端子Ｐ、Ｎ間の短絡の発生を検出するための電流検出手段として電流検出器（１２Ｕ、１２Ｖ、１２Ｗ）を交流端子側に設けている。
図１０の電力変換装置３は、片極の相アームにのみリアクトルを接続する構成としたものである。電力変換装置３では、負極側にのみリアクトル３０１Ｎを接続しているが、正極側にのみリアクトル３０１Ｐを接続することもできる。
また、図１１の電力変換装置４は、配線インダクタンスを利用する構成としたものである。スイッチング周波数の増加によって、リアクトルを接続しない回路においても同等の効果を得ることができる。

以上説明したように、実施の形態１の電力変換装置は、交流端子と直流端子との間に、複数台の変換器セルを直列に接続した相アームを有し、変換器セルは、エネルギー蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方はダイオードで他方は半導体スイッチング素子を有する第２のレグとで構成された第１の変換器セルとしたものである。このため、実施の形態１の電力変換装置は、直流端子間の短絡によって生じる過電流を抑制でき、装置の小型化かつ低コスト化を実現できる。さらに、過電流を抑制できるため、耐久性の向上および省エネルギーの効果がある。
なお、実施の形態１で示した本発明の第１の変換器セル１０ではなく、第１のレグ、第２のレグの全てのアームに半導体スイッチング素子を有するフルブリッジ構成の変換器セルを用いても、短絡電流を抑制するという効果を得ることができるが、信頼性や小型化の点で本発明の効果を満足することはできない。本発明の第１の変換器セル１０は、第２のレグの上アームあるいは下アームの一方は半導体スイッチング素子を有さない。したがって、第２のレグの一方のアームに対しては、ゲート信号を生成する必要がなく、制御回路や制御線を省略することができ、電力変換装置を小型化することができる。さらに、ダイオードは半導体スイッチング素子と比較して故障率が低いので、信頼性の高い電力変換装置を実現することができる。

実施の形態２．
実施の形態２の電力変換装置は、大電流容量用途に対応するため、実施の形態１の第１の変換器セルの各レグの半導体素子数を増やし、並列接続する構成としたものである。
以下、実施の形態２の電力変換装置の構成、動作について、第１の変換器セルの他の回路図である図１２〜図１５に基づいて説明する。

実施の形態１では、図２、図３に示したように、第１の変換器セル１０の各レグは半導体素子の１並列構成とした。実施の形態２では、実施の形態１で想定した電流容量よりも大きな容量を有する電力変換装置を想定している。
実施の形態２における電力変換装置は、第１の変換器セル１０の構成以外の電力変換装置の全体構成は、実施の形態１で説明した図１あるいは図９、図１０、図１１と同様である。実施の形態１と異なる箇所は、第１の変換器セル１０の構成のみである。

まず、第１の変換器セル１０Ａ（図２）に対応する第１の変換器セル１０Ｃを図１２に基づいて説明する。
第１の変換器セル１０Ｃは、第１のレグ（ＬｅｇＥ）と第２のレグ（ＬｅｇＦ）とキャパシタ２９との並列構成である。
第１のレグ（ＬｅｇＥ）は、上アームである半導体スイッチング素子群２１１、２１２の並列体と下アームである半導体スイッチング素子群２２１、２２２の並列体とを直列に接続している。
第２のレグ（ＬｅｇＦ）は、上アームであるダイオード２３１、２３２の並列体と下アームである半導体スイッチング素子群２４１、２４２の並列体とを直列に接続している。
第１のレグ（ＬｅｇＥ）の上アームと下アームの接続点には第１の変換器セル１０Ｃの正極のセル出力端子Ｐｏが設けられている。第２のレグ（ＬｅｇＦ）の上アームと下アームの接続点には第１の変換器セル１０Ｃの負極のセル出力端子Ｎｏが設けられている。

次に、第１の変換器セル１０Ｂ（図３）に対応する第１の変換器セル１０Ｄを図１３に基づいて説明する。
第１の変換器セル１０Ｄは、第１のレグ（ＬｅｇＨ）と第２のレグ（ＬｅｇＧ）とキャパシタ３９との並列構成である。
第１のレグ（ＬｅｇＨ）は、上アームである半導体スイッチング素子群３３１、３３２の並列体と下アームである半導体スイッチング素子群３４１、３４２の並列体とを直列に接続している。
第２のレグ（ＬｅｇＧ）は、上アームである半導体スイッチング素子群３１１、３１２の並列体と下アームであるダイオード３２１、３２２の並列体とを直列に接続している。
第２のレグ（ＬｅｇＧ）の上アームと下アームの接続点には第１の変換器セル１０Ｄの正極のセル出力端子Ｐｏが設けられている。第１のレグ（ＬｅｇＨ）の上アームと下アームの接続点には第１の変換器セル１０Ｄの負極のセル出力端子Ｎｏが設けられている。

次に、第１の変換器セル１０Ｃ（図１２）および第１の変換器セル１０Ｄ（図１３）の動作について説明する。
第１の変換器セル１０Ｃ、１０Ｄでは、並列接続した半導体スイッチング素子を同時にオン、オフ制御をすることで、電流容量を増加することができる。半導体スイッチング素子を並列接続した場合も、半導体スイッチング素子が並列になっただけで、半導体スイッチング素子のオン、オフの制御は実施の形態１で説明した第１の変換器セル１０Ａ、１０Ｂの制御と変わらない。

第１の変換器セル１０Ｃ（図１２）では、第２のレグ（ＬｅｇＦ）の上部アームを構成するダイオード２３１、２３２を並列接続している。また、第１の変換器セル１０Ｄ（図１３）では、第２のレグ（ＬｅｇＧ）の下部アームを構成するダイオード３２１、３２２を並列接続している。
しかし、これらのダイオードには、実施の形態１で説明したように直流端子間に短絡が発生し、保護モードに移行した瞬間の短い時間にのみ電流が流れる。このため、第１の変換器セル１０Ｃ、１０Ｄにおいて、第２のレグ（ＬｅｇＦ、ＬｅｇＧ）の並列接続されたダイオード（２３１、２３２、あるいは３２１、３２２）を１素子としても発熱や損失の増加はほとんど無視できる。このダイオードを１素子とした場合の回路図を図１４、１５に示す。

図１４は、第１の変換器セル１０Ｃにおいて、第２のレグの並列接続されたダイオード２３１、２３２を１素子とし、ダイオード２３としたものである。なお、第１の変換器セル１０Ｃと区別するために、第１の変換器セル１０Ｅとし、第１のレグをＬｅｇＩ、第２のレグをＬｅｇＪとしている。
図１５は、第１の変換器セル１０Ｄにおいて、第２のレグの並列接続されたダイオード３２１、３２２を１素子とし、ダイオード３２としたものである。なお、第１の変換器セル１０Ｄと区別するために、第１の変換器セル１０Ｆとし、第１のレグをＬｅｇＬ、第２のレグをＬｅｇＫとしている。
第１の変換器セル１０Ｅ、１０Ｆは、第２のレグの並列接続されたダイオードを１素子とした以外、第１の変換器セル１０Ｃ、１０Ｄと同じであるため、説明は省略する。

なお、実施の形態２の説明では、第１の変換器セル１０の並列接続する半導体スイッチング素子数を２（２並列）としたが、２並列以上としてもよい。その場合は、第２のレグに設けられるダイオードも、必ずしも半導体スイッチング素子数の並列数あるいは１素子としなくてもよい。例えば、半導体スイッチング素子を３並列とし、ダイオードを２並列としてもよい。
なお、実施の形態２で示した本発明の第１の変換器セル１０ではなく、第１のレグ、第２のレグの全てのアームに半導体スイッチング素子を有するフルブリッジ構成の変換器セルを用いても、短絡電流を抑制するという効果を得ることができるが、信頼性や小型化の点で本発明の効果を満足することはできない。本発明の第１の変換器セル１０は、第２のレグの上アームあるいは下アームの一方は半導体スイッチング素子を有さない。よって、第２のレグの一方のアームに対しては、ゲート信号を生成する必要がなく、制御回路や制御線を省略することができ、電力変換装置を小型化することができる。さらに、ダイオードは半導体スイッチング素子と比較して故障率が低いので、信頼性の高い電力変換装置を実現することができる。

実施の形態２の電力変換装置を用いることで、電力変換装置の電流容量を増加させると同時に、第１の変換器セル１０の第２のレグのダイオードの個数を削減できる。したがって、電力変換装置の小型化が可能となる。

以上説明したように、実施の形態２の電力変換装置は、大電流容量用途に対応するため、実施の形態１の第１の変換器セルの各レグの半導体素子数を増やし、並列接続する構成としたものである。このため、実施の形態２の電力変換装置は、直流端子間の短絡によって生じる過電流を抑制でき、装置の小型化かつ低コスト化を実現できる。さらに、電力変換装置の電流容量を増加させることができる。

実施の形態３．
実施の形態３の電力変換装置は、直流端子間短絡の保護に必要な台数の第１の変換器セル１０を使用し、これ以外はレグが１つしかないハーフブリッジ構成の第２の変換器セル１５を使用する構成としたものである。
以下、実施の形態３の電力変換装置の構成、動作について、主回路構成図である図１６、および他の実施例の主回路構成図である図１７、１８に基づいて説明する。

実施の形態１および２では、電力変換装置内の全ての変換器セルに、第１の変換器セル１０を使用した。実施の形態３では、変換器セルに第１の変換器セル１０と第２の変換器セル１５の両方を用いる。

定常状態において、第１の変換器セル１０および第２の変換器セル１５は、非特許文献１に記載があるように、直流電圧と交流電圧の両方を出力する。したがって、第１の変換器セル１０および第２の変換器セル１５の直流電圧（キャパシタ電圧）は交流端子間に印加される電圧に加えて直流端子間の電圧出力分も有している。
一方、直流端子間短絡時にダイオードが導通する条件は、交流端子に印加される電圧条件で決まるため、直流出力分を余裕として有していることになる。このため、全ての変換器セルを第１の変換器セル１０にする必要はなく、第１の変換器セル１０を必要台数分接続することで、短絡電流を抑制することができる。
例えば、通常は、直流電圧出力≧交流電圧出力の関係が成り立つように出力比率を設計するため、第１の変換器セル１０の台数を全体の変換器セルの台数の１／２としてもよい。

次に、実施の形態３の電力変換装置の構成を、具体的に図１６〜図１８に基づいて説明する。
図１６の電力変換装置５は、各々の交流端子Ｕ、Ｖ、Ｗと、各々の直流端子Ｐ、Ｎとの間の各相アームの一部の変換器セルを第１の変換器セル１０とし、他の変換器セルを第２の変換器セル１５としたものである。
図１７の電力変換装置６は、どちらか一方の極の相アーム内の変換器セルのすべてを第１の変換器セル１０とし、他方の極の相アーム内の変換器セルのすべてを第２の変換器セル１５としたものである。
図１８の電力変換装置７は、どちらか一方の極の相アーム内の一部の変換器セルのみを第１の変換器セル１０とし、それ以外の変換器セルを第２の変換器セル１５としたものである。

短絡電流を抑制するためには、交流端子間の電圧よりも短絡電流経路における第１の変換器セル１０のキャパシタ電圧の総和を高くすればよい。すなわち、「交流端子間電圧の最大値」÷「変換器セル１０のキャパシタ電圧」で求められるセル数よりも多くの変換器セル１０を短絡電流経路内に有していればよい。
なお、ここでキャパシタ電圧とは、カタログ上の定格使用電圧ではなく、実際の使用状態での充電電圧（使用電圧）である。

また、実施の形態３においても、リアクトルの位置や結合に関しては限定されず、図１６〜図１８で制約されるものではない。

以上説明したように、実施の形態３の電力変換装置は、直流端子間短絡の保護に必要な台数の第１の変換器セル１０を使用し、これ以外はハーフブリッジ構成の第２の変換器セル１５を使用する構成としたものである。このため、実施の形態３の電力変換装置は、直流端子間の短絡によって生じる過電流を抑制でき、装置の小型化かつ低コスト化を実現できる。また、第１の変換器セルの台数を減らすことで、さらに構成の簡素化、信頼性の向上およびコスト削減を図ることができる。
なお、実施の形態３で示した本発明の第１の変換器セル１０ではなく、第１のレグ、第２のレグの全てのアームに半導体スイッチング素子を有するフルブリッジ構成の変換器セルを用いても、短絡電流を抑制するという効果を得ることができるが、信頼性や小型化の点で本発明の効果を満足することはできない。本発明の第１の変換器セル１０は、第２のレグの上アームあるいは下アームの一方は半導体スイッチング素子を有さない。よって、第２のレグの一方のアームに対しては、ゲート信号を生成する必要がなく、制御回路や制御線を省略することができ、電力変換装置を小型化することができる。さらに、ダイオードは半導体スイッチング素子と比較して故障率が低いので、信頼性の高い電力変換装置を実現することができる。

実施の形態４．
実施の形態４では、回路図は省略するが、変換器セル１０内の全て、あるいは一部の半導体素子の材料としてワイドバンドギャップ半導体を用いる。半導体素子の材料としては珪素が用いられることが多い。ワイドバンドギャップ半導体の材料として、例えば、炭化珪素や窒化ガリウム系材料またはダイヤモンドがある。

ワイドバンドギャップ半導体を使用すると、半導体素子の高耐圧化が可能なため、変換器セルの直列台数を低減できる。さらに、ワイドバンドギャップ半導体はスイッチング損失を低減できる。
したがって、例えば、定常状態でスイッチング動作を行う半導体スイッチング素子とそれに逆並列に接続される還流ダイオードにのみ、ワイドバンドギャップ半導体を用いてもよい。
また、ワイドバンドギャップ半導体は、チップ面積を大きくすることで、導通損失を低減することができる。これを用いると、定常状態で常時オンとする半導体スイッチング素子のみをワイドバンドギャップ半導体とすることで、導通損失を低減することができる。
全ての半導体素子をワイドバンドギャップ半導体とすれば、前述の両方の効果を得ることができる。

以上のように、実施の形態４の電力変換装置は、半導体素子で生じる損失を低減できるため、省エネルギー効果が期待でき、加えて、放熱が容易になるため電力変換装置の小型化、低コスト化が可能となる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、実施の形態を適宜、変形、省略したりすることが可能である。

この発明は、交流電力の直流電力への変換、あるいは直流電力の交流電力への変換に関するものであり、電力変換装置に広く適用できる。

Claims

交流端子と直流端子との間に、エネルギー蓄積要素と上下アームの半導体スイッチング素子を備える変換器セルを１台または２台以上が直列に接続された相アームを有し、
前記変換器セルの少なくとも１台は、エネルギー蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方は主電流を流す半導体素子としてダイオードしか用いないアームで他方は半導体スイッチング素子を有する第２のレグとが並列接続された第１の変換器セルである電力変換装置。
前記第１の変換器セルの前記第１のレグおよび前記第２のレグはそれぞれ複数の半導体スイッチング素子およびダイオードを並列接続する構成とした請求項１に記載の電力変換装置。
前記第１の変換器セルの前記第２のレグのダイオードの並列数は、前記半導体スイッチング素子の並列数よりも少ない請求項２に記載の電力変換装置。
前記第１の変換器セル以外の前記変換器セルの内少なくとも１台は、エネルギー蓄積要素と上下アーム共に半導体スイッチング素子を有する１つのレグとが並列接続されたハーフブリッジ構成である第２の変換器セルである請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記交流端子の少なくとも１つと前記直流端子の少なくとも１つの間に、前記第１の変換器セルを有さない相アームがある請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記交流端子の少なくとも１つと前記直流端子の少なくとも１つの間に、前記第１の変換器セルを有さない相アームがある請求項４に記載の電力変換装置。
前記直流端子間が短絡した場合に発生する短絡電流経路内に接続される前記第１の変換器セルの台数は、前記交流端子間の定格電圧の最大値を前記エネルギー蓄積要素の使用電圧で割算した数よりも多い請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記直流端子間が短絡した場合に発生する短絡電流経路内に接続される前記第１の変換器セルの台数は、前記交流端子間の定格電圧の最大値を前記エネルギー蓄積要素の使用電圧で割算した数よりも多い請求項４に記載の電力変換装置。
前記変換器セルに流れる電流を検出する電流検出手段と、この検出電流に基づいて前記直流端子間の短絡の発生を判断する短絡判別手段を備え、定常運転時は前記第１の変換器セルの前記第２のレグの半導体スイッチング素子をオンとする請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記直流端子間が短絡した場合に短絡電流を抑制する短絡電流抑制手段をさらに備える請求項９に記載の電力変換装置。
前記短絡電流抑制手段は、前記第１の変換器セルの全ての半導体スイッチング素子をオフさせる請求項１０に記載の電力変換装置。
前記電流検出手段として、前記直流端子に電流検出器を設けた請求項９に記載の電力変換装置。
前記電流検出手段として、前記交流端子に電流検出器を設けた請求項９に記載の電力変換装置。
前記第１の変換器セルの前記第２のレグのダイオードの定格電流は、前記半導体スイッチング素子の定格電流よりも小さい請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記第１の変換器セルの半導体スイッチング素子は珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されている請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記第１の変換器セルのダイオードは珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されている請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである請求項１５に記載の電力変換装置。
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである請求項１６に記載の電力変換装置。
交流と直流の間で電力を変換する電力変換装置であって、
エネルギー蓄積要素と上下アームの半導体スイッチング素子を備える変換器セルを２台以上が直列に接続された相アームを有し、
前記変換器セルの少なくとも１台は、エネルギー蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１のレグと、上下アームのどちらか一方は主電流を流す半導体素子としてダイオードしか用いないアームで他方は半導体スイッチング素子を有する第２のレグとが並列接続された第１の変換器セルである電力変換装置。