JP6202867B2 - スペクトル拡散クロック・ジエネレータ - Google Patents
スペクトル拡散クロック・ジエネレータ Download PDFInfo
- Publication number
- JP6202867B2 JP6202867B2 JP2013084021A JP2013084021A JP6202867B2 JP 6202867 B2 JP6202867 B2 JP 6202867B2 JP 2013084021 A JP2013084021 A JP 2013084021A JP 2013084021 A JP2013084021 A JP 2013084021A JP 6202867 B2 JP6202867 B2 JP 6202867B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- output
- generator
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
PLLが定常状態に至ると、PLL内のループフィルタからVCOに出力される制御信号に対して、周波数変調器の出力信号を重畳することで、PLLのロック状態が外れない周波数帯域内で、VCOから出力されるクロック信号が変動するようにしている(PLLの出力クロックに周波数変調をかけている)。
その結果、PLLの出力クロックに周波数変調をかけない場合と比較して、PLLの出力クロックのスペクトル電力のピークが低減する。
このPLLのEX−OR型位相比較器は、基準クロックと比較クロックとの位相差を検出し、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する。
波形整形回路は、EX−OR型位相比較器から矩形波信号を受けると、オーバシュートやアンダーシュートなどの歪みが矩形波信号の波形に生じていれば、その歪みがなくなるように、その矩形波信号の波形を整形して、波形整形後の矩形波信号をVCOに出力する。
分周器は、VCOから出力されるクロック信号をN分周し、N分周後のクロック信号を比較クロックとしてEX−OR型位相比較器に帰還させる。
ある位相比較タイミングから次の位相比較タイミングまでの間、VCOから出力されるクロック信号の周波数から基準周波数が差し引かれた周波数差を積分した結果が0になると、基準クロックとVCOから出力されるクロック信号との位相が同期確立したことになる。
位相を比較する周期の長さは、基準クロック信号の周期と等しく、定常状態においては、VCOにおける電圧対周波数特性のHレベルに対応する周波数の信号とLレベルに対応する周波数の信号が、位相比較周期の半周期ずつ交互に出力され続ける。
このため、常に同じ周波数のクロック信号が出力されて、単一周波数に電力が集中する場合よりも、電力ピークが幾分小さくなるが、依然として、2つの周波数に電力が集中するため、電力の拡散が不十分である。
また、電圧制御発振器から出力されるクロック信号が所定の周波数帯域内で変動するように、位相比較器から出力された矩形波信号を濾過して、濾過後の矩形波信号を電圧制御発振器に与えるサイクリング発生器を備え、サイクリング発生器の伝達関数が以下のF 1 (s)又はF 2 (s)であるようにしたものである。
ただし、sはラプラス変換の複素変数、a,b,c,T p ,T q は定数パラメータである。
図1はこの発明の実施の形態1によるスペクトル拡散クロック・ジエネレータを示す構成図である。
図1において、基準クロック信号入力端子1は基準クロック信号frを入力する端子である。
EX−OR(排他的論理和)型位相比較器2は基準クロック信号frの周期毎に、その基準クロック信号frと分周器5から出力された比較クロック信号fpの位相を比較し、その位相が一致していれば、高電圧レベル(電圧値がVHである信号レベル)と低電圧レベル(電圧値がVLである信号レベル)の時間幅が一致している矩形波信号を出力し、その位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する処理を実施する。
VCO4はサイクリング発生器3から与えられた矩形波信号の電圧値に対応する周波数のクロック信号fsを分周器5及びクロック信号出力端子6に出力する処理を実施する。
分周器5はVCO4から出力されたクロック信号fsを1/Nに分周し、分周後のクロック信号を比較クロック信号fpとしてEX−OR型位相比較器2に帰還させる処理を実施する。
この実施の形態1では、VCO4の電圧−周波数特性は、図2に示すように、線形な特性を示す範囲で使用するものとする。
図2において、VCO4における出力周波数のうち、周波数f0からの変化分gが入力電圧vの関数g(v)で表されるとすると、図2の特性グラフより、下式が成立することが明らかである。
|VH−Vn|=|VL−Vn|= E(定数)
g(VH−Vn)=−g(VL−Vn)=df、g(0)=0
df=G(定数)
したがって、VCO4の電圧対周波数感度Kは、下記のようになる。
K=G/E(定数)
なお、初期状態での周波数の関係は、f0=N×fr、かつ、fr=fpであるとする。このとき、Nは自然数を含む正の仮分数である。
EX−OR型位相比較器2は、基準クロック信号入力端子1から入力された基準クロック信号frと、分周器5から出力された比較クロック信号fpとを入力する。
EX−OR型位相比較器2は、基準クロック信号frと比較クロック信号fpを入力すると、基準クロック信号frの周期毎に、その基準クロック信号frと比較クロック信号fpの位相を比較し、その位相が一致していれば、高電圧レベル(電圧値がVHである信号レベル)と低電圧レベル(電圧値がVLである信号レベル)の時間幅が一致している矩形波信号をサイクリング発生器3に出力する。
その位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号をサイクリング発生器3に出力する。
図3において、VHは高電圧レベルの電圧値、VLは低電圧レベルの電圧値であって、電圧値VHより低い電圧値である。
電圧値VHと電圧値VLは、周波数f0に対応する電圧値Vnとの差の絶対値が等しく、符号が異なる電位である。
VH−Vn=E(定数)
VL−Vn=−E(定数)
E>0
したがって、EX−OR型位相比較器2から出力される矩形波信号は、基準クロック信号frの1周期分の間に付加あるいは削減すべき位相量が、電圧値VHの高電圧レベルの時間幅と、電圧値VLの低電圧レベルの時間幅との差となっている。
図3に示している電圧値Vnの位置を基準線として、矩形波信号の高電圧レベルと低電圧レベルを見ると、図2のVCO特性から、電圧値VHの高電圧レベルの部分は、クロック信号fsの位相を進める要素となり、電圧値VLの低電圧レベルの部分は、クロック信号fsの位相を遅らせる要素となる。
詳細は後述するが、サイクリング発生器3における矩形波信号の濾過処理を定めるパラメータ値の設計値範囲は数式モデルで規定されている。
分周器5は、VCO4からクロック信号fsを受けると、そのクロック信号fsを1/Nに分周し、分周後のクロック信号を比較クロック信号fpとしてEX−OR型位相比較器2にフィードバックさせる。
時刻t = 0における基準クロック信号frと比較クロック信号fpの位相差をθとすると、時刻t>0における位相差ψ(t)は、下記の式(2)で与えられる。
ここで、基準クロック信号frの周期をTとする(基準クロック信号frがf0/Nであるから、T=N/f0)。
一方、比較クロック信号fpの位相が基準クロック信号frの位相より進んでいる場合(θn<0)でも、電圧h(t)は、式(4)と全く同じになる。
ここでは、サイクリング発生器3の構成例として、2つの伝達関数F1(s),F2(s)を例示する。sはラプラス変換の複素変数である。
伝達関数F1(s)は、下記の式(5)の通りである。
伝達関数F2(s)は、下記の式(6)の通りである。
いずれの数式モデルを用いるかは、サイクリング発生器3の構成によって決める。
i=1の場合は、サイクリング動作せずに「収束」する。
また、サイクリング発生器3の伝達関数が伝達関数F2(s)である場合、式(8)及び式(9)を満足することである。
位相差θnを座標の横軸、時刻t=nTでの周波数fp(これは、θnの単位時間変化量として数式モデルより求める)を座標の縦軸にしてプロット、即ち、座標(θn,fp)の軌跡をプロットする。その軌跡変化からシステム動作がサイクリング状態になるかが解る。
これより、サイクリング状態を引き起した場合のサイクリング発生器3のパラメータ設定値範囲も明らかとなる。
図6はスペクトル拡散クロック・ジエネレータが収束する場合の位相面解析特性と、それに対応するVCO出力周波数の変化とを示す説明図である。
また、図7はスペクトル拡散クロック・ジエネレータがサイクリング状態である場合の位相面解析特性と、それに対応するVCO出力周波数の変化とを示す説明図である。
システムが収束する場合、位相軌跡が収束し、システムが安定していることが分かるが、図6に示す周波数の変化からも明らかなように、PLLとしての動作になっており、スペクトル拡散クロック・ジエネレータとして使用することができない。
これを、周波数の変化で見ても、一定の2つの周波数値の間を往復するように変化し続けている。
i=3の場合は、位相面上に安定な3点があり、i=4の場合は、位相面上に安定な4点がある。つまり、式(9)のiの数だけ位相面上に安定な点があり、その各点を移動し続ける状態がサイクリング動作である。
このような周波数変化はPLLとしては使えないが、スペクトル拡散クロック・ジエネレータとしては申し分ない。
図8はスペクトル拡散クロック・ジエネレータ(SSCG)がサイクリング状態になった場合のVCO出力スペクトルと、PLLのVCO出力スペクトル(図6の状態のVCO出力スペクトル)との差異を示す説明図である。
図8からも明らかなように、システム動作がサイクリング状態となったVCO出力は、スペクトル拡散クロック・ジエネレータとして利用可能である。
また、特別な変調制御回路を実装する必要がないため、回路構成が簡素化されて、設計・製造のコストを低減することができる効果を奏する。
図9はこの発明の実施の形態2によるスペクトル拡散クロック・ジエネレータを示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
周波数位相比較器7は基準クロック信号frの周期毎に、その基準クロック信号frと分周器5から出力された比較クロック信号fpの位相を比較する処理を実施する。
チャージ・ポンプであるCP8は周波数位相比較器7の比較結果が位相一致を示していれば基準電圧レベル(電圧値がVnである信号レベル)の信号を出力し、その周波数位相比較器7の比較結果が、比較クロック信号fpが基準クロック信号frより遅れている旨を示していれば高電圧レベル(電圧値がVHである信号レベル)の信号を出力し、その周波数位相比較器7の比較結果が、比較クロック信号fpが基準クロック信号frより進んでいる旨を示していれば低電圧レベル(電圧値がVLである信号レベル)の信号を出力する処理を実施する。
この場合も、VCO4の電圧−周波数特性は、上記実施の形態1と同様の条件で使用するものとする。
よって、VCO4の入力電圧が(Vn+x)であるときのVCO4の出力周波数yは、上記実施の形態1と同様に、式(1)のようになる。また、初期状態での周波数の関係も、上記実施の形態1と同様である。
n回目(nは自然数)の位相比較おいて、時刻t=n・Tでの基準クロック信号frと比較クロック信号fpの位相差がθn(=基準クロック信号fr−比較クロック信号fp)であるとき、サイクリング発生器3に入力される電圧h(t)は、式(3)のステップ関数U(t)を用いると、比較クロック信号fpの位相が基準クロック信号frの位相より遅れている場合(θn>0)、下記の式(10)のようになる。
一方、比較クロック信号fpの位相が基準クロック信号frの位相より進んでいる場合(θn<0)でも、電圧h(t)は、式(10)と全く同じになる。
サイクリング動作している状態は、定常状態において、位相差又はVCO出力周波数が或る1値に収束するのではなく、複数の値が繰り返し表れる状態であるから、上記実施の形態1と同様に、この状態は上記の式(9)で表される。
また、サイクリング発生器3の伝達関数が伝達関数F2(s)である場合、式(12)及び式(9)を満足することである。
ここでも、式(11)又は式(12)を用いて、上記実施の形態1と同様に、位相面解析が可能である。即ち、数式モデルによる位相面解析で、サイクリング発生器3のパラメータ設定値の設計が可能である。
以上で明らかなように、この実施の形態2の場合も、上記実施の形態1と同様の効果を奏することができる。
Claims (4)
- 基準クロック信号の周期毎に、上記基準クロック信号と比較クロック信号の位相を比較し、上記位相が一致していれば、高電圧レベルと低電圧レベルの時間幅が一致している矩形波信号を出力し、上記位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する位相比較器と、
上記位相比較器から出力された矩形波信号の電圧値に対応する周波数のクロック信号を出力する電圧制御発振器と、
上記電圧制御発振器から出力されたクロック信号を分周し、分周後のクロック信号を上記比較クロック信号として上記位相比較器に帰還させる分周器とを備えたスペクトル拡散クロック・ジエネレータにおいて、
上記電圧制御発振器から出力されるクロック信号が所定の周波数帯域内で変動するように、上記位相比較器から出力された矩形波信号を濾過して、濾過後の矩形波信号を上記電圧制御発振器に与えるサイクリング発生器を備え、
上記サイクリング発生器の伝達関数が以下のF 1 (s)又はF 2 (s)であることを特徴とするスペクトル拡散クロック・ジエネレータ。
ただし、sはラプラス変換の複素変数、a,b,c,T p ,T q は定数パラメータである。 - 基準クロック信号の周期毎に、上記基準クロック信号と比較クロック信号の位相を比較する位相比較器と、
上記位相比較器の比較結果が位相一致を示していれば基準電圧レベルの信号を出力し、上記位相比較器の比較結果が位相不一致を示していれば高電圧レベル又は低電圧レベルの信号を出力するチャージ・ポンプと、
上記チャージ・ポンプの出力信号の電圧値に対応する周波数のクロック信号を出力する電圧制御発振器と、
上記電圧制御発振器から出力されたクロック信号を分周し、分周後のクロック信号を上記比較クロック信号として上記位相比較器に帰還させる分周器とを備えたスペクトル拡散クロック・ジエネレータにおいて、
上記電圧制御発振器から出力されるクロック信号が所定の周波数帯域内で変動するように、上記チャージ・ポンプの出力信号を濾過して、濾過後の出力信号を上記電圧制御発振器に与えるサイクリング発生器を備え、
上記サイクリング発生器の伝達関数が以下のF 1 (s)又はF 2 (s)であることを特徴とするスペクトル拡散クロック・ジエネレータ。
ただし、sはラプラス変換の複素変数、a,b,c,T p ,T q は定数パラメータである。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084021A JP6202867B2 (ja) | 2013-04-12 | 2013-04-12 | スペクトル拡散クロック・ジエネレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084021A JP6202867B2 (ja) | 2013-04-12 | 2013-04-12 | スペクトル拡散クロック・ジエネレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014207559A JP2014207559A (ja) | 2014-10-30 |
JP6202867B2 true JP6202867B2 (ja) | 2017-09-27 |
Family
ID=52120801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013084021A Active JP6202867B2 (ja) | 2013-04-12 | 2013-04-12 | スペクトル拡散クロック・ジエネレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6202867B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4053359B2 (ja) * | 2002-06-28 | 2008-02-27 | 三菱電機株式会社 | Pll回路およびその設計方法 |
JP5052739B2 (ja) * | 2004-03-15 | 2012-10-17 | 三菱電機株式会社 | Pll回路 |
EP1958336A2 (en) * | 2005-11-07 | 2008-08-20 | Omnispread Communication, Inc. | Non-linear feedback control loops as spread spectrum clock generator |
-
2013
- 2013-04-12 JP JP2013084021A patent/JP6202867B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014207559A (ja) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085101B2 (en) | Spread spectrum clock generation device | |
EP2312756B1 (en) | A dual reference oscillator phase-lock loop | |
US7088155B2 (en) | Clock generating circuit | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
CN105281763B (zh) | 具有扩展频谱时钟生成的高频振荡器 | |
CN106160414A (zh) | 在脉宽调制切换频率的同步上有改进的切换式功率转换器 | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
CN109412587A (zh) | 锁相回路电路 | |
DE102007027331B4 (de) | Phasenregelkreis mit zweistufiger Steuerung | |
JP2014518461A (ja) | 高線形性位相周波数検出器 | |
JP2010288073A (ja) | スペクトラム拡散クロック生成器及び半導体装置 | |
JP6202867B2 (ja) | スペクトル拡散クロック・ジエネレータ | |
US9240794B2 (en) | Apparatus and methods for phase-locked loop startup operation | |
WO2020012557A1 (ja) | 位相同期回路 | |
US10200045B2 (en) | Spread spectrum clock generator circuit | |
US9385860B2 (en) | Fractional PLL circuit | |
JP6950172B2 (ja) | スペクトラム拡散クロック発生回路 | |
JP2005151444A (ja) | 周波数シンセサイザ | |
TWI552532B (zh) | 展頻時脈產生器與展頻時脈信號產生方法 | |
Konwar et al. | Some aspects of modelling and simulation of a high frequency and fast settling time proportional-integral-derivative controlled phase-locked loop | |
JP2014099796A (ja) | スペクトル拡散クロック・ジエネレータ | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
KR101855354B1 (ko) | 저주파 동기신호를 생성하는 장치 및 방법 | |
JP2916943B2 (ja) | 周波数倍周器 | |
TW201340616A (zh) | 頻率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6202867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |