JP6193187B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6193187B2 JP6193187B2 JP2014156721A JP2014156721A JP6193187B2 JP 6193187 B2 JP6193187 B2 JP 6193187B2 JP 2014156721 A JP2014156721 A JP 2014156721A JP 2014156721 A JP2014156721 A JP 2014156721A JP 6193187 B2 JP6193187 B2 JP 6193187B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- node
- circuit
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
図1は、第1の実施形態が適用されるMRAMを用いた不揮発性メモリの一例を示している。メモリセルアレイ11は、マトリクス状に配置された複数のメモリセルMCを有している。メモリセルアレイ11の周辺には、ロウデコーダ12及びリード/ライト回路13が配置されている。
上記構成において、データの書き込み時、信号COLが例えばローレベルに設定され、セレクタSL1、SL2により、書き込み用グローバルビット線WGBLt、WGBLcが選択される。この後、ロウデコーダ12により、ワード線WL0、信号WS0がハイレベルに設定される。また、信号GDSは、ローレベルに設定される。
データの読み出し時、信号COLが例えばハイローレベルに設定され、セレクタSL1、SL2により、ビット線BLt、BLcが選択される。ビット線BLt、BLcは、共にハイレベルにプリチャージされる。この後、ロウデコーダ12により、ワード線WL0、及び信号GDSがハイレベルに設定され、信号WS0がローレベルに設定される。このため、第1、第2、第4のNMOSトランジスタT1、T2、T4がオンとされる。第1、第2、第4のNMOSトランジスタT1、T2、T4がオンとなることにより、ローカルビット線BLt、BLcの電荷が第1、第2のMTJ素子MTJ1、MTJ2及び第1、第2、第4のNMOSトランジスタT1、T2、T4を介して流れる。
図2は、第1の実施形態に適用されるロウデコーダ12の一部を示している。
図3は、上記ロウデコーダの動作を示している。
図4は、第1の実施形態をリード/ライト回路13のカラムデコーダに適用した場合を示している。
図5は、図4に示すカラムデコーダの動作を示している。図5に示す動作は、図3に示すロウデコーダの動作と基本的に同様である。例えばメモリセルMCからデータを読み出す際、クロック信号CLKに従って、MRAMがアクティブサイクルACTとなると、アクティブサイクルの初期において、信号/PS2が短時間ハイレベルからローレベルに変化される。これにより、PMOSトランジスタP2が短時間オンとされて、仮想電源ノードVS2が電源電圧VDDに充電される。
図8(a)(b)は、MRAMに適用されるセンスアンプの一例を示している。センスアンプの構成は、これに限定されるものではない。
上記第1の実施形態は、MRAMのワード線WL0〜WLn、或いはカラム選択線COLの電圧を制御することにより、待機時の消費電力を低減するとともに、リードディスターブを防止する場合について説明した。これに対して、第2の実施形態は、SRAM(static random access memory)のワード線の電圧を制御することにより、リードディスターブを防止する場合について説明する。
上記第2の実施形態は、SRAMのリードディスターブの抑制、及び待機時の消費電力削減について説明した。これに対して、第3の実施形態は、論理回路の消費電力を削減するものである。
Claims (8)
- 電源電圧が供給される第1のノードと第2のノードとの間に接続され、アクティブサイクルの初期でオンとされ、前記第2のノードを前記電源電圧に充電し、前記アクティブサイクル中にオフとされ、前記アクティブサイクル以外ではオフ状態が維持される第1導電型の第1のトランジスタと、
前記第2のノードに充電された電荷により駆動され、前記アクティブサイクルにおいて、入力信号に基づき前記電源電圧より低い電圧を出力する第1の論理回路と
を具備することを特徴とする半導体装置。 - 前記入力信号は、ロウデコーダの出力信号であり、前記第1の論理回路は第1のインバータ回路であり、前記第1のインバータ回路の出力端はワード線に接続され、前記ワード線はメモリセルを選択する第2の導電型の第2のトランジスタのゲート電極に接続され、前記ワード線は前記第1のインバータ回路から出力される前記電源電圧より低い電圧により前記第2のトランジスタを駆動することを特徴とすることを特徴とする請求項1記載の半導体装置。
- 前記第1の論理回路は第2のインバータ回路であり、前記入力信号はカラムデコーダの出力信号であり、前記第2のインバータ回路の出力端はカラム選択線に接続され、前記カラム選択線は、メモリセルに接続されたビット線を選択する第2の導電型の第3のトランジスタのゲート電極に接続され、前記カラム選択線は、前記電源電圧より低い電圧により前記第3のトランジスタを駆動することを特徴とする請求項1記載の半導体装置。
- 前記メモリセルは、磁気抵抗効果素子を含むことを特徴とする請求項2又は3記載の半導体装置。
- 前記第1のトランジスタのゲート電極に供給される信号のパルス幅を、半導体装置のプロセス、電圧、及び温度のばらつきに基づき変化させる回路をさらに具備することを特徴とする請求項4記載の半導体装置。
- 前記ビット線に接続され、クランプ回路を持たないセンスアンプをさらに具備することを特徴とする請求項3記載の半導体装置。
- 前記メモリセルはスタティックRAMであることを特徴とする請求項2記載の半導体装置。
- 前記第1のノードと前記第2のノードとの間に接続され、前記アクティブサイクルにおいて、前記第2のノードを前記電源電圧より低い電圧に保持する第2導電型の第4のトランジスタと、
を具備し、
前記第1の論理回路は、前記第2のノードに充電された電荷により駆動される第1、第2のフリップフロップ回路と、
前記第2のノードに充電された電荷により駆動され、前記第1のフリップフロップ回路と前記第2のフリップフロップ回路の間に接続された第2の論理回路と
を具備することを特徴とする請求項1記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014156721A JP6193187B2 (ja) | 2014-07-31 | 2014-07-31 | 半導体装置 |
US14/638,269 US9934835B2 (en) | 2014-07-31 | 2015-03-04 | Semiconductor device capable of reducing power consumption |
US15/920,919 US10229725B2 (en) | 2014-07-31 | 2018-03-14 | Semiconductor device capable of reducing power consumption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014156721A JP6193187B2 (ja) | 2014-07-31 | 2014-07-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016033841A JP2016033841A (ja) | 2016-03-10 |
JP6193187B2 true JP6193187B2 (ja) | 2017-09-06 |
Family
ID=55180700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014156721A Active JP6193187B2 (ja) | 2014-07-31 | 2014-07-31 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9934835B2 (ja) |
JP (1) | JP6193187B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7158250B2 (ja) | 2018-11-13 | 2022-10-21 | 茂郎 笹本 | 建築用部材の固定構造 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10134459B2 (en) * | 2015-02-03 | 2018-11-20 | Globalfoundries Singapore Pte. Ltd. | MRAM with metal-insulator-transition material |
US9583167B2 (en) * | 2015-04-29 | 2017-02-28 | Globalfoundries Singapore Pte. Ltd. | Low power memory cell with high sensing margin |
US10261563B1 (en) | 2017-12-12 | 2019-04-16 | Apple Inc. | Hybrid power switch |
JP7196040B2 (ja) * | 2019-03-14 | 2022-12-26 | 株式会社東芝 | 半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100254134B1 (ko) * | 1991-11-08 | 2000-04-15 | 나시모토 류우조오 | 대기시 전류저감회로를 가진 반도체 집적회로 |
JPH0964295A (ja) | 1995-08-18 | 1997-03-07 | Hitachi Ltd | 半導体記憶装置 |
JP2002042476A (ja) * | 2000-07-25 | 2002-02-08 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
US7082053B1 (en) * | 2003-12-24 | 2006-07-25 | Silicon Magnetic Systems | Non-volatile latch with magnetic junctions |
JP5100035B2 (ja) * | 2005-08-02 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP5158624B2 (ja) * | 2006-08-10 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7697365B2 (en) * | 2007-07-13 | 2010-04-13 | Silicon Storage Technology, Inc. | Sub volt flash memory system |
JP5221323B2 (ja) | 2008-12-25 | 2013-06-26 | 株式会社東芝 | 半導体記憶装置 |
JP5614150B2 (ja) * | 2010-07-29 | 2014-10-29 | ソニー株式会社 | 抵抗変化型メモリデバイス |
US8830783B2 (en) * | 2011-01-03 | 2014-09-09 | Arm Limited | Improving read stability of a semiconductor memory |
JP6424448B2 (ja) * | 2014-03-28 | 2018-11-21 | 株式会社ソシオネクスト | 半導体記憶装置 |
GB2527363B (en) * | 2014-06-20 | 2019-06-19 | Advanced Risc Mach Ltd | Read assist techniques in a memory device |
-
2014
- 2014-07-31 JP JP2014156721A patent/JP6193187B2/ja active Active
-
2015
- 2015-03-04 US US14/638,269 patent/US9934835B2/en active Active
-
2018
- 2018-03-14 US US15/920,919 patent/US10229725B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7158250B2 (ja) | 2018-11-13 | 2022-10-21 | 茂郎 笹本 | 建築用部材の固定構造 |
Also Published As
Publication number | Publication date |
---|---|
US9934835B2 (en) | 2018-04-03 |
US20160035405A1 (en) | 2016-02-04 |
US20180247686A1 (en) | 2018-08-30 |
JP2016033841A (ja) | 2016-03-10 |
US10229725B2 (en) | 2019-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10885954B2 (en) | Memory devices comprising a write assist circuit | |
US6873561B2 (en) | Semiconductor memory device operating with low current consumption | |
KR101799482B1 (ko) | 기입 어시스트 회로를 포함하는 정적 메모리 장치 | |
US9734905B2 (en) | Non-volatile memory using bi-directional resistive elements | |
US10229725B2 (en) | Semiconductor device capable of reducing power consumption | |
US9218868B2 (en) | Magnetic memory | |
US20150078058A1 (en) | Semiconductor storage device and test method thereof | |
US9299421B1 (en) | Static random access memory and method thereof | |
KR101716965B1 (ko) | 비트 라인 컨트롤 기능을 갖는 메모리 | |
US8059480B2 (en) | Semiconductor memory device | |
JP6315484B2 (ja) | メモリセル及び記憶装置 | |
US8077508B1 (en) | Dynamic multistate memory write driver | |
US20150103604A1 (en) | Memory array architectures having memory cells with shared write assist circuitry | |
JP2009070480A (ja) | 半導体記憶装置 | |
US20130258794A1 (en) | Memory device having control circuitry for sense amplifier reaction time tracking | |
US9165642B2 (en) | Low voltage dual supply memory cell with two word lines and activation circuitry | |
JP2009064512A (ja) | 半導体記憶装置 | |
JP7453135B2 (ja) | 半導体装置 | |
TW201839774A (zh) | 記憶胞與記憶體胞陣列及其相關操作方法 | |
JP6107472B2 (ja) | 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ | |
US8723557B2 (en) | Multi-supply symmetric driver circuit and timing method | |
KR101791728B1 (ko) | 메모리 아키텍처 | |
CN116264091A (zh) | 半导体器件 | |
JP2005332495A (ja) | 半導体記憶装置 | |
JP6288643B2 (ja) | 不揮発性ラッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6193187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |