JP6192402B2 - 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 - Google Patents
多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 Download PDFInfo
- Publication number
- JP6192402B2 JP6192402B2 JP2013147409A JP2013147409A JP6192402B2 JP 6192402 B2 JP6192402 B2 JP 6192402B2 JP 2013147409 A JP2013147409 A JP 2013147409A JP 2013147409 A JP2013147409 A JP 2013147409A JP 6192402 B2 JP6192402 B2 JP 6192402B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- layer
- silicon thin
- graphene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 111
- 239000010409 thin film Substances 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 title description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 79
- 229910021389 graphene Inorganic materials 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 77
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 55
- 238000005224 laser annealing Methods 0.000 claims description 20
- 238000004380 ashing Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 111
- 239000013078 crystal Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 125000004432 carbon atom Chemical group C* 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000002210 silicon-based material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Photovoltaic Devices (AREA)
- Liquid Crystal (AREA)
Description
例えば、前記表示装置は、液晶ディスプレイまたは有機ELディスプレイである。
本実施形態は、多結晶シリコン薄膜の製造方法であって、以下のステップを備える。
多結晶シリコン薄膜のベース層4は、従来または将来の方法によって製造することができるが、本発明はこれに限らない。
まず、ベースを提供する。このベースは、ガラス基板、プラスチックベース又は他の透明ベースであってもよいし、他の不透明ベース、例えばシリコンベースであってもよい。そして、ベース上にバッファー層を形成する。このバッファー層は、例えば、障壁層及び応力バッファー層からなる。障壁層は、窒化ケイ素層であってもよい。該窒化ケイ素層は、一般的に、化学気相成長法によって形成される。応力バッファー層は、一般的に、酸化ケイ素である。該酸化ケイ素層は、一般的に、化学気相成長法によって形成され、その膜層構造が緊密する。このベース及びバッファー層により多結晶シリコン薄膜のベース層4を構成する。なお、該ベース層4はこれに限らず、多結晶シリコン薄膜における他の機能層または他の補助層を備えてもよい。
グラフェン層2は、剥離製造法によって形成されてもよい。剥離製造法では、まず、化学気相成長法によって、金属ベース上に多層のグラフェンを連続的に成長し、そして、金属ベースを犠牲層として腐食して、多層のグラフェンを、貼り付けようとする箇所に転換する。形成されたグラフェン層2は、2〜10層のグラフェンであることが好ましい。グラフェン層において、各層は1つの炭素原子の厚みを有する。なお、グラフェン層2は、他の方法で製造されてもよく、本発明はこれに限らない。
形成された非晶質シリコン層の厚みは、40〜50nmであってもよい。非晶質シリコン層は、例えば、プラズマ化学気相成長法によって形成されてもよい。なお、非晶質シリコン層は、低圧化学気相成長法、物理気相成長法、スパッタリング法などによって形成されてもよい。また、後続のレーザ製造工程において水素爆発を避けるように、必要によって、非晶質シリコン層に対して脱水素を行ってもよい。
結晶化するに用いられるエキシマレーザのレーザビームとして、ArF(波長が193nmで、パルス幅が17nsである)、KrF(波長が248nmで、パルス幅が23nsである)、XeCl(波長が308nmで、パルス幅が30nsである)、XeF(波長が351nmで、パルス幅が20nsである)等の紫外光源を用いてもよい。グラフェン層上に非晶質シリコン層を形成したサンプルを真空室内に放置し、ベースの温度が200〜300℃であることが好ましく、気圧が2×10-4〜8×10-4Paであることが好ましい。エキシマレーザによって非晶質シリコンを融化し、エキシマレーザのエネルギー密度が50〜500mJ/cm2であることが好ましく、レーザの出力周波数が3〜10Hzであることが好ましい。
欠陥密度が低いメリットを有し、結晶粒子が均一な大きさを有して順序正しく配列し、且つ大きくなって、さらによい表面平坦度を有する。
本実施形態のステップ(1)〜(3)は、実施形態1−(a)のステップ(1)〜(3)と同じであり、非晶質シリコン層を結晶化して多結晶シリコン層を形成する方法は、高温炉法であってもよい。即ち、高温炉内において、希ガス雰囲気(例えば、Ar、N2等)で、非晶質シリコンを600℃以上で加熱して融化させ、そして、温度を変えてアニールし、シリコン原子1をグラフェンの誘導によって結晶化させて多結晶シリコン3を形成し、多結晶シリコン薄膜を得る。
本実施形態のステップ(1)〜(3)は、実施形態1-(a)のステップ(1)〜(3)と同じであり、パルス快速熱焼結法によって、非晶質シリコンを融化させ、シリコン原子1をグラフェンの誘導によって結晶化させて多結晶シリコン3を形成してもよい。
本実施形態は、多結晶シリコン薄膜の製造方法であって、以下のステップを備える。
非晶質シリコン層の形成方法や、グラフェン層の形成方法が、実施形態1と同じであってもよい。
該ステップに用いられる結晶化方法は、実施形態1と同じであってもよい。グラフェン結晶体は、大規模に製造することができ、且つ結晶体の品質がよい。多結晶シリコン薄膜の製造工程によって製造されるグラフェンは、その厚みが2〜10層だけであるため、このような薄層のグラフェンは、光の透過率が95%も超えるほど高いので、エキシマレーザアニール法に影響しない。
グラフェン層がn型半導体または導体である場合、非晶質シリコンを結晶化して形成されたp型半導体シリコンとマッチングしないため、グラフェン層を除去することが好ましい。グラフェン層は、1層または複数層の炭素原子だけであるため、一番軽いアッシングによってグラフェンを完全に除去できる。なお、グラフェン層がp型半導体である場合、グラフェン層と多結晶シリコン層との間にやはりある程度の差異が存在することを考えて、アッシング法によって除去することが好ましい。例えば、該アッシング工程において、酸素ドライエッチングによってグラフェン層をアッシングする。該酸素ドライエッチング工程は、プラズマエッチング装置内の酸素流量及び全体のエッチング時間を調整することで、グラフェン層のエッチングを実現するとともに、多結晶シリコン層に傷付けない目的に達することができる。
2 グラフェン層
3 多結晶シリコン
4 ベース層
Claims (8)
- 互いに隣接するグラフェン層及び非晶質シリコン層を形成するステップであって、前記グラフェン層がp型グラフェン層である、ステップ(1)と、
前記p型グラフェン層を備えた非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップ(2)と、
を備えることを特徴とする多結晶シリコン薄膜の製造方法。 - 前記ステップ(1)は、
ベース層上に非晶質シリコン層を形成し、そして、非晶質シリコン層上にグラフェン層を形成することを特徴とする請求項1に記載の多結晶シリコン薄膜の製造方法。 - 前記ステップ(2)の後に、
アッシング工程によってグラフェン層を除去するステップ(3)をさらに備えることを特徴とする請求項2に記載の多結晶シリコン薄膜の製造方法。 - 前記ステップ(3)におけるアッシング工程は、酸素ドライエッチングによってグラフェン層をアッシングすることを特徴とする請求項3に記載の多結晶シリコン薄膜の製造方法。
- 前記ステップ(1)は、
ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成することを特徴とする請求項1に記載の多結晶シリコン薄膜の製造方法。 - 前記ステップ(1)におけるグラフェン層は、2〜10層のグラフェンであり、非晶質シリコン層の厚みは40〜50nmであることを特徴とする請求項1〜5のいずれか1項に記載の多結晶シリコン薄膜の製造方法。
- 前記ステップ(2)において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、高温炉法、パルス快速熱焼結法、エキシマレーザアニール法の中のいずれか1つであることを特徴とする請求項1〜6のいずれか1項に記載の多結晶シリコン薄膜の製造方法。
- 前記ステップ(2)において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、エキシマレーザアニール法であり、そのエキシマレーザのエネルギー密度は、50〜500mJ/cm2であり、レーザの出力周波数は3〜10Hzであることを特徴とする請求項7に記載の多結晶シリコン薄膜の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210375067.4 | 2012-09-29 | ||
CN201210375067.4A CN102856173B (zh) | 2012-09-29 | 2012-09-29 | 一种多晶硅薄膜及其制备方法、阵列基板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072518A JP2014072518A (ja) | 2014-04-21 |
JP6192402B2 true JP6192402B2 (ja) | 2017-09-06 |
Family
ID=47402649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013147409A Expired - Fee Related JP6192402B2 (ja) | 2012-09-29 | 2013-07-16 | 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9142409B2 (ja) |
EP (1) | EP2713401B1 (ja) |
JP (1) | JP6192402B2 (ja) |
KR (1) | KR101602997B1 (ja) |
CN (1) | CN102856173B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606535B (zh) | 2013-11-26 | 2016-01-06 | 深圳市华星光电技术有限公司 | 软性显示器组件的制作方法及其制作的软性显示器组件 |
US9171719B2 (en) | 2013-12-30 | 2015-10-27 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Method of defining poly-silicon growth direction |
CN103730336B (zh) * | 2013-12-30 | 2016-07-06 | 深圳市华星光电技术有限公司 | 定义多晶硅生长方向的方法 |
CN104022023A (zh) * | 2014-06-24 | 2014-09-03 | 上海大学 | 准分子激光辅助醋酸镍溶液金属诱导晶化非晶硅薄膜的方法 |
CN104037066B (zh) * | 2014-06-25 | 2017-05-31 | 深圳市华星光电技术有限公司 | 定义多晶硅生长方向的方法 |
CN104966663B (zh) * | 2015-05-22 | 2020-01-14 | 信利(惠州)智能显示有限公司 | 低温多晶硅薄膜及其制备方法、以及薄膜晶体管 |
CN105088336B (zh) * | 2015-07-24 | 2018-05-18 | 深圳市华星光电技术有限公司 | 一种多晶硅制备装置及方法 |
CN105527771A (zh) * | 2016-02-18 | 2016-04-27 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
US11171015B2 (en) * | 2019-09-11 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer |
CN110838467A (zh) * | 2019-10-18 | 2020-02-25 | 武汉华星光电技术有限公司 | 低温多晶硅基板的制作方法及低温多晶硅基板 |
KR102384916B1 (ko) * | 2020-02-24 | 2022-04-12 | 주식회사 인포비온 | 에너지빔 조사를 이용한 대면적 그래핀 박막의 제조방법 |
CN115385328B (zh) * | 2022-09-22 | 2023-10-17 | 北京石墨烯技术研究院有限公司 | 石墨烯复合材料及其制备方法和应用 |
CN117711917B (zh) * | 2024-02-05 | 2024-05-28 | 中国科学院长春光学精密机械与物理研究所 | 一种多晶硅薄膜及其制备方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4514861B2 (ja) * | 1999-11-29 | 2010-07-28 | 株式会社半導体エネルギー研究所 | レーザ照射装置およびレーザ照射方法および半導体装置の作製方法 |
JP5046452B2 (ja) * | 2000-10-26 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101176539B1 (ko) * | 2003-11-04 | 2012-08-24 | 삼성전자주식회사 | 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법 |
KR20050066592A (ko) | 2003-12-26 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘층의 결정화 방법 |
KR20060106170A (ko) * | 2005-04-06 | 2006-10-12 | 삼성전자주식회사 | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 |
US7670886B2 (en) * | 2006-06-22 | 2010-03-02 | Tpo Displays Corp. | Method for fabricating polysilicon film |
KR100803867B1 (ko) * | 2006-09-14 | 2008-02-14 | 연세대학교 산학협력단 | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 |
KR100805155B1 (ko) * | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법 |
KR20100075100A (ko) * | 2008-12-24 | 2010-07-02 | 서울대학교산학협력단 | 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터 |
KR20090057205A (ko) | 2009-05-16 | 2009-06-04 | 이정호 | 박막 태양전지 |
US7952599B2 (en) * | 2009-05-29 | 2011-05-31 | Xerox Corporation | Heating element incorporating an array of transistor micro-heaters for digital image marking |
US8183086B2 (en) * | 2009-06-16 | 2012-05-22 | Chien-Min Sung | Diamond GaN devices and associated methods |
KR101058668B1 (ko) * | 2009-07-28 | 2011-08-22 | 서강대학교산학협력단 | 갭리스 반도체 박막의 형성 방법 |
US20110073990A1 (en) * | 2009-09-28 | 2011-03-31 | Rudolf Berger | Capacitor and Method for Making Same |
US20110108854A1 (en) | 2009-11-10 | 2011-05-12 | Chien-Min Sung | Substantially lattice matched semiconductor materials and associated methods |
US8673703B2 (en) * | 2009-11-17 | 2014-03-18 | International Business Machines Corporation | Fabrication of graphene nanoelectronic devices on SOI structures |
KR101234180B1 (ko) * | 2009-12-30 | 2013-02-18 | 그래핀스퀘어 주식회사 | 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름 |
US8901536B2 (en) * | 2010-09-21 | 2014-12-02 | The United States Of America, As Represented By The Secretary Of The Navy | Transistor having graphene base |
US8785261B2 (en) * | 2010-09-23 | 2014-07-22 | Intel Corporation | Microelectronic transistor having an epitaxial graphene channel layer |
US8883589B2 (en) * | 2010-09-28 | 2014-11-11 | Sandisk 3D Llc | Counter doping compensation methods to improve diode performance |
KR101736971B1 (ko) * | 2010-10-01 | 2017-05-30 | 삼성전자주식회사 | 그래핀 전자 소자 및 제조방법 |
CN102097297B (zh) * | 2010-11-16 | 2012-07-04 | 复旦大学 | 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法 |
US20110086756A1 (en) * | 2010-12-20 | 2011-04-14 | Gao hong-jun | Method for preparing silicon intercalated monolayer graphene |
US8866124B2 (en) * | 2011-02-02 | 2014-10-21 | Sandisk 3D Llc | Diodes with native oxide regions for use in memory arrays and methods of forming the same |
WO2012119125A2 (en) * | 2011-03-02 | 2012-09-07 | Xiangfeng Duan | High performance graphene transistors and fabrication processes thereof |
US8129215B1 (en) * | 2011-04-01 | 2012-03-06 | James P Campbell | Method for producing high temperature thin film silicon layer on glass |
KR20130006999A (ko) * | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
CN102849961B (zh) * | 2011-07-01 | 2016-08-03 | 中央研究院 | 在基板上成长碳薄膜或无机材料薄膜的方法 |
KR101920712B1 (ko) * | 2011-08-26 | 2018-11-22 | 삼성전자주식회사 | 튜너블 배리어를 구비한 그래핀 스위칭 소자 |
KR101871295B1 (ko) * | 2011-10-19 | 2018-08-03 | 삼성전자 주식회사 | 그래핀을 이용한 광 변조기 |
US8680511B2 (en) * | 2012-02-09 | 2014-03-25 | International Business Machines Corporation | Bilayer gate dielectric with low equivalent oxide thickness for graphene devices |
-
2012
- 2012-09-29 CN CN201210375067.4A patent/CN102856173B/zh active Active
-
2013
- 2013-06-28 EP EP20130174324 patent/EP2713401B1/en active Active
- 2013-07-16 JP JP2013147409A patent/JP6192402B2/ja not_active Expired - Fee Related
- 2013-07-18 KR KR1020130084759A patent/KR101602997B1/ko active IP Right Grant
- 2013-08-09 US US13/963,112 patent/US9142409B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102856173A (zh) | 2013-01-02 |
US20140091305A1 (en) | 2014-04-03 |
US9142409B2 (en) | 2015-09-22 |
EP2713401B1 (en) | 2015-05-06 |
KR101602997B1 (ko) | 2016-03-11 |
KR20140043021A (ko) | 2014-04-08 |
EP2713401A1 (en) | 2014-04-02 |
CN102856173B (zh) | 2015-03-18 |
JP2014072518A (ja) | 2014-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6192402B2 (ja) | 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 | |
US9437417B2 (en) | Low temperature polycrystalline silicon thin film and method of producing the same, array substrate and display apparatus | |
CN103681776B (zh) | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 | |
WO2017107274A1 (zh) | 一种低温多晶硅薄膜晶体管及其制备方法 | |
Howell et al. | Poly-Si thin-film transistors on steel substrates | |
JP2010245545A (ja) | 半導体装置及びその作製方法 | |
CN103730336B (zh) | 定义多晶硅生长方向的方法 | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2009016410A (ja) | 薄膜トランジスタ及びその製造方法 | |
CN106128940B (zh) | 一种低温多晶硅薄膜的制备方法 | |
US20160240377A1 (en) | Method of defining poly-silicon growth direction | |
WO2019000508A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
CN109037076A (zh) | 金属氧化物薄膜晶体管制备的方法 | |
CN103745916A (zh) | 定义多晶硅生长方向的方法 | |
CN104658891B (zh) | 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置 | |
JP2014140005A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
KR101073727B1 (ko) | 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법 | |
KR20070012609A (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
JP2009194348A (ja) | 半導体製造方法 | |
JPH02224339A (ja) | 薄膜トランジスタの作製方法 | |
JP5648252B2 (ja) | 半導体装置 | |
Nguyen et al. | Void-Defect Location Control of Laser-Crystallized Silicon Thin Films with Hole-Pattern | |
US9171719B2 (en) | Method of defining poly-silicon growth direction | |
JP2002270843A (ja) | 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6192402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |