KR101736971B1 - 그래핀 전자 소자 및 제조방법 - Google Patents

그래핀 전자 소자 및 제조방법 Download PDF

Info

Publication number
KR101736971B1
KR101736971B1 KR1020100095971A KR20100095971A KR101736971B1 KR 101736971 B1 KR101736971 B1 KR 101736971B1 KR 1020100095971 A KR1020100095971 A KR 1020100095971A KR 20100095971 A KR20100095971 A KR 20100095971A KR 101736971 B1 KR101736971 B1 KR 101736971B1
Authority
KR
South Korea
Prior art keywords
graphene
layer
channel layer
hydrophobic polymer
graphene channel
Prior art date
Application number
KR1020100095971A
Other languages
English (en)
Other versions
KR20120034419A (ko
Inventor
양희준
서순애
이성훈
정현종
허진성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100095971A priority Critical patent/KR101736971B1/ko
Priority to US13/067,254 priority patent/US8592799B2/en
Publication of KR20120034419A publication Critical patent/KR20120034419A/ko
Priority to US13/957,602 priority patent/US8835899B2/en
Application granted granted Critical
Publication of KR101736971B1 publication Critical patent/KR101736971B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/832—Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient
    • Y10S977/838—Magnetic property of nanomaterial
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes

Abstract

그래핀 전자소자 및 제조방법이 개시된다. 개시된 그래핀 전자소자는 소수성 폴리머층 상에 형성된 그래핀 채널층과, 그래핀 채널층 상에 배치된 패시베이션층을 구비한다. 소수성 폴리머층은 전사된 그래핀에 불순물이 흡착되는 것을 억제하며, 열처리된 그래핀 채널층은 패시베이션층에 의해서 다른 불순물의 흡착이 방지된다.

Description

그래핀 전자 소자 및 제조방법{Graphene electronic device and method of fabricating the same}
그래핀 채널층 상에 패시베이션층이 형성된 그래핀 전자소자 및 제조방법에 관한 것이다.
2차원 6각형 탄소 구조(2-dimensional hexagonal carbon structure)를 가지는 그래핀(graphene)은 반도체를 대체할 수 있는 새로운 물질이다. 그래핀은 제로 갭 반도체(zero gap semiconductor)이다. 또한, 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높아 고속동작 소자, 예를 들어 RF 소자(radio frequency device)에 적용될 수 있다.
그래핀은 채널폭(channel width)을 10nm 이하로 작게 하여 그래핀 나노리본(graphene nano-ribbon)(GNR)을 형성하는 경우, 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된다. 이와 같은 GNR을 이용하여 상온에서 작동이 가능한 전계 효과 트랜지스터(field effect transistor)를 제작할 수 있다.
그래핀 전자소자는 그래핀을 이용한 전자소자로서 전계효과 트랜지스터, RF(radio frequency) 트랜지스터 등을 말한다.
그라판 전자소자는 그래핀을 처리하는 과정에서 그래핀에 불순물이 포함되면서 그래핀의 특성이 영향을 받을 수 있다. 또한, 그래핀에서 불순물을 제거한 후에 대기에 노출되면서 그래핀이 오염될 수 있다. 따라서 이러한 그래핀을 구비한 전자소자는 원하는 특성을 얻기가 힘들다.
그래핀 채널층을 진공에서 열처리하여 불순물을 제거한 후, 그래핀 채널층 위에 패시베이션층을 형성한 그래핀 전자소자의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 그래핀 전자소자는:
게이트 전극으로 작용하는 도전성 기판;
상기 기판 상에 배치된 게이트 옥사이드;
상기 게이트 옥사이드 상의 소수성 폴리머;
상기 소수성 폴리머 상의 그래핀 채널층;
상기 그래핀 채널층의 양단에 각각 배치된 소스 전극과 드레인 전극; 및
상기 소스 전극 및 드레인 전극에 노출된 상기 그래핀 채널층을 덮는 패시베이션층;을 구비한다.
상기 소수성 폴리머는 HMDS (hexamethyldisilazane)일 수 있다.
상기 소수성 폴리머는 10nm-100nm 두께로 형성될 수 있다.
상기 패시베이션층은 실리콘 옥사이드로 형성될 수 있다.
상기 패시베이션층은 10nm~100nm 두께로 형성될 수 있다.
상기 그래핀 채널층은 단층 또는 이층(bi-layer)의 그래핀으로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 그래핀 전자소자는:
기판;
상기 기판의 소수성 폴리머;
상기 소수성 폴리머 상의 그래핀 채널층;
상기 그래핀 채널층의 양단에 각각 배치된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극에 노출된 상기 그래핀 채널층을 덮는 게이트 옥사이드; 및
상기 소스 전극 및 상기 드레인 전극 사이에서 상기 채널층 위로 형성된 게이트 전극;을 구비할 수 있다.
본 발명의 또 다른 실시예에 따른 그래핀 전자소자의 제조방법은:
게이트 전극인 실리콘 기판 상에 게이트 옥사이드를 형성하는 단계;
상기 게이트 옥사이드 상에 소수성 폴리머를 형성하는 단계;
상기 소수성 폴리머 상에 그래핀층을 형성하는 단계;
상기 그래핀 상에 소스 전극 및 드레인 전극을 이격되게 형성하는 단계;
상기 그래핀층을 패터닝하여 상기 소스 전극 및 소스 드레인이 그 양단에 형성되게 그래핀 채널층을 형성하는 단계;
상기 결과물을 진공 상태에서 열처리하는 단계; 및
상기 그래핀 채널층을 덮는 패시베이션층을 형성하는 단계;를 포함한다.
상기 열처리 단계는 대략 10-5~10-7 torr 진공상태로 대략 150~250℃ 에서 열처리하는 단계일 수 있다.
본 발명의 또 다른 실시예에 따른 그래핀 전자소자의 제조방법은:
기판 상에 소수성 폴리머를 형성하는 단계;
상기 소수성 폴리머 상에 그래핀 채널층을 형성하는 단계;
상기 기판을 진공 상태에서 열처리하는 단계;
상기 그래핀 채널층을 덮는 게이트 옥사이드를 형성하는 단계;
상기 그래핀 채널층의 양단 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 및 상기 드레인 전극 사이에서 상기 채널층 위로 게이트 전극을 형성하는 단계를 포함한다.
일 실시예에 따른 그래핀 전자소자는 그래핀 채널층상에 패시베이션층 또는 게이트 옥사이드가 형성되어서, 그래핀 채널층의 고유특성이 손상되는 것이 방지된다.
다른 실시예에 따른 그래핀 전자소자의 제조방법은 그래핀 채널층을 열처리 한 후, 그래핀 채널층 상에 패시베이션층 또는 게이트 옥사이드를 형성하므로, 그래핀 채널층이 수분 또는 다른 휘발물질에 의해 흡착되는 것을 방지한다.
도 1은 일 실시예에 따른 그래핀 전자소자의 구조를 보여주는 개략적 단면도이다.
도 2는 다른 실시예에 따른 그래핀 전자소자의 구조를 보여주는 개략적 단면도이다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 그래핀 전자소자의 제조방법을 단계별로 보여주는 측면도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 그래핀 전자소자의 제조방법을 단계별로 보여주는 측면도이다.
도 5는 종래의 그래핀 채널층을 구비한 트랜지스터의 전기적 특성을 도시한 그래프이다.
도 6은 본 발명에 따른 트랜지스터의 전기적 특성을 도시한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 일 실시예에 따른 그래핀 전자소자(100)의 구조를 보여주는 개략적 단면도이다.
도 1을 참조하면, 실리콘 기판(110) 상에 게이트 옥사이드(112)가 형성되어 있다. 게이트 옥사이드(112)는 실리콘 옥사이드로 대략 100nm~300nm 두께로 형성될 수 있다. 실리콘 기판(110)은 도전성 기판으로 게이트 전극으로도 칭한다.
게이트 옥사이드(112) 상에는 소수성 폴리머층(120)이 형성된다. 소수성 폴리머층(120)은 HMDS (hexamethyldisilazane)로 대략 10nm-100nm 두께로 형성될 수 있다. 소수성 폴리머층(120)이 10nm 이하로 형성되는 경우는 전류 누설(leakage)이 일어날 수 있다. 소수성 폴리머층(120)이 100nm 이상으로 형성되는 경우 게이트 전압이 증가할 수 있으며, 소스 전극 및 드레인 전극과 게이트 전극 사이의 커패시턴스가 증가할 수 있다.
소수성 폴리머층(120) 상에는 그래핀 채널층(130)이 형성된다. 그래핀 채널층(130)은 CVD 그래핀이 게이트 옥사이드(112) 상에 전사된 후 패터닝되어 형성될 수 있다. 그래핀 채널층(130)은 1층 또는 2층의 그래핀으로 이루어질 수 있다. 소수성 폴리머층(120)은 그래핀의 전사를 용이하게 하며, 그래핀에 수분 등의 휘발물질이 흡착되는 것을 억제한다.
그래핀 채널층(130)의 양단 위에는 각각 소스 전극(142) 및 드레인 전극(140)이 형성된다. 그래핀 채널층(130) 상에서 소스 전극(142) 및 드레인 전극(144) 사이에는 그래핀 채널층(130)을 덮는 패시베이션층(150)이 형성된다. 패시베이션층(150)은 실리콘 옥사이드로 형성될 수 있다. 패시베이션층(150)은 대략 5nm ~ 30nm 두께로 형성될 수 있다.
도 1의 그래핀 전자소자는 백게이트 타입 트랜지스터이다.
그래핀 채널층(130)의 폭을 대략 1 nm ~ 20 nm 정도로 형성하는 경우, 그래핀 채널층(130)은 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된 반도체 성질을 가진다. 따라서, 도 1의 그래핀 전자소자는 전계효과 트랜지스터가 된다. 그래핀을 채널로 사용하는 전계효과 트랜지스터는 상온에서 작동이 가능하다.
한편, 그래핀 채널층(130)의 폭(W)을 대략 100 nm 이상으로 형성하는 경우, 그래핀 채널층(130)은 도전체로서 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높다. 이러한 그래핀 채널층(130)을 가진 그래핀 전자소자는 RF 트랜지스터로 된다.
도 2는 다른 실시예에 따른 그래핀 전자소자(200)의 구조를 개략적으로 보여주는 단면도이다.
도 2를 참조하면, 기판(210) 상에 소수성 폴리머층(220)이 형성된다. 소수성 폴리머층(220)은 HMDS (hexamethyldisilazane) 형성될 수 있다. 소수성 폴리머층(220) 상에는 그래핀 채널층(230)이 형성된다. 그래핀 채널층(230)은 CVD 그래핀이 절연층(210) 상에 전사된 후 패터닝되어 형성될 수 있다. 그래핀 채널층(230)은 1층 또는 2층의 그래핀으로 이루어질 수 있다.
소수성 폴리머층(220)은 그래핀의 전사를 용이하게 하며, 그래핀에 수분 등의 휘발물질이 흡착되는 것을 억제한다.
그래핀 채널층(230)의 양단 위에는 각각 소스 전극(242) 및 드레인 전극(244)이 형성된다. 그래핀 채널층(230) 상에서 소스 전극(242) 및 드레인 전극(244) 사이에는 그래핀 채널층(230)을 덮는 게이트 옥사이드(250)가 형성된다. 게이트 옥사이드(250)는 실리콘 옥사이드로 형성될 수 있다. 게이트 옥사이드(250)는 대략 5 nm ~ 30 nm 두께로 형성될 수 있다.
도 2의 트랜지스터는 탑 게이트 타입 트랜지스터이다.
그래핀 채널층(230)의 폭을 대략 1 nm ~ 20 nm 정도로 형성하는 경우, 그래핀 채널층(230)은 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된 반도체 성질을 가진다. 따라서, 도 2의 그래핀 전자소자는 전계효과 트랜지스터가 된다. 그래핀을 채널로 사용하는 전계효과 트랜지스터는 상온에서 작동이 가능하다.
한편, 그래핀 채널층(230)의 폭(W)을 대략 100 nm 이상으로 형성하는 경우, 그래핀 채널층(230)은 도전체로서 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높다. 이러한 그래핀 채널층(230)을 가진 그래핀 전자소자는 RF 트랜지스터로 된다. 이하에서는 도 1의 그래핀 전자소자의 제조방법을 상세하게 설명한다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 그래핀 전자소자(300)의 제조방법을 단계별로 보여주는 측면도이다.
도 3a를 참조하면, 실리콘 기판(310) 상에 게이트 옥사이드(312)를 형성한다. 실리콘 기판(310)은 불순물로 도핑된 도전성 기판으로 게이트 전극으로 작용한다. 게이트 옥사이드(312)는 실리콘 기판(310)를 열산화 처리하여 형성된 실리콘 옥사이드일 수 있으며, 100 nm ~ 300 nm 두께로 형성될 수 있다.
게이트 옥사이드(312) 상에 소수성 폴리머층(320)을 형성한다. 소수성 폴리머층(320)은 HMDS (hexamethyldisilazane)를 화학기상증착방법으로 증착할 수 있으며, 대략 10nm ~ 100 nm 두께로 형성될 수 있다. 소수성 폴리머층(320)이 10 nm 이하로 형성되는 경우는 전류 누설(leakage)이 일어날 수 있다. 소수성 폴리머층(320)이 100 nm 이상으로 형성되는 경우 게이트 전압이 증가할 수 있으며, 소스 전극 및 드레인 전극과 게이트 전극 사이의 커패시턴스가 증가할 수 있다.
소수성 폴리머층(320) 상에 그래핀층(332)을 전사한다. 그래핀층(332)은 CVD 그래핀을 사용할 수 있다. 그래핀층(322)은 단층 또는 2층의 그래핀으로 이루어진다.
도 3b를 참조하면, 그래핀층(332) 상에 이격된 소스 전극(342) 및 드레인 전극(344)을 형성한다.
그래핀층(332)을 패터닝하여 그래핀 채널층(330)을 형성한다. 그래핀 채널층(330)의 폭을 대략 1 nm ~ 20 nm 정도로 형성하는 경우, 그래핀 채널층(330)은 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된 반도체 성질을 가진다. 따라서, 그래핀 전자소자는 전계효과 트랜지스터가 된다. 그래핀을 채널로 사용하는 전계효과 트랜지스터는 상온에서 작동이 가능하다.
한편, 그래핀 채널층(330)의 폭(W)을 대략 100 nm 이상으로 형성하는 경우, 그래핀 채널층(330)은 도전체로서 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높다. 이러한 그래핀 채널층(330)을 가진 그래핀 전자소자는 RF 트랜지스터로 될 수 있다.
이어서, 그래핀 채널층(330)의 양단에 소스 전극(342) 및 드레인 전극(344)을 형성한다.
도 3c를 참조하면, 전술한 결과물을 진공상태에서 열처리한다. 진공 조건은 대략 10-5~10-7 torr 이며, 대략 150~250℃에서 2시간 이상 어닐링한다. 진공 열처리는 그래핀 채널층(330) 상에 흡차된 수분과 화학물질들을 증발시키며, 따라서 그래핀 채널층(330)이 고유 특성을 가지게 한다.
이어서, 그래핀 채널층(330) 상에 패시베이션층(350)을 증착한다. 패시베이션층(350)은 실리콘 옥사이드로 대략 10 nm ~ 100 nm 두께로 형성할 수 있다. 패시베이션층(350)이 10 nm 이하로 형성되는 경우 그래핀 채널층(330)이 외부 물질에 의해 도핑되어 고유 특성이 손상될 수 있다. 패시베이션층(350)이 100 nm 이상인 경우 소자 크기가 커질 수 있다.
상술한 실시예에 따르면, 소수성 폴리머층은 그 위에 그래핀층의 전사를 용이하게 하며, 그래핀층에 수분 등의 휘발물질이 흡착되는 것을 억제한다.
패터닝된 그래핀 채널층을 진공 열처리하여 그래핀 채널층에 포함된 수분 등을 제거할 수 있으며, 또한, 패시베이션층을 그래핀 채널층 상에 형성하므로, 그래핀 채널의 고유특성을 유지할 수 있게 된다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 그래핀 전자소자(400)의 제조방법을 단계별로 보여주는 측면도이다.
도 4a를 참조하면, 기판(410) 상에 소수성 폴리머층(420)을 형성한다. 기판(410)은 절연성 기판 또는 도전성 기판이 사용될 수 있다. 소수성 폴리머층(420)은 HMDS (hexamethyldisilazane)를 화학기상증착방법으로 기판(420) 상에 증착할 수 있다.
소수성 폴리머층(420) 상에 그래핀층(432)을 전사한다. 그래핀층(432)은 CVD 그래핀을 사용할 수 있다. 그래핀층(422)은 단층 또는 2층의 그래핀으로 이루어진다.
도 4b를 참조하면, 그래핀층(432)을 패터닝하여 그래핀 채널층(430)을 형성한다. 그래핀 채널층(430)의 폭을 대략 1 nm ~ 20 nm 정도로 형성하는 경우, 그래핀 채널층(430)은 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된 반도체 성질을 가진다. 따라서, 그래핀 전자소자는 전계효과 트랜지스터가 된다. 그래핀을 채널로 사용하는 전계효과 트랜지스터는 상온에서 작동이 가능하다.
한편, 그래핀 채널층(430)의 폭(W)을 대략 100 nm이상으로 형성하는 경우, 그래핀 채널층(430)은 도전체로서 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높다. 이러한 그래핀 채널층(430)을 가진 그래핀 전자소자는 RF 트랜지스터로 될 수 있다.
전술한 결과물을 진공상태에서 열처리한다. 진공 조건은 대략 10-5~10-7 torr 이며, 대략 150~250℃에서 2시간 이상 어닐링한다. 진공 열처리는 그래핀 채널층(430) 상에 흡차된 수분과 화학물질들을 증발시키며, 따라서 그래핀 채널층(430)이 고유 특성을 가지게 한다.
소수성 폴리머층(420) 상에 그래핀층(432)을 덮는 게이트 옥사이드층(450)을 형성한다. 게이트 옥사이드층(450)은 실리콘 옥사이드로 형성할 수 있다. 게이트 옥사이드층(450)은 진공 열처리된 그래핀 채널층(430)을 보호하는 역할을 한다.
도 4c를 참조하면, 게이트 옥사이드층(450)을 패터닝하여 그래핀 채널층(430)의 양단을 노출시킨 다음, 노출된 그래핀 채널층(430)에 각각 소스 전극(442) 및 드레인 전극(444)을 형성한다. 그리고, 소스 전극(442) 및 드레인 전극(444) 사이의 그래핀 채널층(430) 위로 게이트 전극(460)을 형성한다. 소스 전극(442), 드레인 전극(444) 및 게이트 전극(460)을 함께 형성할 수도 있다.
상술한 실시예에 따르면, 소수성 폴리머층 위에 그래핀층이 전사되므로, 그래핀층의 전사가 용이하게 이루어지며, 그래핀에 수분 등의 휘발물질이 흡착되는 것을 억제한다.
패터닝된 그래핀 채널층을 진공 열처리하여 그래핀 채널층에 포함된 수분 등을 제거할 수 있으며, 또한, 게이트 옥사이드층을 그래핀 채널층을 보호하는 패시베이션층으로 사용할 수 잇다.
도 5는 종래의 그래핀 채널층을 구비한 트랜지스터의 전기적 특성을 도시한 그래프이며, 도 6은 본 발명에 따른 트랜지스터의 전기적 특성을 도시한 그래프이다.
도 5를 참조하면, 종래의 트랜지스터는 그래핀 채널층에 불순물이 흡착되어서 저항이 크며, 따라서 캐리어 이동도(mobility)가 낮다. 또한, Dirac point가 60 V 이상으로 높아서 게이트 전압이 높아진다.
반면에, 본 발명의 트랜지스터는 도 6에서 보듯이, 상대적으로 저항이 낮아서 캐리어 이동도(mobility)가 높다. 또한, Dirac point가 0 V 에 근접하여 ON/OFF 제어가 용이해진다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (23)

  1. 게이트 전극으로 작용하는 도전성 기판;
    상기 기판 상에 배치된 게이트 옥사이드;
    상기 게이트 옥사이드 상의 소수성 폴리머;
    상기 소수성 폴리머 상의 그래핀 채널층;
    상기 그래핀 채널층의 양단에 각각 배치된 소스 전극과 드레인 전극; 및
    상기 소스 전극 및 드레인 전극에 노출된 상기 그래핀 채널층을 덮는 패시베이션층;을 구비한 그래핀 전자소자.
  2. 제 1 항에 있어서,
    상기 소수성 폴리머는 HMDS (hexamethyldisilazane)인 그래핀 전자소자.
  3. 제 1 항에 있어서,
    상기 소수성 폴리머는 10 nm - 100 nm 두께로 형성된 그래핀 전자소자.
  4. 제 1 항에 있어서,
    상기 패시베이션층은 실리콘 옥사이드로 형성된 그래핀 전자소자.
  5. 제 1 항에 있어서,
    상기 패시베이션층은 10 nm ~ 100 nm 두께를 가지는 그래핀 전자소자.
  6. 제 1 항에 있어서,
    상기 그래핀 채널층은 단층 또는 이층(bi-layer)의 그래핀으로 이루어진 그래핀 전자소자.
  7. 기판;
    상기 기판의 소수성 폴리머;
    상기 소수성 폴리머 상의 그래핀 채널층;
    상기 그래핀 채널층의 양단에 각각 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 노출된 상기 그래핀 채널층을 덮는 게이트 옥사이드; 및
    상기 소스 전극 및 상기 드레인 전극 사이에서 상기 채널층 위로 형성된 게이트 전극;을 구비한 그래핀 전자소자.
  8. 제 7 항에 있어서,
    상기 소수성 폴리머는 HMDS (hexamethyldisilazane)인 그래핀 전자소자.
  9. 제 7 항에 있어서,
    상기 그래핀 채널층은 단층 또는 이층(bi-layer)의 그래핀으로 이루어진 그래핀 전자소자.
  10. 게이트 전극인 실리콘 기판 상에 게이트 옥사이드를 형성하는 단계;
    상기 게이트 옥사이드 상에 소수성 폴리머를 형성하는 단계;
    상기 소수성 폴리머 상에 그래핀층을 형성하는 단계;
    상기 그래핀층 상에 소스 전극 및 드레인 전극을 이격되게 형성하는 단계;
    상기 그래핀층을 패터닝하여 상기 소스 전극 및 소스 드레인이 그 양단에 형성되게 그래핀 채널층을 형성하는 단계;
    상술한 공정으로 형성된 결과물을 진공 상태에서 열처리하는 단계; 및
    상기 그래핀 채널층을 덮는 패시베이션층을 형성하는 단계;를 포함하는 그래핀 전자소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 소수성 폴리머 형성단계는, HMDS (hexamethyldisilazane)를 증착하는 그래핀 전자소자의 제조방법.
  12. 제 10 항에 있어서,
    상기 소수성 폴리머 형성단계는, 상기 소수성 폴리머를 10 nm -100 nm 두께로 형성하는 그래핀 전자소자의 제조방법.
  13. 제 10 항에 있어서,
    상기 그래핀 채널층 형성단계는, 상기 소수성 폴리머 상으로 그래핀층을 전사하는 단계를 포함하는 그래핀 전자소자의 제조방법.
  14. 제 10 항에 있어서,
    상기 열처리 단계는 10-5~10-7 torr 진공상태로 150~250℃ 에서 열처리하는 그래핀 전자소자의 제조방법.
  15. 제 10 항에 있어서,
    상기 패시베이션층은 실리콘 옥사이드로 형성된 그래핀 전자소자의 제조방법.
  16. 제 10 항에 있어서,
    상기 패시베이션층은 10 nm ~ 100 nm 두께로 형성되는 그래핀 전자소자의 제조방법.
  17. 제 10 항에 있어서,
    상기 그래핀층은 단층 또는 이층(bi-layer)으로 이루어진 그래핀 전자소자의 제조방법.
  18. 기판 상에 소수성 폴리머를 형성하는 단계;
    상기 소수성 폴리머 상에 그래핀 채널층을 형성하는 단계;
    상기 기판을 진공 상태에서 열처리하는 단계;
    상기 그래핀 채널층을 덮는 게이트 옥사이드를 형성하는 단계;
    상기 그래핀 채널층의 양단 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 소스 전극 및 상기 드레인 전극 사이에서 상기 채널층 위로 게이트 전극을 형성하는 단계를 구비하는 그래핀 전자소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 소수성 폴리머 형성단계는, HMDS (hexamethyldisilazane)를 증착하는 그래핀 전자소자의 제조방법.
  20. 제 18 항에 있어서,
    상기 소수성 폴리머 형성단계는, 상기 소수성 폴리머를 10 nm ~ 100 nm 두께로 형성하는 그래핀 전자소자의 제조방법.
  21. 제 18 항에 있어서,
    상기 그래핀 채널층 형성단계는, 상기 소수성 폴리머 상으로 그래핀층을 전사한 후, 상기 그래핀층을 패터닝하는 단계를 포함하는 그래핀 전자소자의 제조방법.
  22. 제 18 항에 있어서,
    상기 열처리 단계는 10-5~10-7 torr 진공상태로 150~250℃ 에서 열처리하는 그래핀 전자소자의 제조방법.
  23. 제 18 항에 있어서,
    상기 그래핀 채널층은 단층 또는 이층(bi-layer)으로 이루어진 그래핀 전자소자의 제조방법.
KR1020100095971A 2010-10-01 2010-10-01 그래핀 전자 소자 및 제조방법 KR101736971B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100095971A KR101736971B1 (ko) 2010-10-01 2010-10-01 그래핀 전자 소자 및 제조방법
US13/067,254 US8592799B2 (en) 2010-10-01 2011-05-19 Graphene electronic device and method of fabricating the same
US13/957,602 US8835899B2 (en) 2010-10-01 2013-08-02 Graphene electronic device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095971A KR101736971B1 (ko) 2010-10-01 2010-10-01 그래핀 전자 소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR20120034419A KR20120034419A (ko) 2012-04-12
KR101736971B1 true KR101736971B1 (ko) 2017-05-30

Family

ID=45889025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095971A KR101736971B1 (ko) 2010-10-01 2010-10-01 그래핀 전자 소자 및 제조방법

Country Status (2)

Country Link
US (2) US8592799B2 (ko)
KR (1) KR101736971B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230058333A (ko) * 2020-06-22 2023-05-03 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736970B1 (ko) 2010-12-17 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
KR101813179B1 (ko) * 2011-06-10 2017-12-29 삼성전자주식회사 복층의 게이트 절연층을 구비한 그래핀 전자 소자
GB2492442B (en) * 2011-06-27 2015-11-04 Pragmatic Printing Ltd Transistor and its method of manufacture
US8569121B2 (en) * 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
KR101228992B1 (ko) * 2012-07-11 2013-02-01 한국기계연구원 그래핀 패턴 형성방법 및 이를 이용하는 전계효과 트랜지스터 제작방법
KR101920718B1 (ko) 2012-07-27 2018-11-21 삼성전자주식회사 그래핀 소자 제조 장치 및 이를 이용한 그래핀 소자 제조 방법
CN102856173B (zh) * 2012-09-29 2015-03-18 京东方科技集团股份有限公司 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
US9293627B1 (en) * 2012-12-03 2016-03-22 Sandia Corporation Sub-wavelength antenna enhanced bilayer graphene tunable photodetector
US8766258B1 (en) 2012-12-12 2014-07-01 International Business Machines Corporation Authentication using graphene based devices as physical unclonable functions
KR102059131B1 (ko) 2013-04-05 2019-12-24 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
KR101424603B1 (ko) * 2013-09-10 2014-08-04 한국과학기술연구원 박막 트랜지스터의 제조 방법
US10272647B2 (en) * 2014-12-19 2019-04-30 Corning Incorporated Graphene and polymer-free method for transferring CVD grown graphene onto hydrophobic substrates
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US9941380B2 (en) * 2015-11-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene transistor and related methods
KR20170070684A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 금속촉매층과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN108091698B (zh) * 2017-12-14 2020-12-29 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件
CN110112073B (zh) * 2019-04-22 2021-09-24 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093180A1 (en) 2003-04-15 2004-10-28 California Institute Of Technology Flexible carbon-based ohmic contacts for organic transistors
JP2006008454A (ja) * 2004-06-25 2006-01-12 Fuji Xerox Co Ltd 炭素微粒子構造体とその製造方法、およびこれを製造するための炭素微粒子転写体と炭素微粒子構造体製造用溶液、並びに炭素微粒子構造体を用いた炭素微粒子構造体電子素子とその製造方法、そして集積回路
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
CN101528753B (zh) 2006-10-25 2012-05-23 国立大学法人广岛大学 缩合多环芳香族化合物及其制造方法和用途
JP5135825B2 (ja) 2007-02-21 2013-02-06 富士通株式会社 グラフェントランジスタ及びその製造方法
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
JP2009277803A (ja) 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
KR20090132874A (ko) 2008-06-23 2009-12-31 삼성전자주식회사 강유전체 메모리 소자
US20110006837A1 (en) * 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
JP4527194B1 (ja) * 2009-12-11 2010-08-18 エンパイア テクノロジー ディベロップメント エルエルシー グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230058333A (ko) * 2020-06-22 2023-05-03 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR102559901B1 (ko) 2020-06-22 2023-07-27 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Also Published As

Publication number Publication date
US20120080658A1 (en) 2012-04-05
US8835899B2 (en) 2014-09-16
US20130313512A1 (en) 2013-11-28
KR20120034419A (ko) 2012-04-12
US8592799B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
KR101736971B1 (ko) 그래핀 전자 소자 및 제조방법
US8994079B2 (en) Graphene electronic devices having multi-layered gate insulating layer
KR101736970B1 (ko) 그래핀 전자 소자 및 제조방법
KR101791938B1 (ko) 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9040364B2 (en) Carbon nanotube devices with unzipped low-resistance contacts
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
KR101718961B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조 방법
KR101715355B1 (ko) 그래핀 전자 소자
US8895354B2 (en) Method of forming organic semiconductor device that includes forming electrode contact layer by treating electrode surfaces with substance containing substituted arene
WO2012131898A1 (ja) 炭化珪素半導体装置
US20160049475A1 (en) Graphene layer transfer
EP0732757A2 (en) N-channel field-effect transistor including a thin-film fullerene
KR20140072789A (ko) 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 및 그 제조방법
CN108321207B (zh) 薄膜晶体管及其制备方法、显示面板和显示装置
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
TWI591729B (zh) 雙閘極石墨烯場效電晶體及其製造方法
Lyu et al. A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage
CN113178384B (zh) SiC基欧姆接触结构及其制造方法
US8975181B2 (en) Semiconductor device and manufacturing method thereof
CN110323277B (zh) 场效应晶体管及其制备方法
KR100666933B1 (ko) 반도체 장치의 제조방법
KR101816877B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 제조 방법
JPH1012565A (ja) ダイヤモンド半導体装置及びその製造方法
US10672623B2 (en) Transistor and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant