JP6192192B2 - 不揮発性メモリインターフェース - Google Patents
不揮発性メモリインターフェース Download PDFInfo
- Publication number
- JP6192192B2 JP6192192B2 JP2016520749A JP2016520749A JP6192192B2 JP 6192192 B2 JP6192192 B2 JP 6192192B2 JP 2016520749 A JP2016520749 A JP 2016520749A JP 2016520749 A JP2016520749 A JP 2016520749A JP 6192192 B2 JP6192192 B2 JP 6192192B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- volatile memory
- request
- memory
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 306
- 230000004044 response Effects 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 40
- 238000002360 preparation method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 23
- 238000004891 communication Methods 0.000 description 20
- 240000007320 Pinus strobus Species 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000003491 array Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 210000005252 bulbus oculi Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000001508 eye Anatomy 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Storage Device Security (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
Claims (24)
- メモリインターフェース及び不揮発性メモリの間におけるバスを介して前記不揮発性メモリに送信される、要求が送信されているという指示を送信する段階、
前記バスを介して、読み取られるデータを含む前記不揮発性メモリにおける位置を識別するアドレスを含む前記要求を前記不揮発性メモリに送信する段階、
前記バスを介して、前記不揮発性メモリが情報を送信する準備できたという指示を取得する段階、
前記バスを介して、前記バスへのアクセスが前記不揮発性メモリに対して許可され済みという指示を送信する段階、及び、
前記バスを介して、前記不揮発性メモリから前記データを含む前記情報を取得する段階、
を備える
方法。 - 前記要求は、読み取り動作が前記不揮発性メモリによって実行されることを示すコマンドを含む、
請求項1に記載の方法。 - 前記バスを介して、前記メモリインターフェースが送信する要求を有するという指示を送信する段階、
をさらに備える
請求項1または2に記載の方法。 - 前記バスを介して、前記不揮発性メモリに、前記バスから前記要求を取得する準備をすべく前記不揮発性メモリによって用いられるプリアンブルを送信する段階、
をさらに備える
請求項1から3の何れか一項に記載の方法。 - 前記バスからストローブ信号を取得する段階、及び、
取得した前記ストローブ信号を用いて前記バスから前記情報を取得する段階、
をさらに備える
請求項1から4の何れか一項に記載の方法。 - 前記バスは、複数のワイヤを含み、
読み取り要求は送信され、前記不揮発性メモリからの前記情報は、前記複数のワイヤのうち同一のワイヤ上において取得される、
請求項1から5の何れか一項に記載の方法。 - 前記バスへのアクセスが前記不揮発性メモリに対して許可され済みという指示を送信する段階は、
前記バスを介して、前記不揮発性メモリが前記バスの所有権を有することを示す指示を送信する段階を含む、
請求項1から6の何れか一項に記載の方法。 - 前記バスから、前記不揮発性メモリがもはや前記バス上で前記情報を送信していないという指示を取得する段階、
をさらに備える
請求項1から7の何れか一項に記載の方法。 - 前記不揮発性メモリがもはや前記バス上で前記情報を送信していないという前記指示は、ポストアンブルを含む、
請求項8に記載の方法。 - 前記バスは、複数のワイヤを含み、
前記不揮発性メモリによって送信される前記情報は、前記複数のワイヤの第1ワイヤ上において取得され、前記不揮発性メモリがもはや前記情報を送信していないという前記指示は、前記複数のワイヤの第2ワイヤ上において取得される、
請求項8または9に記載の方法。 - メモリインターフェース及び不揮発性メモリの間におけるバスを介して、前記メモリインターフェースから前記バスを介して前記不揮発性メモリに要求が送信されていることを示す指示を、不揮発性メモリで取得する段階、
前記バスを介して前記不揮発性メモリで、読み取られるデータを含む前記不揮発性メモリにおける位置を識別するアドレスを含む前記要求を、取得する段階、
前記アドレスに基づいて読み取られる、前記不揮発性メモリにおける位置を前記不揮発性メモリで識別する段階、
前記不揮発性メモリにおける前記位置からデータを読み取り、
前記不揮発性メモリが前記メモリインターフェースに情報を送信する準備できたことを示す指示を、前記バスを介して前記不揮発性メモリから前記メモリインターフェースに送信する段階、
前記バスの所有権が前記不揮発性メモリに対して許可され済みという指示を、前記バスを介して前記メモリインターフェースから取得する段階、及び、
前記データを含む前記情報を、前記バスを介して、前記不揮発性メモリから前記メモリインターフェースに送信する段階、
を備える
方法。 - 前記メモリインターフェースが送信する要求を有するという指示を、前記バスを介して前記メモリインターフェースから取得する段階、
をさらに備える
請求項11に記載の方法。 - 前記情報がもはや前記バスを介して送信されていないことを示す指示を、前記バスを介して前記メモリインターフェースに送信する段階、
をさらに備える
請求項11または12に記載の方法。 - 前記バスから前記情報を取得する準備をすべく前記メモリインターフェースによって用いられるプリアンブルを、前記バスを介して前記メモリインターフェースに送信する段階、
をさらに備える
請求項11から13の何れか一項に記載の方法。 - 前記バスは、複数のワイヤを含み、
前記要求は取得され、前記情報は、前記複数のワイヤのうち同一のワイヤ上に送信される、
請求項11から14の何れか一項に記載の方法。 - メモリインターフェース及び不揮発性メモリの間におけるバスを介して前記不揮発性メモリに送信される、要求が送信されているという指示を送信する段階、
不揮発性メモリにおける書き込まれる位置を識別すべく用いられるアドレスを含む前記要求を、前記バスを介して前記不揮発性メモリに送信する段階、
前記バスを介して、書き込まれるデータを前記不揮発性メモリに送信する段階、
前記バスを介して、前記不揮発性メモリが前記メモリインターフェースに送信する応答を有するという指示を取得する段階、
前記バスを介して許可されている前記バスへのアクセスを、前記不揮発性メモリに対して許可する段階、及び、
前記要求に関連付けられるステータスを含む応答を、前記バスを介して前記不揮発性メモリから取得する段階、
を備える
方法。 - 前記バスから前記要求を取得する準備をすべく、前記不揮発性メモリによって用いられるプリアンブルを、前記バスを介して前記不揮発性メモリに送信する段階、
をさらに備える
請求項16に記載の方法。 - 前記バスは複数のワイヤを含み、
前記要求は取得され、前記データは、前記複数のワイヤのうち同一のワイヤ上に送信される、
請求項16に記載の方法。 - メモリインターフェース及び不揮発性メモリの間におけるバスを介して取得される、要求が前記メモリインターフェースによって前記不揮発性メモリに送信されているという指示を取得する段階、
前記バスを介して、アドレスを含む前記要求を取得する段階、
前記バスを介して取得される、前記メモリインターフェースから書き込まれるデータを取得する段階、
前記不揮発性メモリにおける、前記アドレスに基づいて書き込まれる位置を識別する段階、
前記データを前記不揮発性メモリにおける前記識別される位置に書き込む段階、
前記不揮発性メモリから前記メモリインターフェースに送信される、前記不揮発性メモリが応答を送信する準備できたという指示を送信する段階、
前記バスの所有権が前記不揮発性メモリに対して許可され済みという指示を、前記バスを介して取得する段階、及び、
前記バスを介して、前記不揮発性メモリから前記メモリインターフェースに前記応答を送信する段階、
を備える
方法。 - 前記バスから前記応答を取得する準備をすべく、前記メモリインターフェースによって用いられるプリアンブルを、前記バスを介して前記メモリインターフェースに送信する段階、
をさらに備える
請求項19に記載の方法。 - 前記バスは、複数のワイヤを含み、
前記要求は取得され、前記応答は、前記複数のワイヤのうち同一のワイヤ上に送信される、
請求項19または20に記載の方法。 - 前記応答は、前記不揮発性メモリにおける前記識別される位置に前記データを書き込むことに関連付けられる書き込み動作のステータスを含む、
請求項19から21の何れか一項に記載の方法。 - インターフェース、
を備える装置であって、
前記インターフェースは、
前記インターフェース及び不揮発性メモリの間におけるバスを介して前記不揮発性メモリに送信される、要求が前記不揮発性メモリに送信されているという指示を送信し、
読み取られるデータを含む前記不揮発性メモリにおける位置を識別するアドレスを含む前記要求を、前記バスを介して前記不揮発性メモリに送信し、
前記不揮発性メモリが情報を送信する準備できたという指示を、前記バスを介して取得し、
前記バスへのアクセスが前記不揮発性メモリに対して許可され済みという指示を、前記バスを介して送信し、
前記データを含む前記情報を、前記不揮発性メモリから前記バスを介して取得する、
装置。 - 前記インターフェースは、さらに、前記バスから前記要求を取得する準備をすべく、前記不揮発性メモリによって用いられるプリアンブルを、前記バスを介して前記不揮発性メモリに送信する、
請求項23に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2013/002080 WO2015011516A1 (en) | 2013-07-26 | 2013-07-26 | Non-volatile memory interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016525237A JP2016525237A (ja) | 2016-08-22 |
JP6192192B2 true JP6192192B2 (ja) | 2017-09-06 |
Family
ID=52391475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016520749A Active JP6192192B2 (ja) | 2013-07-26 | 2013-07-26 | 不揮発性メモリインターフェース |
Country Status (8)
Country | Link |
---|---|
US (2) | US9535829B2 (ja) |
EP (1) | EP3025239B1 (ja) |
JP (1) | JP6192192B2 (ja) |
KR (1) | KR101836219B1 (ja) |
CN (1) | CN105308584B (ja) |
BR (1) | BR112015032519B1 (ja) |
RU (1) | RU2623801C1 (ja) |
WO (1) | WO2015011516A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105308584B (zh) | 2013-07-26 | 2019-07-16 | 英特尔公司 | 非易失性存储器接口 |
US10127184B2 (en) | 2016-09-27 | 2018-11-13 | Intel Corporation | Low overheard high throughput solution for point-to-point link |
US11194524B2 (en) | 2017-09-15 | 2021-12-07 | Qualcomm Incorporated | Apparatus and method for performing persistent write operations using a persistent write command |
US11347477B2 (en) | 2019-09-27 | 2022-05-31 | Intel Corporation | Compute in/near memory (CIM) circuit architecture for unified matrix-matrix and matrix-vector computations |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4989251A (en) * | 1988-05-10 | 1991-01-29 | Diaphon Development Ab | Hearing aid programming interface and method |
US5293495A (en) * | 1992-06-29 | 1994-03-08 | Xerox Corporation | Method of addressing devices and transferring data on a bus |
JPH06231074A (ja) * | 1993-01-29 | 1994-08-19 | Nec Corp | システムバスの多重アクセス方式 |
JP3403284B2 (ja) * | 1995-12-14 | 2003-05-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理システム及びその制御方法 |
EP1033855A1 (en) * | 1999-03-03 | 2000-09-06 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for transferring data on a bus to or from a device to be controlled by said bus |
TW523672B (en) * | 1999-04-23 | 2003-03-11 | Via Tech Inc | Bus system delayed transaction method and device applying the method |
JP2004280191A (ja) * | 2003-03-12 | 2004-10-07 | Matsushita Electric Ind Co Ltd | データ転送制御方法および装置 |
US20050071707A1 (en) | 2003-09-30 | 2005-03-31 | Hampel Craig E. | Integrated circuit with bi-modal data strobe |
JP2005242414A (ja) * | 2004-02-24 | 2005-09-08 | Sony Corp | 情報処理装置および方法、並びにプログラム |
CA2682814C (en) * | 2004-07-12 | 2011-11-08 | Kabushiki Kaisha Toshiba | Storage device and host apparatus |
US7310260B2 (en) * | 2005-03-23 | 2007-12-18 | Seiko Epson Corporation | High performance register accesses |
US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
US7496719B2 (en) * | 2005-07-26 | 2009-02-24 | Intel Corporation | Universal nonvolatile memory boot mode |
US7694099B2 (en) * | 2007-01-16 | 2010-04-06 | Advanced Risc Mach Ltd | Memory controller having an interface for providing a connection to a plurality of memory devices |
JP2009015566A (ja) * | 2007-07-04 | 2009-01-22 | Panasonic Corp | データ転送装置 |
US9342445B2 (en) * | 2009-07-23 | 2016-05-17 | Hgst Technologies Santa Ana, Inc. | System and method for performing a direct memory access at a predetermined address in a flash storage |
KR101616097B1 (ko) * | 2009-11-11 | 2016-04-28 | 삼성전자주식회사 | 불휘발성 메모리 장치의 프로그램 방법 |
US8310880B2 (en) * | 2010-03-05 | 2012-11-13 | 248 Solid State, Inc. | Virtual channel support in a nonvolatile memory controller |
JP5547154B2 (ja) * | 2011-09-21 | 2014-07-09 | 株式会社東芝 | メモリ・デバイス |
CN105308584B (zh) | 2013-07-26 | 2019-07-16 | 英特尔公司 | 非易失性存储器接口 |
-
2013
- 2013-07-26 CN CN201380077745.1A patent/CN105308584B/zh active Active
- 2013-07-26 BR BR112015032519-0A patent/BR112015032519B1/pt active IP Right Grant
- 2013-07-26 EP EP13890241.6A patent/EP3025239B1/en active Active
- 2013-07-26 JP JP2016520749A patent/JP6192192B2/ja active Active
- 2013-07-26 RU RU2015155902A patent/RU2623801C1/ru not_active IP Right Cessation
- 2013-07-26 KR KR1020157034230A patent/KR101836219B1/ko active IP Right Grant
- 2013-07-26 US US14/128,669 patent/US9535829B2/en active Active
- 2013-07-26 WO PCT/IB2013/002080 patent/WO2015011516A1/en active Application Filing
-
2017
- 2017-01-02 US US15/396,732 patent/US9910771B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105308584B (zh) | 2019-07-16 |
US9535829B2 (en) | 2017-01-03 |
EP3025239A1 (en) | 2016-06-01 |
WO2015011516A1 (en) | 2015-01-29 |
KR101836219B1 (ko) | 2018-04-19 |
BR112015032519A2 (pt) | 2017-07-25 |
US20170212832A1 (en) | 2017-07-27 |
EP3025239A4 (en) | 2017-04-05 |
JP2016525237A (ja) | 2016-08-22 |
EP3025239B1 (en) | 2018-12-26 |
US20150032941A1 (en) | 2015-01-29 |
BR112015032519B1 (pt) | 2021-11-09 |
US9910771B2 (en) | 2018-03-06 |
KR20160003839A (ko) | 2016-01-11 |
RU2623801C1 (ru) | 2017-06-29 |
CN105308584A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102238652B1 (ko) | 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법 | |
US10970003B2 (en) | Scalable low-latency storage interface | |
US9740433B2 (en) | Disabling a command associated with a memory device | |
KR100909119B1 (ko) | 집적 dma 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법 | |
US10153015B2 (en) | Managing disturbance induced errors | |
US20160259568A1 (en) | Method and apparatus for storing data | |
US11036412B2 (en) | Dynamically changing between latency-focused read operation and bandwidth-focused read operation | |
US20160299690A1 (en) | Data storage device and data processing system including the same | |
US9910771B2 (en) | Non-volatile memory interface | |
KR20130107070A (ko) | Ssd 콘트롤러 및 그의 제어 방법 | |
US9530466B1 (en) | System and method for memory access dynamic mode switching | |
KR102634776B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US11782616B2 (en) | Storage system and method of operating the same | |
US9015388B2 (en) | Controlling access to storage in a computing device | |
US9280298B2 (en) | Storage device and storage system | |
US10846020B2 (en) | Drive assisted storage controller system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6192192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |