JP6179419B2

JP6179419B2 - 半導体モジュール

Info

Publication number: JP6179419B2
Application number: JP2014026158A
Authority: JP
Inventors: 智清鈴木
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2014-02-14
Filing date: 2014-02-14
Publication date: 2017-08-16
Anticipated expiration: 2034-02-14
Also published as: JP2015153894A

Description

本発明は、半導体モジュールに関する。

特許文献１に、半導体モジュールが記載されている。この半導体モジュールは、第１の半導体素子と、第２の半導体素子と、第１の半導体素子と第２の半導体素子とが封止されたモールド成形体と、第１の半導体素子に電気的に接続された第１の導電体と、第２の半導体素子に電気的に接続された第２導電体とを備えている。この半導体モジュールでは、各々の導電体がモールド成形体の表面に露出しており、それによって、半導体素子から発生する熱が、各々の導電体を介して外部に放出される構成となっている。また、この半導体モジュールでは、第１の導電体と第２の導電体とが互いに対向する部分を有しており、それによって、各々の導電体に生じるインダクタンスが低減される構成となっている。

特開２００７−２９９７８１号公報

特許文献１に記載の半導体モジュールでは、第１の導電体と第２の導電体との両者が、モールド成形体の同一の表面に露出している。このような構成であると、第１の導電体と第２の導電体との間の沿面距離（第１の導電体の露出部分からモールド成形体の表面又は境界面を辿って第２の導電体の露出部分までに至る最短距離）が短くなり、両導電体の間の絶縁性能が低下する可能性がある。本発明は、絶縁性能を向上させる技術を提供する。

本発明の態様に係る半導体モジュールは、第１の半導体素子と、第２の半導体素子と、第１の半導体素子と第２の半導体素子とをモールドするモールド成形体と、第１の半導体素子の下部電極に電気的に接続されているとともに、モールド成形体の下面に露出する第１部分と、第１部分からモールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、第２の半導体素子の上部電極に電気的に接続されているとともに、モールド成形体の上面に露出する第３部分と、第３部分からモールド成形体の内部へ伸びる第４部分とを有し、第４部分が第１の導電体の第２部分と対向する第２の導電体とを備える。

上記の態様により、半導体モジュールの絶縁性能が向上する。

本発明の実施例の半導体モジュールの回路構成を示す図。実施例の半導体モジュールの構造を示す図。モールド成形体の下面を示す図。モールド成形体の上面を示す図。第１の導電体と第２の導電体とにそれぞれ流れる電流の向きと、それらに起因する磁場の向きを示す図。第１の導電体から第２の導電体までの沿面距離Ｌを示す図。

以下、図面を参照して、実施例である半導体モジュール１０について説明する。本実施例の半導体モジュール１０は、電源から負荷への供給電力を制御する電力制御モジュールであり、詳しくは、直流電源から三相モータへの供給電力を制御する三相インバータモジュールである。

図１に示すように、半導体モジュール１０は、入力端子として、高電位接続端子Ｐと低電位接続端子Ｎとを備え、出力端子として、第１相出力端子Ｕと第２相出力端子Ｖと第３相出力端子Ｗとを備える。高電位接続端子Ｐ及び低電位接続端子Ｎは、電源側の高電位及び低電位にそれぞれ電気的に接続される。第１相出力端子Ｕ、第２相出力端子Ｖ及び第３相出力端子Ｗは、不図示の三相モータのＵ相端子、Ｖ相端子及びＷ相端子にそれぞれ電気的に接続される。

半導体モジュール１０は、第１の半導体素子２１から第６の半導体素子２６までの、六つの半導体素子２１−２６を備えている。それらの半導体素子２１−２６は、同一種類の半導体素子である。図１、図２に示すように、第１の半導体素子２１は、その下部電極２１ａからその上部電極２１ｂへの通電（電流の流れ）を導通及び遮断するスイッチング素子である。第２の半導体素子２２は、その下部電極２２ａからその上部電極２２ｂへの通電を導通及び遮断するスイッチング素子である。その他の半導体素子２３−３６も同様に、それぞれ下部電極から上部電極への通電を導通及び遮断するスイッチング素子である。一例ではあるが、本実施例における半導体素子２１−２６は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、半導体素子２１−２６は、ＭＯＳＦＥＴに限られず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はその他のパワー半導体のスイッチング素子であってもよい。第１の半導体素子２１は高電位接続端子Ｐと第１相出力端子Ｕとの間に、第２の半導体素子２２は低電位接続端子Ｎと第１相出力端子Ｕとの間に、第３の半導体素子２３は高電位接続端子Ｐと第２相出力端子Ｖとの間に、第４の半導体素子２４は低電位接続端子Ｎと第２相出力端子Ｖとの間に、第５の半導体素子２５は高電位接続端子Ｐと第３相出力端子Ｗとの間に、第６の半導体素子２６は低電位接続端子Ｎと第３相出力端子Ｗとの間に、それぞれ電気的に介挿されている。図１に示すように、半導体モジュール１０の回路構成は、一般的な三相インバータモジュールの回路構成と同一又は均等であることから、さらなる詳細な説明は省略する。

次に、半導体モジュール１０の構造について説明する。図２、図３、図４は、第１の半導体素子２１及び第２の半導体素子２２に係る部分の構造を示すものであるが、第３の半導体素子２３及び第４の半導体素子２４に係る部分の構造、並びに、第５の半導体素子２５及び第６の半導体素子２６に係る部分の構造も、実質的に同一である。従って、以下では第１の半導体素子２１及び第２の半導体素子２２に係る部分の構造を詳細に説明し、他の半導体素子２３−２６に係る部分についての説明は省略する。

図２に示すように、半導体モジュール１０は、モールド成形体３０と、第１の導電体４１と、第２の導電体４２と、第３の導電体４３と、第４の導電体４４と、二つのゲート信号線４６とを備える。モールド成形体３０は、一例ではあるが、絶縁材料（ここではモールド樹脂）によって形成されており、第１の半導体素子２１及び第２の半導体素子２２を封止している。モールド成形体３０は、個別にモールド成形された、第１のモールド成形体３１と、第２のモールド成形体３２とを備える。第１のモールド成形体３１は、主に第１の半導体素子２１と第１の導電体４１と第３の導電体４３とを、モールド樹脂によって一体にモールド成形したものであり、第２のモールド成形体３２は、主に第２の半導体素子２２と第２の導電体４２と第４の導電体４４とを、モールド樹脂によって一体にモールド成形したものである。第１のモールド成形体３１及び第２のモールド成形体３２は互いに並置されており、それらの境界面３３において互いに密接している。

第１の導電体４１は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第１の導電体４１は、高電位接続端子Ｐに電気的に接続されている。図２に示すように、第１の導電体４１は、第１部分４１ａと第２部分４１ｂとを備え、概してＬ字状に屈曲する板状形状を有している。第１部分４１ａは、第１の半導体素子２１の下方に位置する板状の部分である。第１部分４１ａは、第１の半導体素子２１の下部電極２１ａにはんだ結合されており、当該下部電極２１ａに電気的に接続されている。なお、本実施例における下部電極２１ａは、ＭＯＳＦＥＴのソース電極である（図１参照）。図２、図３に示すように、第１部分４１ａは、モールド成形体３０の下面３０ａと平行に広がっており、その表面は、モールド成形体３０の下面３０ａに露出している。第１部分４１ａは、第１の半導体素子２１と熱的にも接続されており、第１の半導体素子２１の熱を放熱するための伝熱部材としても機能する。

第１の導電体４１の第２部分４１ｂは、第１部分４１ａからモールド成形体３０の内部へ伸びる板状の部分である。第２部分４１ｂは、第１の半導体素子２１と第２の半導体素子２２との間に位置しており、モールド成形体３０の下面３０ａ及び上面３０ｂに対して、垂直（又は略垂直）に広がっている。

第２の導電体４２は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第２の導電体４２は、低電位接続端子Ｎに電気的に接続されている。図２に示すように、第２の導電体４２は、第３部分４２ａと第４部分４２ｂとを備え、概してＬ字状に屈曲する板状形状を有している。第３部分４２ａは、第２の半導体素子２２の上方に位置する板状の部分である。第３部分４２ａは、導電性スペーサ４８を介して第２の半導体素子２２の上部電極２２ｂにはんだ結合されており、当該上部電極２２ｂに電気的に接続されている。なお、本実施例における上部電極２２ｂは、ＭＯＳＦＥＴのソース電極である（図１参照）。図２、図４に示すように、第３部分４２ａは、モールド成形体３０の上面３０ｂと平行に広がっており、その表面は、モールド成形体３０の上面３０ｂに露出している。第３部分４２ａは、導電性スペーサ４８を介して第２の半導体素子２２と熱的にも接続されており、第２の半導体素子２２の熱を放熱するための伝熱部材としても機能する。

第２の導電体４２の第４部分４２ｂは、第３部分４２ａからモールド成形体３０の内部へ伸びる板状の部分である。第４部分４２ｂは、第１の半導体素子２１と第２の半導体素子２２との間に位置しており、モールド成形体３０の下面３０ａ及び上面３０ｂに対して、垂直（又は略垂直）に広がっている。

第１の導電体４１の第２部分４１ｂと、第２の導電体４２の第４部分４２ｂとは、モールド成形体３０を構成する材料を介して、互いに対向している。なお、本実施例では、第１の導電体４１及び第２の導電体４２が、個別にモールド成形された第１のモールド成形体３１及び第２のモールド成形体３２にそれぞれ位置している。従って、第１の導電体４１の第２部分４１ｂと、第２の導電体４２の第４部分４２ｂとは、第１のモールド成形体３１と第２のモールド成形体３２との間の境界面３３を介して互いに対向している。なお、第２部分４１ｂと第４部分４２ｂとの間には、モールド樹脂に代えて、又は加えて、他の絶縁部材が介在してもよい。

ここで、第１の導電体４１の第２部分４１ｂ及び第２の導電体４２の第４部分４２ｂは、モールド成形体３０の下面３０ａ及び／又は上面３０ｂに対して、９０度未満の角度を成すように、斜めに傾いていてもよい。あるいは、第２部分４１ｂ及び第４部分４２ｂは、必ずしも平板状に限られず、屈曲又は湾曲していてもよい。このような構成によると、モールド成形体３０の上下方向の寸法（即ち、厚み）に対して、第２部分４１ｂ及び第４部分４２ｂの面積を大きくすることができる。なお、第２部分４１ｂと第４部分４２ｂとは、互いになるべく近接することが好ましく、本実施例では互い平行となっているが、両者は必ずしも平行でなくてもよい。

第３の導電体４３は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第３の導電体４３は、第１出力端子Ｕに電気的に接続されている。図２に示すように、第３の導電体４３は、第１の半導体素子２１の上部電極２１ｂにはんだ結合されており、当該上部電極２１ｂに電気的に接続されている。なお、本実施例における上部電極２１ｂは、ＭＯＳＦＥＴのソース電極である（図１参照）。図２、図４に示すように、第３の導電体４３は、モールド成形体３０の上面３０ｂと平行に広がっており、その表面は、モールド成形体３０の上面３０ｂに露出している。第３の導電体４３は、導電性スペーサ４８を介して第１の半導体素子２１と熱的にも接続されており、第１の半導体素子２１の熱を放熱するための伝熱部材としても機能する。即ち、第１の半導体素子２１は、第１の導電体４１及び第３の導電体４３によって、両面から放熱される。

第４の導電体４４は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第４の導電体４４は、第１出力端子Ｕに電気的に接続されている。図２に示すように、第４の導電体４４は、第２の半導体素子２２の下部電極２２ａにはんだ結合されており、当該下部電極２２ａに電気的に接続されている。なお、本実施例における下部電極２２ａは、ＭＯＳＦＥＴのドレイン電極である（図１参照）。図２、図３に示すように、第４の導電体４４は、モールド成形体３０の下面３０ａと平行に広がっており、その表面は、モールド成形体３０の下面３０ａに露出している。第４の導電体４４は、はんだ結合された第２の半導体素子２２と熱的にも接続されており、第２の半導体素子２２の熱を放熱するための伝熱部材としても機能する。即ち、第２の半導体素子２２についても、第２の導電体４２及び第４の導電体４４によって、両面から放熱される。

図１、図２に示すように、二つのゲート信号線４６は、モールド成形体３０の内部に位置しており、第１の半導体素子２１のゲート電極２１ｃ及び第２の半導体素子２２のゲート電極２２ｃにそれぞれ接続されている。各々のゲート信号線４６は、半導体モジュール１０の動作を制御する制御回路に電気的に接続され、当該制御回路が出力するゲート信号をゲート電極２１ｃ、２２ｃへそれぞれ伝送する。それにより、各々の半導体素子２１、２２がターンオン及びターンオフされる。

図２に示すように、半導体モジュール１０は、第１の絶縁性放熱板５１と第２の絶縁性放熱板５２と第１の冷却装置６１と第２の冷却装置６２とを備える。各々の絶縁性放熱板５１、５２は、熱伝導性が比較的に高い絶縁材料で形成されている。第１の絶縁性放熱板５１は、モールド成形体３０の下面３０ａに沿って配置されており、第１の導電体４１の第１部分４１ａと第３の導電体４３とにそれぞれ接触している。第２の絶縁性放熱板５２は、モールド成形体３０の上面３０ｂに沿って配置されており、第２の導電体４２の第３部分４２ａと第４の導電体４４とにそれぞれ接触している。

第１の冷却装置６１及び第２の冷却装置６２は、半導体モジュール１０を冷却するための装置である。一例ではあるが、本実施例では、その内部に冷媒の流路を有する冷媒式の冷却装置６１、６２が採用されている。第１の冷却装置６１は、第１の絶縁性放熱板５１に沿って配置されており、第２の冷却装置６２は、第２の絶縁性放熱板５２に沿って配置されている。このような構成により、第１の半導体素子２１は、第１の導電体４１及び第３の導電体４３を介して、上下の両側から冷却される。また、第２の半導体素子２２は、第２の導電体４２及び第４の導電体４４を介して、上下の両側から冷却される。同様に、第３〜第６の半導体素子２３〜２６についても、第１冷却装置６１及び第２の冷却装置６２によって、上下の両側から冷却される。

以上に説明したように、本実施例の半導体モジュール１０では、第１の導電体４１が第２部分４１ｂを有し、第２の導電体４２が第３部分４２ｂを有し、第２部分４１ｂと第４部分４２ｂとが互いに対向（近接）している。このような構成によると、図５に示すように、第１の導電体４１及び第２の導電体４２において互いに逆向きの電流が流れたときに、第１の導電体４１を流れる電流に起因する磁界Ｂ１と、第２の導電体４２を流れる電流に起因する磁界Ｂ２とが、互いに打ち消し合う関係となる。それにより、第１の導電体４１及び第２の導電体４２に生じるインダクタンスを、効果的に低減することができる。

ここで、第１の導電体４１の第２部分４１ｂと、第２の導電体の４２の第４部分４２ｂとは、第１の半導体素子２１と第２の半導体素子２２との間に位置している。そして、第１の導電体４１の第２部分４１ｂと、第２の導電体の４２の第４部分４２ｂとが、モールド成形体３０の下面３０ａ及び上面３０ｂに垂直な方向から、互いに対向している。このような構成によると、半導体モジュール１０のサイズ（特に、二つの半導体素子２１、２２の間の距離）を小さくすることができる。

また、本実施例の半導体モジュール１０では、第１〜第４の導電体４１〜４４がモールド成形体３０の下面３０ａ又は上面３０ｂにそれぞれ露出しており、それによって、各々の半導体素子２１、２２が効果的に冷却される。ここで、第１の導電体４１は電源側の高電位に接続され、第２の導電体４２は電源側の低電位に接続されるので、第１導電体４１と第２の導電体４２との間には、比較的に大きな電位差（即ち電源電圧）が生じる。この点に関して、本実施例の半導体モジュール１０では、第１の導電体４１及び第２の導電体４２が、モールド成形体３０の異なる表面（下面３０ａ及び上面３０ｂ）にそれぞれ露出している。その結果、図６に示すように、第１の導電体４１と第２の導電体４２との間の沿面距離Ｌは、それらが同一の表面に露出する場合よりも長くなっている。それにより、第１の導電体４１と第２の導電体４２との間の絶縁性が、有意に向上されている。なお、ここでいう沿面距離Ｌとは、第１の導電体４１の露出部分から、モールド成形体３０の表面３０ａ、３０ｂ（又は境界面３３）を辿って、第２の導電体４２の露出部分までに至る最短距離である。即ち、図６に示す位置Ｘ１、Ｘ２、Ｘ３、Ｘ４を順に辿った経路の長さを意味する。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

上記した実施例では、六つの半導体素子２１−２６を有する半導体モジュールについて説明したが、本実施例で説明したモジュール構造（特に、第１の導電体４１及び第２の導電体４２の構造）は、少なくとも二つの半導体素子を有する半導体モジュールに対して好適に適用することができる。この場合、半導体素子は、必ずしもスイッチング素子に限定されず、他の種類のパワー半導体素子（又は半導体素子）であってもよい。

上記した実施例では、モールド成形体３０が、個別にモールディンクされた第１のモールド成形体３１及び第２のモールド成形体３２を有するが、モールド成形体３０は、その全体が一体にモールディングされたものであってもよい。この場合、第１の導電体４１と第２の導電体４２との間の沿面距離Ｌを、より長くすることができる。

なお、本明細書に記載したモールド成形体３０の下面３０ａ及び上面３０ｂ、並びに、半導体素子２１、２２の下部電極２１ａ、２２ａ及び上部電極２１ｂ、２２ｂとの用語は、半導体モジュール３０内における相対的な位置関係を簡潔に示すための表現であって、鉛直方向における上方及び下方を必ずしも意図するものではない。モールド成形体３０の下面３０ａ及び上面３０ｂとは、モールド成形体３０において互いに反対側に位置する二つの表面を広く意味し、半導体素子２１、２２の下部電極２１ａ、２２ａ及び上部電極２１ｂ、２２ｂとは、モールド成形体３０の下面３０ａ側及び上面３０ｂ側にそれぞれ位置する電極を意味するものである。

また、本明細書におけるモールド成形及びモールド成形体３０との用語は、必ずしもモールド（型）を用いて成形すること及び成形したものに限られず、それに置換可能な技術（例えば光造形技術といった３Ｄプリント技術）によって成形されたものも広く含む。

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体モジュール
２１−２６：半導体素子
２１ａ、２２ａ：下部電極
２１ｂ、２２ｂ：上部電極
３０：モールド成形体
３０ａ：モールド成形体の下面
３０ｂ：モールド成形体の上面
３１：第１のモールド成形体
３２：第２のモールド成形体
３３：第１のモールド成形体と第２のモールド成形体との間の境界面
４１：第１の導電体
４１ａ：第１の導電体の第１部分
４１ｂ：第１の導電体の第２部分
４２：第２の導電体
４２ａ：第２の導電体の第３部分
４２ｂ：第２の導電体の第４部分
４３：第３の導電体
４４：第４の導電体
４８：導電性スペーサ
５１、５２：絶縁性放熱板
６１、６２：冷却装置
Ｎ：低電位接続端子
Ｐ：高電位接続端子
Ｕ：第１相出力端子
Ｖ：第２相出力端子
Ｗ：第３相出力端子

Claims

第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子とが封止されたモールド成形体と、
前記第１の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第１部分と、前記第１部分から前記モールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、
前記第２の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３部分と、前記第３部分から前記モールド成形体の内部へ伸びる第４部分とを有し、前記第４部分が前記第１の導電体の前記第２部分と対向する第２の導電体と、を備え、
前記モールド成形体は、少なくとも第１の半導体素子及び第１の導電体を一体にモールド成形した第１のモールド成形体と、少なくとも第２の半導体素子及び第２の導電体を一体にモールド成形した第２のモールド成形体とを含み、
前記第１のモールド成形体と前記第２のモールド成形体とが互いに接触する境界面を介して、前記第１の導電体の第２部分と前記第２の導電体の第４部分とが互いに対向している、半導体モジュール。
第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子とが封止されたモールド成形体と、
前記第１の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第１部分と、前記第１部分から前記モールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、
前記第２の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３部分と、前記第３部分から前記モールド成形体の内部へ伸びる第４部分とを有し、前記第４部分が前記第１の導電体の前記第２部分と対向する第２の導電体と、
前記第１の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３の導電体と、
前記第２の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第４の導電体と、
を備える半導体モジュール。
前記モールド成形体の下面に沿って位置するとともに、少なくとも前記第１の導電体の第１部分と前記第４の導電体とに接触している第１の絶縁性放熱部材と、
前記モールド成形体の上面に沿って位置するとともに、少なくとも前記第２の導電体の第３部分と前記第３の導電体とに接触している第２の絶縁性放熱部材と、
をさらに備える請求項２に記載の半導体モジュール。
第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子とが封止されたモールド成形体と、
前記第１の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第１部分と、前記第１部分から前記モールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、
前記第２の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３部分と、前記第３部分から前記モールド成形体の内部へ伸びる第４部分とを有し、前記第４部分が前記第１の導電体の前記第２部分と対向する第２の導電体と、を備え、
前記第１の導電体は高電位に電気的に接続され、前記第２の導電体は低電位に電気的に接続される、半導体モジュール。
前記第１の半導体素子は、その下部電極からその上部電極への通電を導通及び遮断するスイッチング素子であり、
前記第２の半導体素子は、その下部電極からその上部電極への通電を導通及び遮断するスイッチング素子である、
請求項１から４のいずれか一項に記載の半導体モジュール。