JP6179419B2 - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP6179419B2
JP6179419B2 JP2014026158A JP2014026158A JP6179419B2 JP 6179419 B2 JP6179419 B2 JP 6179419B2 JP 2014026158 A JP2014026158 A JP 2014026158A JP 2014026158 A JP2014026158 A JP 2014026158A JP 6179419 B2 JP6179419 B2 JP 6179419B2
Authority
JP
Japan
Prior art keywords
conductor
semiconductor element
molded body
electrically connected
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014026158A
Other languages
Japanese (ja)
Other versions
JP2015153894A (en
Inventor
智清 鈴木
智清 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014026158A priority Critical patent/JP6179419B2/en
Publication of JP2015153894A publication Critical patent/JP2015153894A/en
Application granted granted Critical
Publication of JP6179419B2 publication Critical patent/JP6179419B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体モジュールに関する。   The present invention relates to a semiconductor module.

特許文献１に、半導体モジュールが記載されている。この半導体モジュールは、第１の半導体素子と、第２の半導体素子と、第１の半導体素子と第２の半導体素子とが封止されたモールド成形体と、第１の半導体素子に電気的に接続された第１の導電体と、第２の半導体素子に電気的に接続された第２導電体とを備えている。この半導体モジュールでは、各々の導電体がモールド成形体の表面に露出しており、それによって、半導体素子から発生する熱が、各々の導電体を介して外部に放出される構成となっている。また、この半導体モジュールでは、第１の導電体と第２の導電体とが互いに対向する部分を有しており、それによって、各々の導電体に生じるインダクタンスが低減される構成となっている。   Patent Document 1 describes a semiconductor module. The semiconductor module includes a first semiconductor element, a second semiconductor element, a molded body in which the first semiconductor element and the second semiconductor element are sealed, and an electrical connection to the first semiconductor element. The first conductor is connected, and the second conductor is electrically connected to the second semiconductor element. In this semiconductor module, each conductor is exposed on the surface of the molded body, whereby heat generated from the semiconductor element is released to the outside through each conductor. Further, in this semiconductor module, the first conductor and the second conductor have a portion facing each other, whereby the inductance generated in each conductor is reduced.

特開２００７−２９９７８１号公報JP 2007-299781 A

特許文献１に記載の半導体モジュールでは、第１の導電体と第２の導電体との両者が、モールド成形体の同一の表面に露出している。このような構成であると、第１の導電体と第２の導電体との間の沿面距離（第１の導電体の露出部分からモールド成形体の表面又は境界面を辿って第２の導電体の露出部分までに至る最短距離）が短くなり、両導電体の間の絶縁性能が低下する可能性がある。本発明は、絶縁性能を向上させる技術を提供する。   In the semiconductor module described in Patent Document 1, both the first conductor and the second conductor are exposed on the same surface of the molded body. With such a configuration, the creeping distance between the first conductor and the second conductor (the second conductor is traced from the exposed portion of the first conductor to the surface or boundary surface of the molded body). The shortest distance to the exposed part of the body) is shortened, and the insulation performance between the two conductors may be reduced. The present invention provides a technique for improving insulation performance.

本発明の態様に係る半導体モジュールは、第１の半導体素子と、第２の半導体素子と、第１の半導体素子と第２の半導体素子とをモールドするモールド成形体と、第１の半導体素子の下部電極に電気的に接続されているとともに、モールド成形体の下面に露出する第１部分と、第１部分からモールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、第２の半導体素子の上部電極に電気的に接続されているとともに、モールド成形体の上面に露出する第３部分と、第３部分からモールド成形体の内部へ伸びる第４部分とを有し、第４部分が第１の導電体の第２部分と対向する第２の導電体とを備える。   A semiconductor module according to an aspect of the present invention includes a first semiconductor element, a second semiconductor element, a molded body that molds the first semiconductor element and the second semiconductor element, and the first semiconductor element. A first conductor electrically connected to the lower electrode and having a first portion exposed on the lower surface of the molded body and a second portion extending from the first portion into the molded body; A third portion exposed to the upper surface of the molded body, and a fourth portion extending from the third portion to the inside of the molded body, The four portions include a second conductor facing the second portion of the first conductor.

上記の態様により、半導体モジュールの絶縁性能が向上する。   According to the above aspect, the insulation performance of the semiconductor module is improved.

本発明の実施例の半導体モジュールの回路構成を示す図。The figure which shows the circuit structure of the semiconductor module of the Example of this invention. 実施例の半導体モジュールの構造を示す図。The figure which shows the structure of the semiconductor module of an Example. モールド成形体の下面を示す図。The figure which shows the lower surface of a molded object. モールド成形体の上面を示す図。The figure which shows the upper surface of a molded object. 第１の導電体と第２の導電体とにそれぞれ流れる電流の向きと、それらに起因する磁場の向きを示す図。The figure which shows the direction of the electric current which each flows into a 1st conductor and a 2nd conductor, and the direction of the magnetic field resulting from them. 第１の導電体から第２の導電体までの沿面距離Ｌを示す図。The figure which shows the creeping distance L from a 1st conductor to a 2nd conductor.

以下、図面を参照して、実施例である半導体モジュール１０について説明する。本実施例の半導体モジュール１０は、電源から負荷への供給電力を制御する電力制御モジュールであり、詳しくは、直流電源から三相モータへの供給電力を制御する三相インバータモジュールである。   Hereinafter, with reference to drawings, the semiconductor module 10 which is an Example is demonstrated. The semiconductor module 10 of this embodiment is a power control module that controls power supplied from a power source to a load, and more specifically, a three-phase inverter module that controls power supplied from a DC power source to a three-phase motor.

図１に示すように、半導体モジュール１０は、入力端子として、高電位接続端子Ｐと低電位接続端子Ｎとを備え、出力端子として、第１相出力端子Ｕと第２相出力端子Ｖと第３相出力端子Ｗとを備える。高電位接続端子Ｐ及び低電位接続端子Ｎは、電源側の高電位及び低電位にそれぞれ電気的に接続される。第１相出力端子Ｕ、第２相出力端子Ｖ及び第３相出力端子Ｗは、不図示の三相モータのＵ相端子、Ｖ相端子及びＷ相端子にそれぞれ電気的に接続される。   As shown in FIG. 1, the semiconductor module 10 includes a high potential connection terminal P and a low potential connection terminal N as input terminals, and a first phase output terminal U, a second phase output terminal V, and a first output terminal as output terminals. And a three-phase output terminal W. The high potential connection terminal P and the low potential connection terminal N are electrically connected to a high potential and a low potential on the power supply side, respectively. The first phase output terminal U, the second phase output terminal V, and the third phase output terminal W are electrically connected to a U phase terminal, a V phase terminal, and a W phase terminal of a three-phase motor (not shown), respectively.

半導体モジュール１０は、第１の半導体素子２１から第６の半導体素子２６までの、六つの半導体素子２１−２６を備えている。それらの半導体素子２１−２６は、同一種類の半導体素子である。図１、図２に示すように、第１の半導体素子２１は、その下部電極２１ａからその上部電極２１ｂへの通電（電流の流れ）を導通及び遮断するスイッチング素子である。第２の半導体素子２２は、その下部電極２２ａからその上部電極２２ｂへの通電を導通及び遮断するスイッチング素子である。その他の半導体素子２３−３６も同様に、それぞれ下部電極から上部電極への通電を導通及び遮断するスイッチング素子である。一例ではあるが、本実施例における半導体素子２１−２６は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、半導体素子２１−２６は、ＭＯＳＦＥＴに限られず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はその他のパワー半導体のスイッチング素子であってもよい。第１の半導体素子２１は高電位接続端子Ｐと第１相出力端子Ｕとの間に、第２の半導体素子２２は低電位接続端子Ｎと第１相出力端子Ｕとの間に、第３の半導体素子２３は高電位接続端子Ｐと第２相出力端子Ｖとの間に、第４の半導体素子２４は低電位接続端子Ｎと第２相出力端子Ｖとの間に、第５の半導体素子２５は高電位接続端子Ｐと第３相出力端子Ｗとの間に、第６の半導体素子２６は低電位接続端子Ｎと第３相出力端子Ｗとの間に、それぞれ電気的に介挿されている。図１に示すように、半導体モジュール１０の回路構成は、一般的な三相インバータモジュールの回路構成と同一又は均等であることから、さらなる詳細な説明は省略する。   The semiconductor module 10 includes six semiconductor elements 21-26 from the first semiconductor element 21 to the sixth semiconductor element 26. These semiconductor elements 21-26 are the same kind of semiconductor elements. As shown in FIGS. 1 and 2, the first semiconductor element 21 is a switching element that conducts and interrupts energization (current flow) from the lower electrode 21 a to the upper electrode 21 b. The second semiconductor element 22 is a switching element that conducts and interrupts energization from the lower electrode 22a to the upper electrode 22b. Similarly, the other semiconductor elements 23 to 36 are switching elements that conduct and block the energization from the lower electrode to the upper electrode, respectively. Although an example, the semiconductor element 21-26 in the present embodiment is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). The semiconductor elements 21-26 are not limited to MOSFETs, but may be IGBTs (Insulated Gate Bipolar Transistors) or other power semiconductor switching elements. The first semiconductor element 21 is between the high potential connection terminal P and the first phase output terminal U, and the second semiconductor element 22 is between the low potential connection terminal N and the first phase output terminal U. The semiconductor element 23 is between the high potential connection terminal P and the second phase output terminal V, and the fourth semiconductor element 24 is between the low potential connection terminal N and the second phase output terminal V. The element 25 is electrically interposed between the high potential connection terminal P and the third phase output terminal W, and the sixth semiconductor element 26 is electrically interposed between the low potential connection terminal N and the third phase output terminal W. Has been. As shown in FIG. 1, the circuit configuration of the semiconductor module 10 is the same as or equivalent to the circuit configuration of a general three-phase inverter module, and thus further detailed description is omitted.

次に、半導体モジュール１０の構造について説明する。図２、図３、図４は、第１の半導体素子２１及び第２の半導体素子２２に係る部分の構造を示すものであるが、第３の半導体素子２３及び第４の半導体素子２４に係る部分の構造、並びに、第５の半導体素子２５及び第６の半導体素子２６に係る部分の構造も、実質的に同一である。従って、以下では第１の半導体素子２１及び第２の半導体素子２２に係る部分の構造を詳細に説明し、他の半導体素子２３−２６に係る部分についての説明は省略する。   Next, the structure of the semiconductor module 10 will be described. 2, 3, and 4 show the structure of the portion related to the first semiconductor element 21 and the second semiconductor element 22, but the structure related to the third semiconductor element 23 and the fourth semiconductor element 24. The structure of the part and the structure of the part related to the fifth semiconductor element 25 and the sixth semiconductor element 26 are also substantially the same. Therefore, in the following, the structure of the part related to the first semiconductor element 21 and the second semiconductor element 22 will be described in detail, and the description of the part related to the other semiconductor elements 23-26 will be omitted.

図２に示すように、半導体モジュール１０は、モールド成形体３０と、第１の導電体４１と、第２の導電体４２と、第３の導電体４３と、第４の導電体４４と、二つのゲート信号線４６とを備える。モールド成形体３０は、一例ではあるが、絶縁材料（ここではモールド樹脂）によって形成されており、第１の半導体素子２１及び第２の半導体素子２２を封止している。モールド成形体３０は、個別にモールド成形された、第１のモールド成形体３１と、第２のモールド成形体３２とを備える。第１のモールド成形体３１は、主に第１の半導体素子２１と第１の導電体４１と第３の導電体４３とを、モールド樹脂によって一体にモールド成形したものであり、第２のモールド成形体３２は、主に第２の半導体素子２２と第２の導電体４２と第４の導電体４４とを、モールド樹脂によって一体にモールド成形したものである。第１のモールド成形体３１及び第２のモールド成形体３２は互いに並置されており、それらの境界面３３において互いに密接している。   As shown in FIG. 2, the semiconductor module 10 includes a molded body 30, a first conductor 41, a second conductor 42, a third conductor 43, a fourth conductor 44, Two gate signal lines 46 are provided. Although it is an example, the molded body 30 is made of an insulating material (here, a mold resin), and seals the first semiconductor element 21 and the second semiconductor element 22. The molded body 30 includes a first molded body 31 and a second molded body 32 that are individually molded. The first mold body 31 is mainly formed by integrally molding the first semiconductor element 21, the first conductor 41, and the third conductor 43 with a mold resin. The molded body 32 is mainly formed by integrally molding the second semiconductor element 22, the second conductor 42, and the fourth conductor 44 with a molding resin. The first molded body 31 and the second molded body 32 are juxtaposed with each other and are in close contact with each other at their boundary surface 33.

第１の導電体４１は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第１の導電体４１は、高電位接続端子Ｐに電気的に接続されている。図２に示すように、第１の導電体４１は、第１部分４１ａと第２部分４１ｂとを備え、概してＬ字状に屈曲する板状形状を有している。第１部分４１ａは、第１の半導体素子２１の下方に位置する板状の部分である。第１部分４１ａは、第１の半導体素子２１の下部電極２１ａにはんだ結合されており、当該下部電極２１ａに電気的に接続されている。なお、本実施例における下部電極２１ａは、ＭＯＳＦＥＴのソース電極である（図１参照）。図２、図３に示すように、第１部分４１ａは、モールド成形体３０の下面３０ａと平行に広がっており、その表面は、モールド成形体３０の下面３０ａに露出している。第１部分４１ａは、第１の半導体素子２１と熱的にも接続されており、第１の半導体素子２１の熱を放熱するための伝熱部材としても機能する。   The first conductor 41 is a so-called bus bar, and is formed of a metal material (for example, copper or a copper alloy). As shown in FIG. 1, the first conductor 41 is electrically connected to the high potential connection terminal P. As shown in FIG. 2, the first conductor 41 includes a first portion 41a and a second portion 41b, and has a plate-like shape that is generally bent in an L shape. The first portion 41 a is a plate-like portion located below the first semiconductor element 21. The first portion 41a is soldered to the lower electrode 21a of the first semiconductor element 21 and is electrically connected to the lower electrode 21a. Note that the lower electrode 21a in this embodiment is a source electrode of a MOSFET (see FIG. 1). As shown in FIGS. 2 and 3, the first portion 41 a extends in parallel with the lower surface 30 a of the molded body 30, and the surface thereof is exposed on the lower surface 30 a of the molded body 30. The first portion 41 a is also thermally connected to the first semiconductor element 21 and functions as a heat transfer member for radiating the heat of the first semiconductor element 21.

第１の導電体４１の第２部分４１ｂは、第１部分４１ａからモールド成形体３０の内部へ伸びる板状の部分である。第２部分４１ｂは、第１の半導体素子２１と第２の半導体素子２２との間に位置しており、モールド成形体３０の下面３０ａ及び上面３０ｂに対して、垂直（又は略垂直）に広がっている。   The second portion 41 b of the first conductor 41 is a plate-like portion that extends from the first portion 41 a to the inside of the molded body 30. The second portion 41b is located between the first semiconductor element 21 and the second semiconductor element 22, and extends vertically (or substantially perpendicular) to the lower surface 30a and the upper surface 30b of the molded body 30. ing.

第２の導電体４２は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第２の導電体４２は、低電位接続端子Ｎに電気的に接続されている。図２に示すように、第２の導電体４２は、第３部分４２ａと第４部分４２ｂとを備え、概してＬ字状に屈曲する板状形状を有している。第３部分４２ａは、第２の半導体素子２２の上方に位置する板状の部分である。第３部分４２ａは、導電性スペーサ４８を介して第２の半導体素子２２の上部電極２２ｂにはんだ結合されており、当該上部電極２２ｂに電気的に接続されている。なお、本実施例における上部電極２２ｂは、ＭＯＳＦＥＴのソース電極である（図１参照）。図２、図４に示すように、第３部分４２ａは、モールド成形体３０の上面３０ｂと平行に広がっており、その表面は、モールド成形体３０の上面３０ｂに露出している。第３部分４２ａは、導電性スペーサ４８を介して第２の半導体素子２２と熱的にも接続されており、第２の半導体素子２２の熱を放熱するための伝熱部材としても機能する。   The second conductor 42 is a so-called bus bar, and is formed of a metal material (for example, copper or a copper alloy). As shown in FIG. 1, the second conductor 42 is electrically connected to the low potential connection terminal N. As shown in FIG. 2, the second conductor 42 includes a third portion 42a and a fourth portion 42b, and has a plate-like shape that is bent in an L shape. The third portion 42 a is a plate-like portion located above the second semiconductor element 22. The third portion 42a is soldered to the upper electrode 22b of the second semiconductor element 22 through the conductive spacer 48, and is electrically connected to the upper electrode 22b. The upper electrode 22b in this embodiment is a MOSFET source electrode (see FIG. 1). As shown in FIGS. 2 and 4, the third portion 42 a extends in parallel with the upper surface 30 b of the molded body 30, and the surface thereof is exposed on the upper surface 30 b of the molded body 30. The third portion 42 a is also thermally connected to the second semiconductor element 22 through the conductive spacer 48, and functions as a heat transfer member for radiating the heat of the second semiconductor element 22.

第２の導電体４２の第４部分４２ｂは、第３部分４２ａからモールド成形体３０の内部へ伸びる板状の部分である。第４部分４２ｂは、第１の半導体素子２１と第２の半導体素子２２との間に位置しており、モールド成形体３０の下面３０ａ及び上面３０ｂに対して、垂直（又は略垂直）に広がっている。   The fourth portion 42 b of the second conductor 42 is a plate-like portion that extends from the third portion 42 a to the inside of the molded body 30. The fourth portion 42b is located between the first semiconductor element 21 and the second semiconductor element 22, and extends vertically (or substantially perpendicular) to the lower surface 30a and the upper surface 30b of the molded body 30. ing.

第１の導電体４１の第２部分４１ｂと、第２の導電体４２の第４部分４２ｂとは、モールド成形体３０を構成する材料を介して、互いに対向している。なお、本実施例では、第１の導電体４１及び第２の導電体４２が、個別にモールド成形された第１のモールド成形体３１及び第２のモールド成形体３２にそれぞれ位置している。従って、第１の導電体４１の第２部分４１ｂと、第２の導電体４２の第４部分４２ｂとは、第１のモールド成形体３１と第２のモールド成形体３２との間の境界面３３を介して互いに対向している。なお、第２部分４１ｂと第４部分４２ｂとの間には、モールド樹脂に代えて、又は加えて、他の絶縁部材が介在してもよい。   The second portion 41b of the first conductor 41 and the fourth portion 42b of the second conductor 42 are opposed to each other with the material constituting the molded body 30 interposed therebetween. In the present embodiment, the first conductor 41 and the second conductor 42 are respectively positioned on the first mold body 31 and the second mold body 32 that are individually molded. Therefore, the second portion 41b of the first conductor 41 and the fourth portion 42b of the second conductor 42 are the boundary surfaces between the first molded body 31 and the second molded body 32. It is mutually opposed through 33. It should be noted that another insulating member may be interposed between the second portion 41b and the fourth portion 42b instead of or in addition to the mold resin.

ここで、第１の導電体４１の第２部分４１ｂ及び第２の導電体４２の第４部分４２ｂは、モールド成形体３０の下面３０ａ及び／又は上面３０ｂに対して、９０度未満の角度を成すように、斜めに傾いていてもよい。あるいは、第２部分４１ｂ及び第４部分４２ｂは、必ずしも平板状に限られず、屈曲又は湾曲していてもよい。このような構成によると、モールド成形体３０の上下方向の寸法（即ち、厚み）に対して、第２部分４１ｂ及び第４部分４２ｂの面積を大きくすることができる。なお、第２部分４１ｂと第４部分４２ｂとは、互いになるべく近接することが好ましく、本実施例では互い平行となっているが、両者は必ずしも平行でなくてもよい。   Here, the second portion 41b of the first conductor 41 and the fourth portion 42b of the second conductor 42 have an angle of less than 90 degrees with respect to the lower surface 30a and / or the upper surface 30b of the molded body 30. It may be inclined diagonally as is done. Alternatively, the second portion 41b and the fourth portion 42b are not necessarily limited to a flat plate shape, and may be bent or curved. According to such a configuration, the area of the second portion 41b and the fourth portion 42b can be increased with respect to the vertical dimension (ie, thickness) of the molded body 30. Note that the second portion 41b and the fourth portion 42b are preferably close to each other as much as possible. In the present embodiment, they are parallel to each other, but they are not necessarily parallel.

第３の導電体４３は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第３の導電体４３は、第１出力端子Ｕに電気的に接続されている。図２に示すように、第３の導電体４３は、第１の半導体素子２１の上部電極２１ｂにはんだ結合されており、当該上部電極２１ｂに電気的に接続されている。なお、本実施例における上部電極２１ｂは、ＭＯＳＦＥＴのソース電極である（図１参照）。図２、図４に示すように、第３の導電体４３は、モールド成形体３０の上面３０ｂと平行に広がっており、その表面は、モールド成形体３０の上面３０ｂに露出している。第３の導電体４３は、導電性スペーサ４８を介して第１の半導体素子２１と熱的にも接続されており、第１の半導体素子２１の熱を放熱するための伝熱部材としても機能する。即ち、第１の半導体素子２１は、第１の導電体４１及び第３の導電体４３によって、両面から放熱される。   The third conductor 43 is a so-called bus bar, and is formed of a metal material (for example, copper or a copper alloy). As shown in FIG. 1, the third conductor 43 is electrically connected to the first output terminal U. As shown in FIG. 2, the third conductor 43 is solder-bonded to the upper electrode 21b of the first semiconductor element 21, and is electrically connected to the upper electrode 21b. The upper electrode 21b in this embodiment is a MOSFET source electrode (see FIG. 1). As shown in FIGS. 2 and 4, the third conductor 43 extends in parallel with the upper surface 30 b of the molded body 30, and the surface thereof is exposed on the upper surface 30 b of the molded body 30. The third conductor 43 is also thermally connected to the first semiconductor element 21 via the conductive spacer 48 and functions as a heat transfer member for radiating the heat of the first semiconductor element 21. To do. That is, the first semiconductor element 21 is radiated from both surfaces by the first conductor 41 and the third conductor 43.

第４の導電体４４は、いわゆるバスバーであり、金属材料（例えば銅又は銅合金）で形成されている。図１に示すように、第４の導電体４４は、第１出力端子Ｕに電気的に接続されている。図２に示すように、第４の導電体４４は、第２の半導体素子２２の下部電極２２ａにはんだ結合されており、当該下部電極２２ａに電気的に接続されている。なお、本実施例における下部電極２２ａは、ＭＯＳＦＥＴのドレイン電極である（図１参照）。図２、図３に示すように、第４の導電体４４は、モールド成形体３０の下面３０ａと平行に広がっており、その表面は、モールド成形体３０の下面３０ａに露出している。第４の導電体４４は、はんだ結合された第２の半導体素子２２と熱的にも接続されており、第２の半導体素子２２の熱を放熱するための伝熱部材としても機能する。即ち、第２の半導体素子２２についても、第２の導電体４２及び第４の導電体４４によって、両面から放熱される。   The fourth conductor 44 is a so-called bus bar, and is formed of a metal material (for example, copper or a copper alloy). As shown in FIG. 1, the fourth conductor 44 is electrically connected to the first output terminal U. As shown in FIG. 2, the fourth conductor 44 is soldered to the lower electrode 22a of the second semiconductor element 22, and is electrically connected to the lower electrode 22a. The lower electrode 22a in this embodiment is a drain electrode of the MOSFET (see FIG. 1). As shown in FIGS. 2 and 3, the fourth conductor 44 extends in parallel with the lower surface 30 a of the molded body 30, and the surface thereof is exposed on the lower surface 30 a of the molded body 30. The fourth conductor 44 is also thermally connected to the solder-coupled second semiconductor element 22, and functions as a heat transfer member for radiating the heat of the second semiconductor element 22. That is, the second semiconductor element 22 is also radiated from both sides by the second conductor 42 and the fourth conductor 44.

図１、図２に示すように、二つのゲート信号線４６は、モールド成形体３０の内部に位置しており、第１の半導体素子２１のゲート電極２１ｃ及び第２の半導体素子２２のゲート電極２２ｃにそれぞれ接続されている。各々のゲート信号線４６は、半導体モジュール１０の動作を制御する制御回路に電気的に接続され、当該制御回路が出力するゲート信号をゲート電極２１ｃ、２２ｃへそれぞれ伝送する。それにより、各々の半導体素子２１、２２がターンオン及びターンオフされる。   As shown in FIGS. 1 and 2, the two gate signal lines 46 are located inside the molded body 30, and the gate electrode 21 c of the first semiconductor element 21 and the gate electrode of the second semiconductor element 22. 22c, respectively. Each gate signal line 46 is electrically connected to a control circuit that controls the operation of the semiconductor module 10, and transmits a gate signal output from the control circuit to the gate electrodes 21c and 22c, respectively. Thereby, each of the semiconductor elements 21 and 22 is turned on and off.

図２に示すように、半導体モジュール１０は、第１の絶縁性放熱板５１と第２の絶縁性放熱板５２と第１の冷却装置６１と第２の冷却装置６２とを備える。各々の絶縁性放熱板５１、５２は、熱伝導性が比較的に高い絶縁材料で形成されている。第１の絶縁性放熱板５１は、モールド成形体３０の下面３０ａに沿って配置されており、第１の導電体４１の第１部分４１ａと第３の導電体４３とにそれぞれ接触している。第２の絶縁性放熱板５２は、モールド成形体３０の上面３０ｂに沿って配置されており、第２の導電体４２の第３部分４２ａと第４の導電体４４とにそれぞれ接触している。   As shown in FIG. 2, the semiconductor module 10 includes a first insulating heat sink 51, a second insulating heat sink 52, a first cooling device 61, and a second cooling device 62. Each of the insulating heat sinks 51 and 52 is formed of an insulating material having a relatively high thermal conductivity. The first insulating heat sink 51 is disposed along the lower surface 30 a of the molded body 30 and is in contact with the first portion 41 a of the first conductor 41 and the third conductor 43, respectively. . The second insulating heat sink 52 is disposed along the upper surface 30b of the molded body 30 and is in contact with the third portion 42a of the second conductor 42 and the fourth conductor 44, respectively. .

第１の冷却装置６１及び第２の冷却装置６２は、半導体モジュール１０を冷却するための装置である。一例ではあるが、本実施例では、その内部に冷媒の流路を有する冷媒式の冷却装置６１、６２が採用されている。第１の冷却装置６１は、第１の絶縁性放熱板５１に沿って配置されており、第２の冷却装置６２は、第２の絶縁性放熱板５２に沿って配置されている。このような構成により、第１の半導体素子２１は、第１の導電体４１及び第３の導電体４３を介して、上下の両側から冷却される。また、第２の半導体素子２２は、第２の導電体４２及び第４の導電体４４を介して、上下の両側から冷却される。同様に、第３〜第６の半導体素子２３〜２６についても、第１冷却装置６１及び第２の冷却装置６２によって、上下の両側から冷却される。   The first cooling device 61 and the second cooling device 62 are devices for cooling the semiconductor module 10. Although this is an example, in the present embodiment, refrigerant-type cooling devices 61 and 62 having refrigerant flow paths therein are employed. The first cooling device 61 is disposed along the first insulating heat sink 51, and the second cooling device 62 is disposed along the second insulating heat sink 52. With such a configuration, the first semiconductor element 21 is cooled from both the upper and lower sides via the first conductor 41 and the third conductor 43. The second semiconductor element 22 is cooled from both the upper and lower sides via the second conductor 42 and the fourth conductor 44. Similarly, the third to sixth semiconductor elements 23 to 26 are also cooled from both the upper and lower sides by the first cooling device 61 and the second cooling device 62.

以上に説明したように、本実施例の半導体モジュール１０では、第１の導電体４１が第２部分４１ｂを有し、第２の導電体４２が第３部分４２ｂを有し、第２部分４１ｂと第４部分４２ｂとが互いに対向（近接）している。このような構成によると、図５に示すように、第１の導電体４１及び第２の導電体４２において互いに逆向きの電流が流れたときに、第１の導電体４１を流れる電流に起因する磁界Ｂ１と、第２の導電体４２を流れる電流に起因する磁界Ｂ２とが、互いに打ち消し合う関係となる。それにより、第１の導電体４１及び第２の導電体４２に生じるインダクタンスを、効果的に低減することができる。   As described above, in the semiconductor module 10 of the present embodiment, the first conductor 41 has the second portion 41b, the second conductor 42 has the third portion 42b, and the second portion 41b. And the fourth portion 42b face each other (close to each other). According to such a configuration, as shown in FIG. 5, when currents in opposite directions flow in the first conductor 41 and the second conductor 42, the current is caused by the current flowing in the first conductor 41. And the magnetic field B2 caused by the current flowing through the second conductor 42 cancel each other. Thereby, the inductance generated in the first conductor 41 and the second conductor 42 can be effectively reduced.

ここで、第１の導電体４１の第２部分４１ｂと、第２の導電体の４２の第４部分４２ｂとは、第１の半導体素子２１と第２の半導体素子２２との間に位置している。そして、第１の導電体４１の第２部分４１ｂと、第２の導電体の４２の第４部分４２ｂとが、モールド成形体３０の下面３０ａ及び上面３０ｂに垂直な方向から、互いに対向している。このような構成によると、半導体モジュール１０のサイズ（特に、二つの半導体素子２１、２２の間の距離）を小さくすることができる。   Here, the second portion 41 b of the first conductor 41 and the fourth portion 42 b of the second conductor 42 are located between the first semiconductor element 21 and the second semiconductor element 22. ing. The second portion 41b of the first conductor 41 and the fourth portion 42b of the second conductor 42 are opposed to each other from the direction perpendicular to the lower surface 30a and the upper surface 30b of the molded body 30. Yes. According to such a configuration, the size of the semiconductor module 10 (particularly, the distance between the two semiconductor elements 21 and 22) can be reduced.

また、本実施例の半導体モジュール１０では、第１〜第４の導電体４１〜４４がモールド成形体３０の下面３０ａ又は上面３０ｂにそれぞれ露出しており、それによって、各々の半導体素子２１、２２が効果的に冷却される。ここで、第１の導電体４１は電源側の高電位に接続され、第２の導電体４２は電源側の低電位に接続されるので、第１導電体４１と第２の導電体４２との間には、比較的に大きな電位差（即ち電源電圧）が生じる。この点に関して、本実施例の半導体モジュール１０では、第１の導電体４１及び第２の導電体４２が、モールド成形体３０の異なる表面（下面３０ａ及び上面３０ｂ）にそれぞれ露出している。その結果、図６に示すように、第１の導電体４１と第２の導電体４２との間の沿面距離Ｌは、それらが同一の表面に露出する場合よりも長くなっている。それにより、第１の導電体４１と第２の導電体４２との間の絶縁性が、有意に向上されている。なお、ここでいう沿面距離Ｌとは、第１の導電体４１の露出部分から、モールド成形体３０の表面３０ａ、３０ｂ（又は境界面３３）を辿って、第２の導電体４２の露出部分までに至る最短距離である。即ち、図６に示す位置Ｘ１、Ｘ２、Ｘ３、Ｘ４を順に辿った経路の長さを意味する。   Further, in the semiconductor module 10 of the present embodiment, the first to fourth conductors 41 to 44 are respectively exposed on the lower surface 30a or the upper surface 30b of the molded body 30, whereby the respective semiconductor elements 21, 22 are exposed. Is effectively cooled. Here, since the first conductor 41 is connected to the high potential on the power source side and the second conductor 42 is connected to the low potential on the power source side, the first conductor 41, the second conductor 42, A relatively large potential difference (that is, a power supply voltage) is generated between the two. In this regard, in the semiconductor module 10 of the present embodiment, the first conductor 41 and the second conductor 42 are exposed on different surfaces (the lower surface 30a and the upper surface 30b) of the molded body 30, respectively. As a result, as shown in FIG. 6, the creepage distance L between the first conductor 41 and the second conductor 42 is longer than when they are exposed on the same surface. Thereby, the insulation between the 1st conductor 41 and the 2nd conductor 42 is improved significantly. Here, the creepage distance L refers to the exposed portion of the second conductor 42 by following the surfaces 30a and 30b (or the boundary surface 33) of the molded body 30 from the exposed portion of the first conductor 41. The shortest distance to reach. That is, it means the length of a route that sequentially follows the positions X1, X2, X3, and X4 shown in FIG.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

上記した実施例では、六つの半導体素子２１−２６を有する半導体モジュールについて説明したが、本実施例で説明したモジュール構造（特に、第１の導電体４１及び第２の導電体４２の構造）は、少なくとも二つの半導体素子を有する半導体モジュールに対して好適に適用することができる。この場合、半導体素子は、必ずしもスイッチング素子に限定されず、他の種類のパワー半導体素子（又は半導体素子）であってもよい。   In the above-described embodiment, the semiconductor module having the six semiconductor elements 21-26 has been described. However, the module structure described in this embodiment (particularly, the structure of the first conductor 41 and the second conductor 42) is as follows. The present invention can be preferably applied to a semiconductor module having at least two semiconductor elements. In this case, the semiconductor element is not necessarily limited to the switching element, and may be another type of power semiconductor element (or semiconductor element).

上記した実施例では、モールド成形体３０が、個別にモールディンクされた第１のモールド成形体３１及び第２のモールド成形体３２を有するが、モールド成形体３０は、その全体が一体にモールディングされたものであってもよい。この場合、第１の導電体４１と第２の導電体４２との間の沿面距離Ｌを、より長くすることができる。   In the above-described embodiment, the molded body 30 includes the first molded body 31 and the second molded body 32 that are individually molded. The molded body 30 is molded as a whole. It may be. In this case, the creepage distance L between the first conductor 41 and the second conductor 42 can be made longer.

なお、本明細書に記載したモールド成形体３０の下面３０ａ及び上面３０ｂ、並びに、半導体素子２１、２２の下部電極２１ａ、２２ａ及び上部電極２１ｂ、２２ｂとの用語は、半導体モジュール３０内における相対的な位置関係を簡潔に示すための表現であって、鉛直方向における上方及び下方を必ずしも意図するものではない。モールド成形体３０の下面３０ａ及び上面３０ｂとは、モールド成形体３０において互いに反対側に位置する二つの表面を広く意味し、半導体素子２１、２２の下部電極２１ａ、２２ａ及び上部電極２１ｂ、２２ｂとは、モールド成形体３０の下面３０ａ側及び上面３０ｂ側にそれぞれ位置する電極を意味するものである。   Note that the terms “lower surface 30a and upper surface 30b of the molded body 30” and “lower electrodes 21a and 22a and upper electrodes 21b and 22b” of the semiconductor elements 21 and 22 described in the present specification are relative to each other in the semiconductor module 30. It is an expression for concisely showing the positional relationship, and does not necessarily intend upward and downward in the vertical direction. The lower surface 30a and the upper surface 30b of the molded body 30 broadly mean two surfaces located on opposite sides of the molded body 30, and the lower electrodes 21a and 22a and the upper electrodes 21b and 22b of the semiconductor elements 21 and 22 Means electrodes located on the lower surface 30a side and the upper surface 30b side of the molded body 30, respectively.

また、本明細書におけるモールド成形及びモールド成形体３０との用語は、必ずしもモールド（型）を用いて成形すること及び成形したものに限られず、それに置換可能な技術（例えば光造形技術といった３Ｄプリント技術）によって成形されたものも広く含む。   In addition, the terms “molding” and “molded body 30” in the present specification are not necessarily limited to molding using a mold (mold), and technologies that can be replaced with it (for example, 3D printing such as stereolithography). Widely includes those molded by technology.

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：半導体モジュール
２１−２６：半導体素子
２１ａ、２２ａ：下部電極
２１ｂ、２２ｂ：上部電極
３０：モールド成形体
３０ａ：モールド成形体の下面
３０ｂ：モールド成形体の上面
３１：第１のモールド成形体
３２：第２のモールド成形体
３３：第１のモールド成形体と第２のモールド成形体との間の境界面
４１：第１の導電体
４１ａ：第１の導電体の第１部分
４１ｂ：第１の導電体の第２部分
４２：第２の導電体
４２ａ：第２の導電体の第３部分
４２ｂ：第２の導電体の第４部分
４３：第３の導電体
４４：第４の導電体
４８：導電性スペーサ
５１、５２：絶縁性放熱板
６１、６２：冷却装置
Ｎ：低電位接続端子
Ｐ：高電位接続端子
Ｕ：第１相出力端子
Ｖ：第２相出力端子
Ｗ：第３相出力端子 10: Semiconductor module 21-26: Semiconductor element 21a, 22a: Lower electrode 21b, 22b: Upper electrode 30: Molded product 30a: Lower surface 30b of the molded product 31: Upper surface 31 of the molded product 31: First molded product 32 : Second molded body 33: boundary surface 41 between the first molded body and the second molded body 41: first conductor 41 a: first portion 41 b of the first conductor: first Second portion 42 of the conductor: second conductor 42a: third portion 42b of the second conductor 42b: fourth portion of the second conductor 43: third conductor 44: fourth conductor 48: Conductive spacers 51, 52: Insulating heat sinks 61, 62: Cooling device N: Low potential connection terminal P: High potential connection terminal U: First phase output terminal V: Second phase output terminal W: Third phase Output terminal

Claims (5)

第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子とが封止されたモールド成形体と、
前記第１の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第１部分と、前記第１部分から前記モールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、
前記第２の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３部分と、前記第３部分から前記モールド成形体の内部へ伸びる第４部分とを有し、前記第４部分が前記第１の導電体の前記第２部分と対向する第２の導電体と、を備え、
前記モールド成形体は、少なくとも第１の半導体素子及び第１の導電体を一体にモールド成形した第１のモールド成形体と、少なくとも第２の半導体素子及び第２の導電体を一体にモールド成形した第２のモールド成形体とを含み、
前記第１のモールド成形体と前記第２のモールド成形体とが互いに接触する境界面を介して、前記第１の導電体の第２部分と前記第２の導電体の第４部分とが互いに対向している、半導体モジュール。 A first semiconductor element;
A second semiconductor element;
A molded body in which the first semiconductor element and the second semiconductor element are sealed;
A first portion that is electrically connected to a lower electrode of the first semiconductor element and is exposed on a lower surface of the molded body; and a second portion that extends from the first portion to the inside of the molded body. A first conductor having:
A third portion that is electrically connected to the upper electrode of the second semiconductor element and is exposed on the upper surface of the molded body; and a fourth portion that extends from the third portion to the inside of the molded body. And the fourth portion includes a second conductor facing the second portion of the first conductor, and
The molded body is formed by integrally molding at least a first semiconductor element and a first conductor integrally molded with at least a first semiconductor element and a first conductor, and at least a second semiconductor element and a second conductor. A second molded body,
The second part of the first conductor and the fourth part of the second conductor are mutually connected via a boundary surface where the first mold body and the second mold body are in contact with each other. opposed to that, the semi-conductor module. 第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子とが封止されたモールド成形体と、
前記第１の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第１部分と、前記第１部分から前記モールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、
前記第２の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３部分と、前記第３部分から前記モールド成形体の内部へ伸びる第４部分とを有し、前記第４部分が前記第１の導電体の前記第２部分と対向する第２の導電体と、
前記第１の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３の導電体と、
前記第２の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第４の導電体と、
を備える半導体モジュール。 A first semiconductor element;
A second semiconductor element;
A molded body in which the first semiconductor element and the second semiconductor element are sealed;
A first portion that is electrically connected to a lower electrode of the first semiconductor element and is exposed on a lower surface of the molded body; and a second portion that extends from the first portion to the inside of the molded body. A first conductor having:
A third portion that is electrically connected to the upper electrode of the second semiconductor element and is exposed on the upper surface of the molded body; and a fourth portion that extends from the third portion to the inside of the molded body. A second conductor in which the fourth portion opposes the second portion of the first conductor;
A third conductor electrically connected to the upper electrode of the first semiconductor element and exposed on the upper surface of the molded body;
A fourth conductor electrically connected to the lower electrode of the second semiconductor element and exposed on the lower surface of the molded body;
Semi-conductor modules Ru Bei to give a. 前記モールド成形体の下面に沿って位置するとともに、少なくとも前記第１の導電体の第１部分と前記第４の導電体とに接触している第１の絶縁性放熱部材と、
前記モールド成形体の上面に沿って位置するとともに、少なくとも前記第２の導電体の第３部分と前記第３の導電体とに接触している第２の絶縁性放熱部材と、
をさらに備える請求項２に記載の半導体モジュール。 A first insulating heat dissipating member located along the lower surface of the molded body and in contact with at least the first portion of the first conductor and the fourth conductor;
A second insulating heat dissipating member located along the upper surface of the molded body and in contact with at least the third portion of the second conductor and the third conductor;
The semiconductor module according to claim 2 , further comprising: 第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子とが封止されたモールド成形体と、
前記第１の半導体素子の下部電極に電気的に接続されているとともに、前記モールド成形体の下面に露出する第１部分と、前記第１部分から前記モールド成形体の内部へ伸びる第２部分とを有する第１の導電体と、
前記第２の半導体素子の上部電極に電気的に接続されているとともに、前記モールド成形体の上面に露出する第３部分と、前記第３部分から前記モールド成形体の内部へ伸びる第４部分とを有し、前記第４部分が前記第１の導電体の前記第２部分と対向する第２の導電体と、を備え、
前記第１の導電体は高電位に電気的に接続され、前記第２の導電体は低電位に電気的に接続される、半導体モジュール。 A first semiconductor element;
A second semiconductor element;
A molded body in which the first semiconductor element and the second semiconductor element are sealed;
A first portion that is electrically connected to a lower electrode of the first semiconductor element and is exposed on a lower surface of the molded body; and a second portion that extends from the first portion to the inside of the molded body. A first conductor having:
A third portion that is electrically connected to the upper electrode of the second semiconductor element and is exposed on the upper surface of the molded body; and a fourth portion that extends from the third portion to the inside of the molded body. And the fourth portion includes a second conductor facing the second portion of the first conductor, and
The first conductor is electrically connected to the high potential, the second conductor is electrically connected to the low potential, semi conductor module. 前記第１の半導体素子は、その下部電極からその上部電極への通電を導通及び遮断するスイッチング素子であり、
前記第２の半導体素子は、その下部電極からその上部電極への通電を導通及び遮断するスイッチング素子である、
請求項１から４のいずれか一項に記載の半導体モジュール。
The first semiconductor element is a switching element that conducts and interrupts energization from the lower electrode to the upper electrode;
The second semiconductor element is a switching element that conducts and interrupts energization from the lower electrode to the upper electrode.
The semiconductor module as described in any one of Claim 1 to 4 .
JP2014026158A 2014-02-14 2014-02-14 Semiconductor module Expired - Fee Related JP6179419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014026158A JP6179419B2 (en) 2014-02-14 2014-02-14 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014026158A JP6179419B2 (en) 2014-02-14 2014-02-14 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2015153894A JP2015153894A (en) 2015-08-24
JP6179419B2 true JP6179419B2 (en) 2017-08-16

Family

ID=53895856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014026158A Expired - Fee Related JP6179419B2 (en) 2014-02-14 2014-02-14 Semiconductor module

Country Status (1)

Country Link
JP (1) JP6179419B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125889A (en) * 2011-12-15 2013-06-24 Toyota Motor Corp Semiconductor device

Also Published As

Publication number Publication date
JP2015153894A (en) 2015-08-24

Similar Documents

Publication Publication Date Title
JP7053461B2 (en) Semiconductor power module
CN105575920A (en) Double-sided cooling power module and method for manufacturing the same
JP5831401B2 (en) Semiconductor device
US20130242631A1 (en) Power converter apparatus
CN103579138A (en) Semiconductor unit
JP6838243B2 (en) Power converter
JP6490027B2 (en) Semiconductor device
JP2015099846A (en) Semiconductor device, and method of manufacturing the same
WO2020184053A1 (en) Semiconductor device
JP6480856B2 (en) Semiconductor module
JP2013157346A (en) Semiconductor device
JP6123722B2 (en) Semiconductor device
KR20140130862A (en) Power module having improved cooling performance
JP6179419B2 (en) Semiconductor module
JP6555177B2 (en) Semiconductor module
JP6763246B2 (en) Semiconductor device
JP6684996B2 (en) Semiconductor device
US10855196B2 (en) Semiconductor device
WO2019150870A1 (en) Semiconductor module
JP6539998B2 (en) Semiconductor power converter
JP2015208115A (en) semiconductor device
JP7142784B2 (en) electric circuit device
US20120002452A1 (en) Compact inverter
JP7278439B1 (en) Semiconductor device and power converter using the same
JP2014072385A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170703

R151 Written notification of patent or utility model registration

Ref document number: 6179419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees