JP6175676B2 - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法 Download PDF

Info

Publication number
JP6175676B2
JP6175676B2 JP2016505049A JP2016505049A JP6175676B2 JP 6175676 B2 JP6175676 B2 JP 6175676B2 JP 2016505049 A JP2016505049 A JP 2016505049A JP 2016505049 A JP2016505049 A JP 2016505049A JP 6175676 B2 JP6175676 B2 JP 6175676B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
electronic device
intermediate layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016505049A
Other languages
English (en)
Other versions
JPWO2015129212A1 (ja
Inventor
裕樹 阿部
裕樹 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015129212A1 publication Critical patent/JPWO2015129212A1/ja
Application granted granted Critical
Publication of JP6175676B2 publication Critical patent/JP6175676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、電子デバイスおよびその製造方法に関し、特に、アルミニウムまたはその合金を含む導電層を有する電子デバイスおよびその製造方法に関する。
表示パネルなどをはじめとする電子デバイスでは、アルミニウムまたはアルミニウム合金（以下、「Ａｌ等」と記載する。）からなる導電層が多く用いられている。Ａｌ等からなる導電層を有する電子デバイスの一例である有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルの構成について、図１６を用い説明する。
図１６に示すように、従来技術に係る有機ＥＬパネルは、基板９００上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されている（図１６では、ＴＦＴの構成の内、ドレイン電極９０１およびバリア層９０２だけを図示）。ドレイン電極９０１は、Ａｌ等からなり、バリア層９０２は、例えば、Ａｌ2Ｏ3などからなる。そして、バリア層９０２におけるドレイン電極９０１上の一部領域は開口されている。なお、バリア層９０２は、後工程で形成される平坦化膜９０４の形成プロセスでのダメージを防ぐ役割を担う。
バリア層９０２の上には、平坦化層９０４が堆積されており、平坦化層９０４には、バリア層９０２の開口に合わせてコンタクト孔が設けられている。平坦化層９０４上には、アノード９０５およびホール注入層９０６が順に積層形成されている。アノード９０５は、画素単位で区切られており、また、コンタクト孔の底部でＴＦＴのドレイン電極９０１と接続されている。なお、トップエミッション型のパネルの場合には、アノード９０５は、例えば、Ａｌ等から構成されており、光反射性を有する。
ホール注入層９０６上には、画素単位で開口を規定するバンク９０７が形成されている。バンク９０７は、ホール注入層９０６上におけるコンタクト孔上方に相当する箇所も埋め込むように形成されている。バンク９０７で規定された開口には、有機材料からなる発光層９０８が形成されている。
発光層９０８上およびバンク９０７の頂上には、パネルで一続きのカソード９０９が形成され、カソード９０９上は、封止層９１０で被覆されている。カソード９０９は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）あるいはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用い形成されている。
図１６に示す従来技術に係る有機ＥＬパネルでは、各画素での発光輝度に応じて、ＴＦＴのドレイン電極９０１からカソード９０５を介して発光層９０８に対してホールが注入され、カソード９０９から電子を注入する。そして、注入されたホールと電子が発光層９０８の層中で再結合することにより発光する。
特開２０１１−２４３６０５号公報 特開２００８−３１１５８６号公報
しかしながら、図１７に示すように、従来技術に係るドレイン電極９０１とアノード９０５との接続領域では、Ａｌ等を含むドレイン電極９０１を採用することに起因して、その表層部分に酸化アルミニウム（ＡｌＯX）膜９１１が形成されてしまう。このように、ドレイン電極９０１とアノード９０５との間に、導電性が低いＡｌＯX膜９１１が介挿されてしまい、ＴＦＴにおけるドレイン電極９０１とアノード９０５との間での接触抵抗が増大する。このため、従来技術の構造では、ＴＦＴにおけるドレイン電極９０１とアノード９０５との間での給電が乏しくなり、デバイス性能（発光性能）の低下をもたらすという問題がある。
なお、ＴＦＴにおいては、ドレイン電極９０１およびドレイン電極をＡｌ等から形成する場合、モリブデン（Ｍｏ）などで、これらの表面が被覆されることが多いが、これらの膜厚が薄膜の場合に、コンタクトのための開口をあける際に消失してしまうことがある。
また、上記のような問題については、ＴＦＴに限らず、Ａｌ等からなる導電体と、他の導電体の接続に際して同様に生じることが考えられる。
本発明は、上記のような問題の解決を図るべくなされたものであって、Ａｌ等からなる導電層を一方に有するコンタクトにおいて、電気抵抗の低抵抗化を図ることができる構成の電子デバイスとその製造方法を提供することを目的とする。
本発明の一態様に係る電子デバイスは、基板と、第1導電層と、第2導電層と、中間層と、を備える。第１導電層は、基板上に配設され、アルミニウムまたはアルミニウム合金からなる。第２導電層は、第１導電層に対して間隔をあけて配設されている。
中間層は、第１導電層と第２導電層との間に介挿され、第１導電層および第２導電層の双方と接しているとともに、アルミニウム（Ａｌ）およびフッ素（Ｆ）の各元素を含み構成されている。
上記態様に係る電子デバイスでは、アルミニウム（Ａｌ）およびフッ素（Ｆ）の各元素を含み構成された中間層が、第１導電層と第２導電層との間に介挿され、且つ、第１導電層および第２導電層の双方と接するので、第１導電層がＡｌ等から構成されていながら、第２導電層との間でのコンタクトについての低抵抗化を図ることができる。
本発明の実施の形態に係る表示装置１の構成を示す模式ブロック図である。 表示パネル１０の一部構成を抜き出して示す模式平面図である。 表示パネル１０の一部構成（図２のＡ−Ａ断面の構成）を抜き出して示す模式断面図である。 表示パネル１０におけるドレイン電極１０１とアノード１０５との接続部分（図３における矢印Ｂ部分）を拡大して示す模式断面図である。 表示パネル１０の製造工程の概略を示す工程図である。 ドレイン電極１０１とアノード１０５との接続に係る工程を順に示す模式断面図である。 ドレイン電極１０１とアノード１０５との接続に係る工程を順に示す模式断面図である。 接続前処理とコンタクト抵抗との関係を示す特性グラフである。 （ａ）は、Ｄ／Ｅ後の洗浄なしプロセスでの各元素の比率を示す特性グラフであり、（ｂ）は、Ｄ／Ｅ後の洗浄ありプロセスでの各元素の比率を示す特性グラフであり、（ｃ）は、未処理での各元素の比率を示す特性グラフである。 （ａ）は、各サンプルのＤ／Ｅ条件および洗浄の有無とコンタクト抵抗との関係を示す表であり、（ｂ）は、各サンプルのコンタクト抵抗を示す特性グラフである。 （ａ）は、仕事関数データサンプルを示すグラフであり、（ｂ）は、各サンプルにおけるＷＦとＢａｓｅｌｉｎｅとの関係を示す特性グラフである。 Ｄ／Ｅ後の洗浄の有無を変えた２サンプルと、未処理のサンプルとの３サンプルでの、ＡＥＳ積分強度比を示す表である。 （ａ）は、３サンプルでのＷＦとＡＥＳ（Ｆ）との関係を示す特性グラフであり、（ｂ）は、３サンプルでのＢａｓｅｌｉｎｅとＡＥＳ（Ｏ）の関係を示す特性グラフである。 （ａ）は、未処理のＡｌ合金と比較した場合における、Ｆ，Ｏ元素比率を示す特性グラフであり、（ｂ）は、その矢印Ｃ部分を拡大して示すグラフである。 （ａ）は、変形例１に係る電子デバイスでのコンタクト構造を示す模式断面図であり、（ｂ）は、変形例２に係る電子デバイスでのコンタクト構造を示す模式断面図である。 従来技術に係る表示パネルの一部構成を示す断面図である。 表示パネルにおけるドレイン電極９０１とアノード９０５との間に、ＡｌＯX膜９１１が介挿された状態を示す断面図である。
［本発明の態様］
本発明の一態様に係る電子デバイスは、基板と、第1導電層と、第2導電層と、中間層と、を備える。第1導電層は、基板上に配設され、アルミニウムまたはアルミニウム合金からなる。第2導電層は、第１導電層に対して間隔をあけて配設されている。
中間層は、第１導電層と第２導電層との間に介挿され、第１導電層および第２導電層の双方と接しているとともに、アルミニウム（Ａｌ）およびフッ素（Ｆ）の各元素を含み構成されている。
本発明の一態様に係る電子デバイスは、中間層の構成中には、さらに酸素元素（Ｏ）を含み、また、基板上に、上記第１導電層と同じ組成を有する第３導電膜を形成する工程と、第３導電膜を、フッ素を含むガスを用いてパターニングして第４導電層を形成する工程と、第４導電層の表面を酸化して、フッ素を構成中に含む酸化皮膜を形成する工程と、を経て、比較デバイスを形成すると仮定した場合に、次の関係を満足する。
本態様の電子デバイスでは、中間層における酸素（Ｏ）の含有比率が、化学量論比において、比較デバイスの酸化皮膜に対して０．２５以下であり、中間層におけるフッ素（Ｆ）の含有比率が、化学量論比において、比較デバイスの酸化皮膜に対して３．２以上である。
本発明の一態様に係る電子デバイスは、中間層の層厚が５ｎｍ以下である。
本発明の一態様に係る電子デバイスは、第１導電層の表面が、中間層が接する領域を除き、バリア層で覆われている。
本発明の一態様に係る電子デバイスは、バリア層上に、中間層が形成された領域を囲繞するように絶縁層が堆積されており、第２導電層が、絶縁層の囲繞により形成された中間層上の開口を通して、中間層と接している。
本発明の一態様に係る電子デバイスは、第２導電層もアルミニウムを含む。
本発明の一態様に係る電子デバイスの製造方法は、次の（ａ）から（ｈ）を実行する。
（ａ） 基板上に、アルミニウムまたはアルミニウム合金からなる第１導電層を形成する。
（ｂ） 第１導電層の表層に、バリア層を形成する。
（ｃ） バリア層の一部を除去する。
（ｄ） バリア層上、および上記一部が除去された領域上に対し、絶縁層を形成する。
（ｅ） 絶縁層における上記一部が除去された領域上を開口する。
（ｆ） バリア層における一部の除去（上記（ｃ））の開始から、絶縁層における該当領域の開口（上記（ｅ））の終了までの間に、バリア層が除去された領域における第１導電層の表面に形成された酸化アルミニウムの皮膜を除去する。
（ｇ） 皮膜が除去された領域に対してフッ素をドープして、当該領域に中間層を形成する。
（ｈ） 中間層上に、第２導電層を形成する。
そして、本発明の一態様に係る電子デバイスの製造方法では、中間層がアルミニウムおよびフッ素の各元素を含み構成されている。
上記のような特徴を有する電子デバイスの製造方法では、アルミニウムおよびフッ素の各元素を含み構成された中間層が、第１導電層と第２導電層との間に介挿され、且つ、第１導電層および第２導電層の双方と接する電子デバイスを製造することができる。よって、第１導電層と第２導電層とが低抵抗に接続された電子デバイスを製造することができる。
本発明の一態様に係る電子デバイスの製造方法では、上記（ｃ）から（ｅ）を同一の工程で実行することを特徴とする。
本発明の一態様に係る電子デバイスの製造方法では、中間層が、さらに酸素（Ｏ）を含むことを特徴とする。
また、本発明の一態様に係る電子デバイスの製造方法は、さらに、次の（ｉ）を実行することを特徴とする。
（ｉ） 中間層に対して、ウェット処理により、層厚を５ｎｍ以下まで薄膜化する。
［実施の形態］
１．表示装置の概略構成
本発明の実施の形態に係る表示装置１の概略構成について、図１および図２を用い説明する。
図１に示すように、表示装置１は、表示パネル１０と、これに接続された駆動・制御部２０とを備えている。表示パネル１０は、有機材料の電界発光現象を利用した有機ＥＬパネルであり、複数の画素部を有する。図２に示すように、各画素部は、赤色（Ｒ）発光部１０ａと、緑色（Ｇ）発光部１０ｂと、青色（Ｂ）発光部１０ｃとから構成されている。図２に示すように、表示パネル１０においては、Ｒ，Ｇ，Ｂの発光部１０ａ，１０ｂ，１０ｃからなる画素部がマトリクス状に配置されている。
駆動・制御部２０は、４つの駆動回路２１〜２４と制御回路２５とから構成されている。
なお、表示装置１における表示パネル１０と駆動・制御部２０との配置関係については、図１の形態には限定されない。
また、画素部の構成については、図２に示すようなＲ，Ｇ，Ｂの３色の発光部からなる形態に限定されず、４色以上から一の画素部が構成されることとしてもよい。
２．表示パネルの構成
表示パネル１０の構成について、図３および図４を用い説明する。本実施の形態に係る表示パネル１０としては、トップエミッション型の有機ＥＬパネルを一例に採用している。
図３に示すように、表示パネル１０は、基板１００のＺ軸方向の上面に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されている。図３では、ＴＦＴの構成の内、ドレイン電極１０１とバリア層１０２とだけを模式的に図示している。バリア層１０２は、ドレイン電極１０１の上面の一部が露出するように開口されている。
バリア層１０２の上には、絶縁材料からなる平坦化層１０４が堆積形成されており、バリア層１０２の開口された部分に対応して、コンタクト孔が形成されている。平坦化層１０４の表面上には、アノード１０５およびホール注入層１０６が順に積層形成されている。
アノード１０５は、コンタクト孔の底部において、バリア層１０２の開口を通してＴＦＴのドレイン電極１０１と接続されている。アノード１０５は、各発光部１０ａ，１０ｂ，１０ｃごとに分離するためパターニングされている。対して、ホール注入層１０６が、発光部１０ａ，１０ｂ，１０ｃにわたって連続して設けられている。
なお、図４に示すように、表示パネル１０においては、アノード１０５とドレイン電極１０１との間に、中間層１０３が介挿されている。中間層１０３は、アノード１０５およびドレイン電極１０１の双方に接しており、アルミニウム（Ａｌ）およびフッ素（Ｆ）、さらには酸素（Ｏ）の各元素を含み構成されている。そして、中間層１０３の層厚ｔ103は、本実施の形態においては５ｎｍ以下に設定されている。
ホール注入層１０６上には、絶縁材料からなるバンク１０７が立設されている。バンク１０７は、発光部１０ａ，１０ｂ，１０ｃの相互間を仕切るように設けられており、各発光部１０ａ，１０ｂ，１０ｃに相当する箇所が開口されている。
バンク１０７の囲繞により構成された各開口内には、有機材料からなる発光層１０８が形成され、その上には、カソード１０９および封止層１１０が積層形成されている。カソード１０９および封止層１１０は、発光部１０ａ，１０ｂ，１０ｃごとに分離されておらず、連続している。
３．各構成要素
表示パネル１０における各構成要素については、例えば、次のような材料を用い形成されている。
《基板１００》
基板１００は、例えば、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、又はアルミナ等の絶縁性材料をベースとして形成されている。
《ドレイン電極１０１》
ドレイン電極１０１は、アルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ合金）から構成されている。Ａｌ合金として、例えば、Ａｌ−Ｃｏ（アルミニウム・コバルト）系合金を採用することができる。
《バリア層１０２》
バリア層１０２は、例えば、酸化アルミニウム（Ａｌ2Ｏ3）や窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯX）などから構成されている。
《中間層１０３》
中間層１０３は、上述のように、アルミニウム（Ａｌ）とフッ素（Ｆ）、さらには酸素（Ｏ）の各元素を含み構成されている。
《平坦化層１０４》
平坦化層１０４は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
《アノード１０５》
アノード１０５は、導電性材料からなる単層、あるいは複数の層が積層されてなる積層体から構成されており、例えば、アルミニウム（Ａｌ）やこれを含む合金、銀（Ａｇ）、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）などを用い形成されている。なお、本実施の形態のように、トップエミッション型の場合には、高反射性の材料で形成されていることが好ましい。
アノード１０５には、上層部分に、例えば、ＩＴＯ（酸化インジウムスズ）を用い形成された透明被覆層が含まれることもある。
《ホール注入層１０６》
ホール注入層１０６は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。上記の内、酸化金属からなるホール注入層１０４は、ホールを安定的に、またはホールの生成を補助して、発光層１０８に対しホールを注入および輸送する機能を有し、大きな仕事関数を有する。
ここで、ホール注入層１０６を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。
《バンク１０７》
バンク１０７は、樹脂等の有機材料で形成されており絶縁性を有する。バンク１０７の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。そして、バンク１０７は、有機溶剤耐性を有することが好ましい。
さらに、バンク１０７の形成においては、エッチング処理およびベーク処理などが施されるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、撥水性をもたせるために、側面部をフッ素処理することもできる。
なお、バンク１０７の形成に用いる絶縁材料については、上記の各材料をはじめ、特に抵抗率が１０5［Ω・ｃｍ］以上であって、撥液性を有する材料を用いることができる。これは、抵抗率が１０5［Ω・ｃｍ］以下の材料を用いた場合には、アノード１０５とカソード１０９との間でのリーク電流、あるいは隣接する発光部１０ａ，１０ｂ，１０ｃの相互間でのリーク電流の発生の原因となり、消費電力の増加などの種々の問題を生じることになるためである。
また、バンク１０７を親液性の材料を用い形成した場合には、バンク１０７の側面部とホール注入層１０６の表面との親液性／撥液性の差異が小さくなり、発光層１０８を形成するために有機物質を含んだインクを、バンク１０７の開口部に選択的に保持させることが困難となってしまうためである。
さらに、バンク１０７の構造については、図３に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
《発光層１０８》
発光層１０８は、アノード１０５から注入されたホールと、カソード１０９から注入された電子とが再結合されることにより励起状態が生成され発光する機能を有する。発光層１０８の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
具体的には、例えば、特許公開公報（特開平５−１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。
《カソード１０９》
カソード１０９は、例えば、ＩＴＯ、ＩＺＯ（酸化インジウム亜鉛）などで形成される。トップエミッション型の表示パネル１０の場合においては、光透過性の材料で形成されることが好ましい。光透過性については、透過率が８０［％］以上とすることが好ましい。
なお、発光層１０８とカソード１０９との間に、電子注入層を介挿させた構成とすることもできる。
電子注入層は、カソード１０９から注入された電子を発光層１０８へ輸送する機能を有し、例えば、バリウム、フタロシアニン、フッ化リチウム、あるいはこれらの組み合わせで形成されることが好ましい。
《封止層１１０》
封止層１１０は、発光層１０８などが水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成される。トップエミッション型の表示パネル１０の場合においては、光透過性の材料で形成されることが好ましい。
４．効果
上述のように、本実施の形態に係る表示パネル１０では、Ａｌ等からなるドレイン１０１に対して、アノード１０５が間に中間層１０３を挟んで接続されている。そして、中間層１０３は、Ａｌ、Ｆ、Ｏを含み構成されており、図１７に示す従来技術のように、間にＡｌＯX膜９１１が介挿されている構成に比べて、コンタクト抵抗の低抵抗化を図ることができる。なお、中間層１０３の層厚については、本実施の形態では、５ｎｍ以下としたが、必ずしもこれに限定されるものではない。ただし、コンタクト抵抗の低抵抗化のためには、層厚が薄い方が望ましい。例えば、１０ｎｍよりも８ｎｍ、７ｎｍ、６ｎｍというように薄くなるに従って、低抵抗化のために望ましい。
また、本実施の形態に係る表示パネル１０が備える中間層１０３は、図１７に示すＡｌＯX膜９１１との比較において、酸素（Ｏ）の含有比率が、化学量論比において０．２５以下であり、フッ素（Ｆ）の含有比率が、化学量論比において３．２以上である。
ここで、図１７に示すＡｌＯX膜９１１についても、構成中にフッ素が少量ながら含まれている前提であるが、これは、ドライエッチングの実行に際し、開口部分において、フッ素（Ｆ）がバリア層１０２に含有されてしまうことに起因するものであると考えられる。
５．製造方法
本実施の形態に係る表示パネル１０の製造方法について、図３に加えて図５を用い説明する。
先ず、図３に示す基板１００を準備する（図５のステップＳ１０１）。そして、基板１００のＺ軸方向上面にＴＦＴを形成する（図５のステップＳ１０２）。なお、図３では、ＴＦＴの構成の内、ドレイン電極１０１およびバリア層１０２だけを図示している。
バリア層１０２の一部（コンタクト領域）を開口した後、その上にアクリル樹脂、ポリイミド系樹脂等の有機材料膜を塗布形成する。その後、フォトリソグラフィ法等の方法に基づき、バリア層１０２の開口に対応した箇所にコンタクト孔をあけ、平坦化層１０４を形成する（図５のステップＳ１０３、ステップＳ１０４）。
次に、平坦化層１０４の表面に、アノード材料膜を形成する。アノード材料膜の形成には、例えば、反応性スパッタリング法などを用いることができる。アノード材料膜は、例えば、アルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ合金）からなる膜である。そして、アノード材料膜上に、所定のパターンを有するレジスト膜を形成し、公知のフォトリソグラフィ法を用いてパターニングし、アノード１０５を形成する（図５のステップＳ１０５）。パターニングに際しては、例えば、燐酸と酢酸の混合液をエッチャントとするウェットエッチングを用いることができる。
次に、アノード１０５の表面上に、反応性スパッタリング法を用い、例えば、酸化タングステンからなるホール注入層１０６を形成する（図５のステップＳ１０６）。そして、ホール注入層１０６の上に、例えば、感光性の樹脂材料（フッ素系樹脂材料など）を堆積させ、プリベークすることでバンク材料層を形成する。
次に、バンク材料層に対して、所定のパターンを有するフォトマスクを重ね、一部を感光（例えば、ＵＶ感光）した後、エッチングを行うことでバンク１０７を形成できる（図５のステップＳ１０７）。バンク１０７の形成に係るエッチングには、例えば、テトラメチルアンモニウムハイドロキシオキサイド（ＴＭＡＨ）溶液などを用いることができる。
次に、バンク１０７で規定された各開口に対して、有機発光材料を含む組成物インクを滴下・塗布し、溶媒を揮発除去することにより、発光層１０８を形成する（図５のステップＳ１０８）。
発光層１０８の表面、およびバンク１０７の露出面に対して、例えば、真空蒸着法によりＩＴＯあるいはＩＺＯを蒸着する。これにより、カソード１０９が形成できる（図５のステップＳ１０９）。そして、カソード１０９の表面に対し、例えば、ＳｉＮあるいはＳｉＯＮからなる封止層１１０を形成する（図５のステップＳ１１０）。
以上の工程を経ることにより、表示パネル１０の製造ができる。
なお、ホール注入層１０６と発光層１０７との間に、ホール輸送層を介挿させることもできるし、発光層１０７とカソード１０９との間に、電子輸送層などを介挿させることもできる。ホール輸送層は、例えば、インクジェット法やグラビア印刷法などのウェットプロセスにより、アミン系有機分子材料を含む組成物インクを滴下・塗布し、溶媒を揮発除去することで形成することができる。
また、電子輸送層は、例えば、真空蒸着法等を用い、バリウム（Ｂａ）、フタロシアニン、フッ化リチウムなどの材料からなる膜を成膜することで形成できる。
以下では、ＴＦＴの形成（ステップＳ１０２）からアノード１０５の形成（ステップＳ１０５）までの各工程について、図６および図７を用い詳細説明をする。
図６の（ａ）部分に示すように、基板１００のＺ軸方向上側の主面にドレイン電極１０１０を形成し、さらにその上を覆うようにバリア層１０２０を形成する。ドレイン電極１０１０はＡｌ合金からなり、バリア層１０２０は、例えば、Ａｌ2Ｏ3やＳｉＮやＳｉＯXなどからなる。なお、バリア層１０２０の被覆形成前に、ドレイン電極１０１０は、パターニングされている。ドレイン電極１０１０のパターニングは、例えば、ウェットエッチングやドライエッチングなどを用いて行われる。
次に、図６の（ｂ）部分に示すように、バリア層１０２０におけるドレイン電極１０１０の上方部分を開口する。これにより、一部が開口された（開口部１０２ａを有する）バリア層１０２が形成できる。ここで、図６の（ｂ）部分に示すように、開口１０２ａから露出するドレイン電極１０１１の表層部分には、ＡｌＯX膜１１１が形成される。
次に、図６の（ｃ）部分に示すように、基板１００の上全体を覆うように、平坦化層１０４０を堆積形成する。そして、図６の（ｄ）部分に示すように、平坦化層１０４０におけるドレイン電極１０１１の上方に相当する箇所にコンタクト孔１０４ａを形成する。これにより、平坦化層１０４のコンタクト孔１０４ａの底部分には、ＡｌＯX膜１１１が露出した状態となる。
なお、バリア層１０２０の開口（開口部１０２ａを有するバリア層１０２の形成）については、平坦化層１０４０へのコンタクト孔１０４ａの開口の後とすることもできる。
次に、図６の（ａ）部分に示す工程から（ｄ）部分に示す工程までの工程を実行したワークを、チャンバー内に収納する。そして、図７の（ａ）部分に示すように、ドライエッチングによりＡｌＯX膜１１１を除去する。これにより、平坦化層１０４の開口１０４ａの底部には、ＡｌＯX膜１１１が除去されたドレイン電極１０１２が露出する。なお、ドライエッチングの際に用いるガス種としては、希ガスもしくはフッ素系ガス（例えば、ＣＦ4／Ｏ2）を採用することができる。
続いて、ワークがチャンバー内に収納された状態を維持し、フッ素系ガスをチャンバー内に導入し、図７の（ｂ）部分に示すように、ドレイン電極１０１の表層に中間層１０３０を形成する。中間層１０３０は、アルミニウム（Ａｌ）とフッ素（Ｆ）と酸素（Ｏ）の各元素を含み構成され、層厚ｔ1030が略１０ｎｍである。
中間層１０３０を形成した後のワークをチャンバーから取り出し、図７の（ｃ）部分に示すように、ウェットプロセス（例えば、水洗工程）を実行することにより、層厚ｔ103が５ｎｍ以下まで薄膜化された中間層１０３を形成する。なお、この状態では、ドレイン電極１０１の表層に中間層１０３が形成され、ドレイン電極１０１自体は外部露出していないので、大気雰囲気下であっても酸化の進行を抑えることができる。
この後、図７の（ｄ）部分に示すように、アノード１０５を形成する。これにより、中間層１０３を介して、アノード１０５とドレイン電極１０１との間のコンタクト抵抗を低く抑えることができ、良好な電気接続をなすことができる。
［考察］
１．接続前処理とコンタクト抵抗
接続前処理とコンタクト抵抗との関係についての実験結果について、図８を用い背追銘する。
図８の“未処理”とは、図６の（ｄ）部分に示す状態でアノードを形成したサンプルを示す。また、“Ａｒ”および“Ｎ2”は、ドライエッチングの際のガス種として、それぞれＡｒ、Ｎ2を用いたサンプルを示す。
また、“処理後水洗無し”とは、図７の（ｂ）部分に示す状態でアノードを形成したサンプルであり、“処理後水洗有り”とは、図７の（ｄ）部分に示す上記実施の形態と同様の形態を有するサンプルである。さらに、“４８時間放置”とは、図７の（ｃ）部分に示す状態で４８時間放置した後にアノードを形成したサンプルである。
図８に示すように、未処理のサンプルに比べて、処理後水洗無しのサンプルでは、コンタクト抵抗の値が略半分まで低下している。また、処理後水洗有りのサンプルでは、１／１０8まで減少している。
さらに、４８時間放置のサンプルにおいても、処理後水洗有りのサンプルよりは若干コンタクト抵抗は上昇しているが、未処理などの他のサンプルに比べて、非常に低い値を示している。
なお、ドライエッチングのガス主としてＡｒを用いたサンプルでは、データ上では、低いコンタクト抵抗を示しているが、大気中に放置することで新たにＡｌＯX膜が形成されてしまい、再びコンタクト抵抗が大きくなることが予想される。
以上より、ドレイン電極の表層にＡｌとＯとＦを含む中間層を形成することにより、コンタクト抵抗の低減を図ることができる。特に、水洗を行って中間層の層厚を５ｎｍ以下とすることにより、顕著なコンタクト抵抗の低下がみられる。
２．接続前処理毎の中間層の構成
処理を行わず、図６の（ｄ）部分に示す状態のサンプルを基準とし（図９（ｃ））、接続前処理毎の中間層の構成について、図９（ａ）、（ｂ）を用い説明する。
図９（ａ）に示すように、処理後水洗無しのサンプルでは、図９（ｃ）に示す未処理のサンプルに比べて、表層における酸素（Ｏ）が減少し、フッ素（Ｆ）が増加している。フッ素（Ｆ）は、特に、最表面が２ｎｍまでの範囲で多くなっている。また、表層においては、酸素（Ｏ）も少し残った状態となっている。
図９（ｂ）に示すように、処理後水洗有りのサンプルでは、表層におけるフッ素（Ｆ）が図９（ａ）のサンプルよりは少ないものの、多く存在する。また、表層における酸素（Ｏ）は、水洗無しのサンプルよりも若干増えている。
３．ドライエッチング条件および水洗の有無とコンタクト抵抗
ドライエッチング条件および水洗の有無とコンタクト抵抗との関係について、図１０（ａ）、（ｂ）を用い説明する。
図１０（ａ）に示すように、ドライエッチング条件として、パワー；３水準、圧力；２水準、処理時間；３水準とし、また、水洗の有無についても加味して、１０種類のサンプルを作製し、それぞれのコンタクト抵抗を測定した。その結果を図１０（ｂ）にグラフ化して示す。
（１）処理時間依存性
図１０（ａ）、（ｂ）に示すように、処理時間を除き、ドライエッチング条件が同じＳ０１〜Ｓ０３の各コンタクト抵抗は、処理時間が５ｓｅｃ．と短いＳ０１については、Ｓ０２およびＳ０３に比べてコンタクト抵抗が２桁以上大きい。同様に、処理時間を除き、ドライエッチング条件が同じＳ０４とＳ０５とを比較しても、処理時間が５ｓｅｃ．と短いＳ０４のコンタクト抵抗は、Ｓ０５に比べて大きい。
以上の結果より、ドライエッチングの処理時間が５ｓｅｃ．と短い場合には、ドレイン電極の表層におけるＡＬＯX膜を除去しきれず、ドレイン電極とアノードとの間にコンタクト抵抗が大きくなったものと考えられる。
（２）パワー依存性
図１０（ａ）、（ｂ）に示すように、パワーを除き、ドライエッチング条件が同じＳ０３、Ｓ０５、Ｓ０６の各コンタクト抵抗は、パワーが強いＳ０３とＳ０６のコンタクト抵抗が、パワーがソース２５０Ｗ、バイアス２００Ｗと弱いＳ０５に比べて低い。これより、ドライエッチングのパワーについては、強いほどコンタクト抵抗を低くできることが分かる。ただし、パワーが低くても、処理時間を長くすることによりコンタクト抵抗を低くすることができるものと考えられる。
（３）圧力依存性
図１０（ａ）、（ｂ）に示すように、圧力を除き、ドライエッチング条件が同じＳ０３とＳ１０の各コンタクト抵抗は、圧力が３０ｍＴｏｒｒと高いＳ１０のコンタクト抵抗が、Ｓ０３に比べて高くなっている。これは、圧力が高いプロセスを用いた場合には、フッ素系プラズマが基板表面近くで発生させることができないためであると考えられる。よって、反応促進のためには、ドライエッチングの圧力について、低い方が好ましい。
（４）水洗の有無
図１０（ａ）、（ｂ）に示すように、水洗を実施しなかったＳ０７〜Ｓ０９の各コンタクト抵抗は、Ｓ０３、Ｓ０５を含む他のサンプルと比較して、大きい結果を示す。よって、コンタクト抵抗を低く抑えるためには、水洗などにより中間層の薄膜化を行うことが非常に望ましい。
４．仕事関数データからのＡｌ／Ｆ／Ｏ比率
図１１（ａ）の仕事関数データサンプルに示すように、光電子がフェルミ準位以下である“Ｂａｓｅｌｉｎｅ“では、表面材質に応じて数値が変動することが分かる。
図１１（ｂ）に示すように、水洗無しのＳ０７とＳ０８では、“ＷＦ”が高くなっている。
一方、処理時間が短いＳ０１とＳ０４では、“Ｂａｓｅｌｉｎｅ“が高くなっている。
なお、図１１（ｂ）では、Ｓ０１〜Ｓ０８の各データをプロットし、Ｓ０９とＳ１０については省略している。
図１１（ｂ）に示す結果より、Ｓ０２、Ｓ０３、Ｓ０５、Ｓ０６の条件がコンタクト抵抗を低く抑えるという観点から望ましい。
次に、図１２に、ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、未処理のＮｏ．３の化学量論比データを基準としたときの、洗浄の有無を変えたＮｏ．１，２のサンプルの化学量論比データを示す。
図１２に示すように、洗浄（水洗）無しのＮｏ．１のサンプルでは、未処理のＮｏ．３のサンプルに対して、フッ素（Ｆ）が“３．３“であり、酸素（Ｏ）が”０．１“である。
一方、洗浄（水洗）有りのＮｏ．２のサンプルでは、未処理のＮｏ．３のサンプルに対して、フッ素（Ｆ）が“２．８”であり、酸素（Ｏ）が“０．３”である。
次に、図１１で示したデータと図１２で示したデータとを考慮して、「ＷＦ−ＡＥＳ（Ｆ）」および「Ｂａｓｅｌｉｎｅ−ＡＥＳ（Ｏ）」の各関係について、図１３（ａ）、（ｂ）にそれぞれ示す。
先ず、図１３（ａ）に示すように、ＷＦを横軸にとり、ＡＥＳ（Ｆ）を縦軸にとったとき、次の近似直線を引くことができる。
［数１］ ＡＥＳ（Ｆ）＝３．３６８５×ＷＦ−１１．５２５
次に、図１３（ｂ）に示すように、Ｂａｓｅｌｉｎｅを横軸にとり、ＡＥＳ（Ｏ）を縦軸にとったとき、次の近似直線を引くことができる。
［数２］ ＡＥＳ（Ｏ）＝０．２１２８×Ｂａｓｅｌｉｎｅ−０．３０９８
図１３（ａ）、（ｂ）に示すデータ、および上記［数１］、［数２］をもとの、未処理のＡｌ合金（例えば、Ａｌ−Ｃｏ系合金）と比較した場合の、中間層におけるフッ素（Ｆ）および酸素（Ｏ）の各元素比率を図１４（ａ）に示す。
図１４（ａ）に示すように、未処理のＡｌ合金、即ち、表層に酸化膜（ＡｌＯX膜）が形成されたサンプルに対し、処理を行ったサンプルは、ＡＥＳ（Ｆ）が２．５〜３．４、ＡＥＳ（Ｏ）が０．１〜０．４の範囲内に存在する（矢印Ｃ部分）。なお、図１４（ａ）におけるＡＥＳ（Ｆ）およびＡＥＳ（Ｏ）の各値は、未処理のＡｌ合金における値をそれぞれ“１．０”としたときの相対値である。
図１４（ｂ）は、図１４（ａ）の矢印Ｃ部分を抜き出して示したグラフであるが、処理方法によってＡＥＳ（Ｆ）およびＡＥＳ（Ｏ）にバラツキを有する。例えば、コンタクト抵抗を１０3Ω以下に抑えようとする場合、ＡＥＳ（Ｏ）は“０．２５“以下、ＡＥＳ（Ｆ）は”３．２“以下の範囲が規定される。例えば、ＡＥＳ（Ｏ）が０．２５を超える場合には、ＡｌＯX膜が強固となるためにコンタクト抵抗を低く抑えることが困難である、また、ＡＥＳ（Ｆ）が３．２を超える場合には、ＡｌＦ3膜が強固となり、コンタクト抵抗を低く抑えることが困難である。
ただし、ＴＦＴのドレイン電極とアノードとの間のコンタクト抵抗については、カソードから発光層への電子注入と、アノードから発光層へのホール注入とのバランスを採ることが必要であるので、デバイス毎に望ましいコンタクト抵抗を規定することができる。よって、製造しようとするデバイスの最適なコンタクト抵抗の値から、中間層におけるＡＥＳ（Ｆ）とＡＥＳ（Ｏ）の範囲を規定することができる。
［変形例１］
変形例１に係る電子デバイスの一部構成について、図１５（ａ）を用い説明する。
図１５（ａ）に示す電子デバイスは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのバイポーラトランジスタ、およびＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）など（図示を省略）が内部に形成された基板２００を備える。基板２００の上面には、絶縁層２０１が積層され、その上の一部に配線層２０２が形成されている。
配線層２０２は、アルミニウム（Ａｌ）あるいはその合金から形成されており、絶縁層２０１上にスパッタリング法あるいは真空蒸着法を用い成膜した後、例えば、ドライエッチングによりパターニングされてなる。
配線層２０２の表面の一部は、保護層２０３で被覆されている。保護層２０３は、Ａｌ2Ｏ3やＳｉＮやＳｉＯXなどからなり、配線層２０２を形成する前段階において、その表層を酸化させることにより形成される。なお、保護層２０３は、一部が開口されており、当該開口された部分が、中間層２０４で被覆されている。
中間層２０４は、上記実施の形態における中間層１０３と同様に、アルミニウム（Ａｌ）およびフッ素（Ｆ）、さらには酸素（Ｏ）の各元素を含み構成されている。厚みや層中におけるフッ素および酸素の元素比率についても、上記実施の形態と同様である。
絶縁層２０１上、保護層２０３上、および中間層２０４上の一部には、平坦化層２０５が堆積形成されている。そして、平坦化層２０５における中間層２０４上の一部に相当する部分にはコンタクト孔が開口されており、導電性材料（ＡｌやＡｌ合金、あるいはＷなどの金属材料からなるプラグ２０６が埋め込み形成されている。
また、平坦化層２０５の上面の一部は凹入しており、当該凹入した部分に配線層２０７が形成されている。配線層２０７は、例えば、ダマシン法を用い形成されており、ＡｌやＡｌ合金、あるいはＡｕやＣｕなどの金属材料などを用い形成されている。
本変形例１においても、中間層２０４を形成することにより、ＡｌまたはＡｌ合金からなる配線層２０２と、プラグ２０６との間のコンタクト抵抗を低減することができ、優れたデバイス性能を確保することができる。
［変形例２］
変形例２に係る電子デバイスの一部構成について、図１５（ｂ）を用い説明する。
図１５（ｂ）に示す電子デバイスにおいても、バイポーラトランジスタおよびＭＯＳ−ＦＥＴなど（図示を省略）が内部に形成された基板３００を備える。基板３００の上面には、絶縁層３０１が積層されている構成も、上記変形例１と同様である。
本変形例に係る電子デバイスでは、絶縁層３０１の上の一部領域に、パッド３０２が形成されている。パッド３０２は、アルミニウム（Ａｌ）あるいはその合金から形成されており、上記変形例１における配線層２０２と同様の方法を用い形成されている。パッド３０２の表面の外縁部分は、保護層３０３で被覆されており、本変形例においても、保護層３０３はＡｌ2Ｏ3やＳｉＮやＳｉＯXなどからなる。パッド３０２における保護層３０３で被覆されていない領域には、中間層３０４が積層形成されている。
中間層３０４は、上記実施の形態および上記変形例１と同様に、アルミニウム（Ａｌ）およびフッ素（Ｆ）、さらには酸素（Ｏ）の各元素を含み構成されている。層厚や層中におけるフッ素および酸素の元素比率についても、上記同様である。
絶縁層３０１および保護層３０３の一部の各上には、カバー層３０５が堆積されている。カバー層３０５には、パッド３０２の上方に相当する領域は、開口されている（開口３０５ａ）。開口３０５ａの底部分に露出する中間層３０４に対しては、ボンディングワイヤ３０６が接続されている。
ボンディングワイヤ３０６は、例えば、金（Ａｕ）からなり、中間層３０４を介してパッド３０２に対して電気接続されている。本変形例においても、アルミニウム（Ａｌ）およびフッ素（Ｆ）、さらには酸素（Ｏ）の各元素を含んでなる構成の中間層３０４を介挿することにより、ＡｌまたはＡｌ合金からなるパッド３０２とボンディングワイヤ３０６との間のコンタクト抵抗を低減することができ、優れたデバイス性能を確保することができる。
［その他の事項］
上記実施の形態では、有機ＥＬパネルにおけるＴＦＴドレイン電極とアノードとの接続領域に中間層を介挿し、また、変形例１，２では、他の電子デバイスにおける導電層同士の接続領域に中間層を介挿した形態を例に、構成の説明を行った。
しかし、本発明は、上記実施の形態および上記変形例１，２の各形態に限定されるものではなく、２つの導電層同士の間の接続であって、一方の導電層がＡｌ等からなる形態であれば種々の形態に対して採用が可能である。例えば、基板上において、基板主面に沿った方向に２つの導電層が並設され、２つの導電層同士を接続する場合においても上記構成を採用することにより、コンタクト抵抗の抑制を図ることが可能である。即ち、２つの導電層については、基板の厚み方向に積層された形態に限定されず、基板の厚み方向に対して交差する方向に間隔をあけて配置されたものでもよい。そして、その間にアルミニウム（Ａｌ）およびフッ素（Ｆ）、さらには酸素（Ｏ）の各元素を含んでなる構成の中間層を介挿させることにより、上記効果を得ることができる。
また、上記実施の形態に係る表示パネルでは、基板側にアノードを配し、上方側にカソードを配した構成としたが、アノードとカソードの配置形態を逆にすることもできる。この場合には、ＴＦＴのＳＤ（ソース電極またはドレイン電極）とカソードとの接続領域に、上記構成の中間層を介挿させれば同様の効果を得ることができる。
また、上記実施の形態に係る表示パネルでは、カソードに対する給電経路を特に図示しなかったが、例えば、１画素毎あるいは数画素毎に、所謂バスバーを配し、バスバーとカソードとを接続することでパネル内におけるカソードでの電圧降下などを抑制することもできる。この場合においては、例えば、バスバーをＡｌ等から構成する場合には、カソードとの間に上記構成の中間層を介挿させることにより、上記同様の効果を得ることができる。
また、上記実施の形態では、中間層の薄膜化を図るために水洗工程を実施したが、中間層の薄膜化を図る方法はこれに限定されない。例えば、水以外の水溶液をエッチャントとして用いたエッチングを用いてもよい。あるいは、ガスによるドライエッチングを行って薄膜化を図ってもよい。
また、Ａｌ等からなる導電層に対して、中間層が間に何も介挿せずに接触している形態に限らず、間に島状に残存するＡｌＯX膜が一部に介挿した形態でも、従来技術のように間にＡｌＯX膜が完全に介在する場合よりはコンタクト抵抗を低く抑えることが可能となる。
また、中間層の構成元素としては、少なくともアルミニウム（Ａｌ）とフッ素（Ｆ）の各元素が含まれた構成であればよく、酸素（Ｏ）については、必須の構成元素ではない。即ち、中間層は、ＡｌＦX（例えば、ＡｌＦ3）であってもよい。
また、中間層の層厚については、上記のように５ｎｍ以下にすることが望ましいが、必ずしも薄膜化を実施しなくても、未処理のもの（表面にＡｌＯX膜が形成されたもの）に比べて、コンタクト抵抗を低減することはできる（図８を参照）。
本発明は、Ａｌ等からなる導電層を有する電子デバイスにおいて、当該導電層と他の導電層とのコンタクト抵抗を低抵抗化することで高いデバイス性能を実現するのに有用である。
１．表示装置
１０．表示パネル
２０．駆動・制御部
２１〜２４．駆動回路
２５．制御回路
１００，２００，３００．基板
１０１，１０１０，１０１１．ドレイン電極
１０２，１０２０．バリア層
１０３，２０４，１０３０．中間層
１０４，２０５，１０４０．平坦化層
１０５．アノード
１０６．ホール注入層
１０７．バンク
１０８．発光層
１０９．カソード
１１０．封止層
１１１．ＡｌＯX膜
２０１，３０１．絶縁層
２０２，２０７．配線層
２０３，３０３．保護層
２０６．プラグ
３０２．パッド
３０５．カバー層
３０６．ボンディングワイヤ

Claims (9)

  1. 基板上に、アルミニウムまたはアルミニウム合金からなる第１導電層を形成し、
    前記第１導電層の表層に、バリア層を形成し、
    前記バリア層の一部を除去し、
    前記バリア層上、および前記一部が除去された領域上に対し、絶縁層を形成し、
    前記絶縁層における前記一部が除去された領域上を開口し、
    前記バリア層の一部を除去する工程の開始から、前記絶縁層の該当領域を開口する工程の終了までの間に、前記バリア層が除去された領域における前記第１導電層の表面に形成された酸化アルミニウムの皮膜を除去し、
    前記皮膜が除去された領域に対してフッ素をドープして、当該領域に中間層を形成し、
    前記中間層上に、第２導電層を形成し、
    前記中間層は、アルミニウムおよびフッ素の各元素を含み構成されている
    ことを特徴とする電子デバイスの製造方法。
  2. 前記バリア層の一部の除去と、前記バリア層上、および前記一部が除去された領域上に対する絶縁層の形成と、前記絶縁層上における前記一部が除去された領域上の開口とは、同一の工程で実行される
    請求項１記載の電子デバイスの製造方法。
  3. 前記中間層の構成中には、さらに酸素元素を含む
    請求項１記載の電子デバイスの製造方法。
  4. さらに、
    前記中間層に対して、ウェット処理により、層厚を５ｎｍ以下まで薄膜化する
    請求項１記載の電子デバイスの製造方法。
  5. 基板と、
    前記基板上に配設され、アルミニウムまたはアルミニウム合金からなる第１導電層と、
    前記第１導電層に対して間隔をあけて配設された第２導電層と、
    前記第１導電層と前記第２導電層との間に介挿され、前記第１導電層および前記第２導電層の双方と接する中間層と、
    を備え、
    前記中間層は、アルミニウムおよびフッ素の各元素を含み構成され、
    前記中間層の構成中には、さらに酸素元素を含み、
    基板上に、前記第１導電層と同じ組成を有する第３導電膜を形成する工程と、
    前記第３導電膜を、フッ素を含むガスを用いてパターニングして第４導電層を形成する工程と、
    前記第４導電層の表面を酸化して、フッ素を含む酸化皮膜を形成する工程と、
    を経て、比較デバイスを形成すると仮定した場合に、
    前記中間層における酸素の含有比率は、化学量論比において、前記比較デバイスの前記酸化皮膜に対して０．２５以下であり、
    前記中間層におけるフッ素の含有比率は、化学量論比において、前記比較デバイスの前記酸化皮膜に対して３．２以上である
    ことを特徴とする電子デバイス。
  6. 前記中間層の層厚は、５ｎｍ以下である
    請求項５記載の電子デバイス。
  7. 前記第１導電層の表面は、前記中間層が接する領域を除き、バリア層で覆われている
    請求項５記載の電子デバイス。
  8. 前記バリア層上には、前記中間層が形成された領域を囲繞するように絶縁層が堆積されており、
    前記第２導電層は、前記絶縁層の囲繞により形成された前記中間層上の開口を通して、前記中間層と接している
    請求項７記載の電子デバイス。
  9. 前記第２導電層も、アルミニウムまたはアルミニウム合金からなる
    請求項５記載の電子デバイス。
JP2016505049A 2014-02-26 2015-02-19 電子デバイスおよびその製造方法 Active JP6175676B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014035139 2014-02-26
JP2014035139 2014-02-26
PCT/JP2015/000786 WO2015129212A1 (ja) 2014-02-26 2015-02-19 電子デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015129212A1 JPWO2015129212A1 (ja) 2017-03-30
JP6175676B2 true JP6175676B2 (ja) 2017-08-09

Family

ID=54008549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505049A Active JP6175676B2 (ja) 2014-02-26 2015-02-19 電子デバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US10680137B2 (ja)
JP (1) JP6175676B2 (ja)
WO (1) WO2015129212A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410426A (ja) * 1990-04-26 1992-01-14 Sharp Corp 半導体装置の製造方法
JP2983356B2 (ja) * 1991-10-11 1999-11-29 沖電気工業株式会社 半導体素子の製造方法
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05144948A (ja) * 1991-11-22 1993-06-11 Sony Corp 化学的気相成長法における前処理方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JPH11145282A (ja) * 1997-11-06 1999-05-28 Nec Corp エッチング方法
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2008311586A (ja) 2007-06-18 2008-12-25 Omron Corp アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JP2011243605A (ja) 2010-05-14 2011-12-01 Mitsubishi Electric Corp 薄膜トランジスタとその製造方法、及びアクティブマトリックス基板
JP5096522B2 (ja) * 2010-05-27 2012-12-12 株式会社神戸製鋼所 表示デバイス
US20120032165A1 (en) * 2010-08-06 2012-02-09 Korea Advanced Institute Of Science And Technology Aqueous solution composition for fluorine doped metal oxide semiconductor and thin film transistor including the same

Also Published As

Publication number Publication date
WO2015129212A1 (ja) 2015-09-03
US20170054058A1 (en) 2017-02-23
US10680137B2 (en) 2020-06-09
JPWO2015129212A1 (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
US8866160B2 (en) Light-emitting element, device, and manufacturing method including a charge injection layer having a recess for suppressing uneven luminance
JP5677290B2 (ja) 有機ｅｌ表示パネルとその製造方法
JP4659141B1 (ja) 発光素子とその製造方法、および発光装置
US10720478B2 (en) Organic EL display panel, organic EL display device, and organic EL display panel manufacturing method
JP5658256B2 (ja) 発光素子とその製造方法、および発光装置
JP6232655B2 (ja) 有機ｅｌ表示パネルおよびその製造方法
WO2013118462A1 (ja) Ｅｌ表示装置およびその製造方法
JPWO2012017488A1 (ja) 発光素子とその製造方法、および発光装置
JP2016091841A (ja) 有機発光デバイスと有機表示装置
JPWO2013093974A1 (ja) 有機ｅｌ表示パネル
JP2019192594A (ja) 表示パネル、表示装置、および、表示パネルの製造方法
US9799687B2 (en) Method for manufacturing active-matrix display panel, and active-matrix display panel
US9786726B2 (en) Organic light-emitting device and organic display device
JP5620495B2 (ja) 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP7182908B2 (ja) 有機ｅｌパネル、および有機ｅｌパネルの製造方法
US10032802B2 (en) Thin-film transistor device and display device using same
JP6159981B2 (ja) 発光素子、表示装置及び発光素子の製造方法
JP2015230404A (ja) 表示パネルの製造方法
WO2013080264A1 (ja) 有機ｅｌパネルとその製造方法
JP6175676B2 (ja) 電子デバイスおよびその製造方法
US10581019B2 (en) Organic EL element having reduced electric power consumption by optimizing film thicknesses thereof and method of manufacturing same
JP5861961B2 (ja) 有機ｅｌ素子とその製造方法
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2013110014A (ja) 有機ｅｌ素子の製造方法および有機ｅｌ表示パネル
JP2020043181A (ja) 薄膜トランジスタ基板、及び、その製造方法、並びに、薄膜トランジスタ基板を用いた有機ｅｌ表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170615

R150 Certificate of patent or registration of utility model

Ref document number: 6175676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113