JP6173528B1 - 電力変換器 - Google Patents

電力変換器 Download PDF

Info

Publication number
JP6173528B1
JP6173528B1 JP2016110701A JP2016110701A JP6173528B1 JP 6173528 B1 JP6173528 B1 JP 6173528B1 JP 2016110701 A JP2016110701 A JP 2016110701A JP 2016110701 A JP2016110701 A JP 2016110701A JP 6173528 B1 JP6173528 B1 JP 6173528B1
Authority
JP
Japan
Prior art keywords
switching element
power converter
stub
substrate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016110701A
Other languages
English (en)
Other versions
JP2017216412A (ja
Inventor
松田　洋平
洋平 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016110701A priority Critical patent/JP6173528B1/ja
Priority to PCT/JP2016/083070 priority patent/WO2017208477A1/ja
Priority to US16/301,499 priority patent/US10886247B2/en
Priority to EP16904101.9A priority patent/EP3467871A4/en
Priority to CN201680085911.6A priority patent/CN109155283A/zh
Application granted granted Critical
Publication of JP6173528B1 publication Critical patent/JP6173528B1/ja
Publication of JP2017216412A publication Critical patent/JP2017216412A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

【課題】電力変換器におけるスイッチング素子の発振および誤動作を抑制する。【解決手段】スイッチング素子１１と、このスイッチング素子１１の端子に電気的に接続されたスタブ１４を有する発振抑制回路を備えた電力変換器。【選択図】図１

Description

この発明は、スイッチング素子を有する電力変換器に関するものである。
電力変換器の高効率化と小型化のため、スイッチング素子として高速スイッチングおよび低オン抵抗のものが使用される。しかし、スイッチング速度が速くなるほど、回路寄生成分の影響を受けやすくなり、スイッチング素子の発振、誤動作が問題となる。
例えば、高速スイッチングおよび低オン抵抗のスイッチング素子として注目されるＧａＮ（ガリウムナイトライド）の場合について考える。ＧａＮは入力容量Ｃｉｓｓや出力容量Ｃｏｓｓなどの浮遊容量がＳｉ（シリコン）ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）より１桁小さいことを利用して、高速スイッチングを実現している。
一方、浮遊容量が非常に小さいためにＱ値が高くなりやすく、回路寄生インダクタンスと浮遊容量との共振周波数でインピーダンスが極端に低くなる。浮遊容量が小さいことから来るこの両特性によって、スイッチングのタイミングでスイッチング素子のドレインソース間、ゲートソース間に発振が起こり、スイッチング素子が誤動作、破損する原因となる。
上記例では、スイッチング素子としてＧａＮを取り上げたが、浮遊容量を小さくすることで高速スイッチングを実現しているスイッチング素子であれば、Ｓｉ ＭＯＳＦＥＴ、ＳｉＣ（シリコンカーバイド）ＭＯＳＦＥＴ等でも同様である。また、スイッチング素子の種類に関わらず、回路パターンや配線の引き回し等により回路寄生インダクタンスが大きく、Ｑ値が高くなっている場合でも同様である。
このようなスイッチング素子の誤動作や寄生発振を防ぐため、正側電力端子にドレインが接続された第１のＭＩＳＦＥＴと、出力端子にドレインが接続された第２のＭＩＳＦＥＴとを備え、第１のＭＩＳＦＥＴのゲートおよびソース間に、ソースからゲートに向けて導通する電流経路を形成する制御回路（ゲートダイオード）を設けたものが知られている。さらにドレイン電圧サージを低減するために、正側電力端子と負側電力端子間にスナバキャパシタを接続することも記載されている。（特許文献１参照）
特開２０１５−１２６３４２号公報
特許文献１では、スイッチング素子のゲートとソース間に、ツェナーダイオードやショツトキーバリアダイオードなどのゲートダイオードを接続することで発振を抑制している。しかし、この方法ではダイオード損失の発生やスイッチング素子の損失増加を招き、電力変換器の効率低下、またスイッチング素子用冷却器の大型化が課題となる。
この発明は、上記のような課題を解決するためになされたものであり、電力変換器の高効率化、小型化を維持しながら、スイッチング素子の発振を抑制するようにした電力変換器を得ることを目的とするものである。
この発明に係る電力変換器は、スイッチング素子と、このスイッチング素子の端子に電気的に接続されたスタブを有する発振抑制回路を備え、スタブは発振周波数の１／４波長の奇数倍の長さを持ち、先端が開放された基板パターンで構成され、基板パターンは、スイッチング素子が実装された回路基板とは別基板の上に構成されたものである。
この発明によれば、スイッチング素子の端子にスタブを有する発振抑制回路を接続することで、スイッチング素子の損失を増やすことなく、スイッチング素子の発振、誤動作を抑制することができる。
この発明の実施の形態１に係る電力変換器の基本構成図である。 電力変換器を構成するスイッチング素子周辺の寄生成分を含めた等価回路図である。 この発明によるスタブによる発振抑制の原理図である。 この発明の実施の形態２に係る電力変換器の基本構成図である。 この発明の実施の形態２に係る電力変換器の他の構成による基本構成図である。 この発明の実施の形態２に係る電力変換器の他の構成による基本構成図である。
実施の形態１．
以下、この発明の実施の形態１に係る電力変換器を図１から図３に基づいて説明する。
図１は実施の形態１の電力変換器に使用されるスイッチング素子の周辺の構成図を示し、インバータやコンバータなどの電力変換器は、複数のスイッチング素子１１が正側電力端子と負側電力端子間にハーフブリッジ構成やフルブリッジ構成に接続されて構成される。
図１において、スイッチング素子１１は電力変換器を構成するＭＯＳＦＥＴなどのスイッチング素子の１つを示し、ドレイン端子Ｄ、ソース端子Ｓ、ゲート端子Ｇを備えている。回路基板１２にはプリント配線などにより複数の基板パターン１３が形成され、スイッチング素子１１のドレイン端子Ｄ、ソース端子Ｓ、ゲート端子Ｇの各端子はそれぞれの基板パターン１３に半田等で電気的に接続されている。スイッチング素子１１のドレイン端子Ｄには、スタブ用の電線１４の一端が電気的に接続され、スタブ用の電線１４の他端はどこにも接続されず開放状態となっている。また、スタブ用の電線１４の長さは、後述する発振周波数の１／４波長の奇数倍である。
なお、スタブとは、高周波回路における伝送線路に並列に接続される分布定数線路であって、終端負荷と線路長の波長に対する比により、入力端から見てキャパシタになったりインダクタになったりするものである。
スイッチング素子１１のドレイン端子Ｄに接続したスタブによる発振抑制原理を説明するため、まず、スタブがない場合の発振原理について説明する。
寄生成分を含めたスイッチング素子１１の周辺の等価回路を図２に示す。スイッチング素子１１は、スイッチング素子の浮遊容量２１と、スイッチング素子のボンディングワイヤーやリード端子等の寄生インダクタンス２２を有する。基板パターン１３は、寄生インダクタンス２３を有する。
スイッチング素子１１のドレインソース間の浮遊容量２１が小さく、スイッチング素子１１の寄生インダクタンス２２と基板パターン１３の寄生インダクタンス２３が大きい場合、Ｑ値が高くなり、スイッチングのタイミングでドレインソース間に発振が起こる。
発振周波数ｆは、スイッチング素子１１や基板パターン１３等からなる回路一巡の寄生インダクタンス成分Ｌと、スイッチング素子１１のドレインソース間の浮遊容量Ｃで決まり、以下の式（１）で求まる。
Figure 0006173528
 また、その時の発振周波数ｆの波長λは、真空中での伝播速度Ｃｏを用いて以下の式（２）で求まる。
Figure 0006173528
次に、スタブによる発振抑制原理を説明する。スタブによる発振抑制原理の模式図を図３に示す。
図３において、３１はスタブ用の電線１４（左端がスイッチング素子１１との接続点、右端がスタブの先端部）、３２は発振周波数の入射波、３３は反射波である。また、スタブ用の電線１４の長さは発振周波数の１／４波長とする。
上述のスイッチング素子１１のドレインソース間に発振が起こると、発振周波数の信号がスイッチング素子１１とスタブ用の電線１４の接続点からスタブ用の電線１４内に入射する。スタブ用の電線１４の長さが発振周波数の１／４波長分であるため、入射波は１／４波長進み、スタブ用の電線１４の先端で反射する。スタブ用の電線１４の先端は開放されているため、反射波の位相は入射波と１８０度ずれ、入射波と反射波が互いに打ち消し合う。以上の原理で発振周波数はキャンセルされ、スイッチング素子１１の発振が抑制できる。
このようにスタブ用の電線１４は、スイッチング素子１１の発振を抑制するので、発振抑制回路として機能する。
なお、スイッチング素子１１としては、ＭＯＳＦＥＴに限らず、ＩＧＢＴなど全てのパワー回路用スイッチング素子が使用でき、特にワイドバンドギャップ半導体が好ましい。また、スイッチング素子１１の素材はＳｉ（シリコン）のみならず、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）等のワイドギャップ半導体の場合でもよい。
スタブ用の電線１４は、上記ではドレイン端子Ｄに接続したが、スイッチング素子１１のソース端子Ｓに接続してもよい。
また、スイッチング素子１１のゲートソース間浮遊容量が小さく、ゲートソース間が発振した場合は、スイッチング素子１１のゲート端子Ｇまたはソース端子Ｓにスタブ用の電線１４を接続しても同様の効果が得られる。
以上のように、実施の形態１の発明は、スイッチング素子１１のドレイン、ソース、ゲートのいずれかの端子に、スタブ用の電線１４を有する発振抑制回路を接続するだけで、スナバ損失やスイッチング素子の損失を増やすことなく、スイッチング素子１１の発振や
誤動作を抑制することができる。
実施の形態２．
次に、この発明の実施の形態２に係る電力変換器を図４から図６に基づいて説明する。
図４から図６は実施の形態２の電力変換器に使用されるスイッチング素子の周辺の各構成図を示し、インバータやコンバータなどの電力変換器は複数のスイッチング素子１１が正側電力端子と負側電力端子間にブリッジ構成に接続されて構成される。なお、図４から図６において、図１と同じまたは相当する部分には同じ符号を付して、詳細な説明は省略する。
まず図４において、スイッチング素子１１は電力変換器を構成するＭＯＳＦＥＴなどのスイッチング素子の１つを示し、ドレイン端子Ｄ、ソース端子Ｓ、ゲート端子Ｇを備えている。回路基板１２には複数の基板パターン１３が形成され、スイッチング素子１１のドレイン端子Ｄ、ソース端子Ｓ、ゲート端子Ｇの各端子はそれぞれの基板パターン１３に半田等で電気的に接続されている。上記構成は実施の形態１の図１と同じである。
実施の形態１のスタブは、スイッチング素子１１の端子に電気的に接続される電線１４で構成したが、実施の形態２のスタブは、スイッチング素子１１のドレイン端子Ｄが接続される基板パターン１３の一部にスタブ用の基板パターン４４として構成したものである。
図４に示す通り、スタブ用の基板パターン４４は、ドレイン端子Ｄが接続される基板パターン１３から延長して渦巻き状に回路パターンを引くことで構成されている。
スタブ用の基板パターン４４の先端は開放状態となっており、基板パターン４４の長さは、発振周波数の１／４波長の奇数倍となっている。
このように構成することで、スタブ用の基板パターン４４がスイッチング素子１１の発振を抑制する発振抑制回路として機能し、また基板パターンの一部として構成されるので、回路基板１２上の占有面積を抑制でき、電力変換器の小型化に効果的である。
また、スタブを基板パターンで構成する場合、図５に示す通り、複数の層を使って基板パターンを引き、各層をスルホールなどで接続して構成した基板パターン５４にしてもよい。さらに、図５のように基板パターン５４は、らせん状にパターンを引くことで基板上の占有面積を抑制でき、電力変換器の小型化に効果的である。
また、スタブを基板パターンで構成する場合、図６に示す通り、スイッチング素子１１が実装された回路基板１２とは別の基板６５の上に、スタブ用の基板パターン６４として構成し、スタブ用の基板パターン６４を基板パターン１３と電気的に接続して構成してもよい。
スタブの基板パターン６４を別基板６５の上に構成する場合、スイッチング素子１１が実装された回路基板１２より高い誘電率の基材を使用した別基板を使用することで、発振周波数の波長が短くなり、スタブの長さを短縮できる。これにより、基板上の占有面積を抑制でき、電力変換器の小型化に効果的である。発振周波数の波長λａは、発振周波数ｆ、速度Ｃｏ、基材の実効比誘電率εｒを用いて以下の式（３）で求まる。
Figure 0006173528
また、スタブの基板パターン６４を別基板６５の上に構成する場合、スイッチング素子１１が実装された回路基板１２より基材厚みが薄い基板を使用することで、発振周波数の波長が短くなり、スタブの長さを短縮できる。これにより、基板上の占有面積を抑制でき、電力変換器の小型化に効果的である。
なお、図４から図６においては、スタブ用の基板パターン４４、５４、６４は、スイッチング素子１１のドレイン端子Ｄが接続される基板パターン１３に接続した例を示したが、実施の形態１でも説明したように、スイッチング素子１１のソース端子Ｓまたはゲート端子Ｇが接続される基板パターン１３に接続してもよい。
以上、この発明の実施の形態を記述したが、この発明は実施の形態に限定されるものではなく、種々の設計変更を行うことが可能であり、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１１：スイッチング素子、 １２：回路基板、 １３：基板パターン、
１４：スタブ用電線（発振抑制回路）、４４：スタブ用基板パターン（発振抑制回路）、５４：スタブ用基板パターン（発振抑制回路）、６４：スタブ用基板パターン、
６５：スタブ用別基板、Ｄ：ドレイン端子、Ｓ：ソース端子、Ｇ：ゲート端子

Claims (8)

  1. スイッチング素子と、このスイッチング素子の端子に電気的に接続されたスタブを有する発振抑制回路を備え、前記スタブは発振周波数の１／４波長の奇数倍の長さを持ち、先端が開放された基板パターンで構成され、前記基板パターンは、前記スイッチング素子が実装された回路基板とは別基板の上に構成されたことを特徴とする電力変換器。
  2. 前記発振抑制回路は、前記スイッチング素子のドレイン端子に電気的に接続したことを特徴とする請求項１に記載の電力変換器。
  3. 前記発振抑制回路は、前記スイッチング素子のソース端子に電気的に接続したことを特徴とする請求項１に記載の電力変換器。
  4. 前記発振抑制回路は、前記スイッチング素子のゲート端子に電気的に接続したことを特徴とする請求項１に記載の電力変換器。
  5. 前記基板パターンは、複数の層で構成されたことを特徴とする請求項１から請求項４のいずれか１項に記載の電力変換器。
  6. 前記別基板の基材は、前記スイッチング素子が実装された回路基板の基材より高い誘電率を持つことを特徴とする請求項１から請求項４のいずれか１項に記載の電力変換器。
  7. 前記別基板の基材は、前記スイッチング素子が実装された回路基板の基材より薄いことを特徴とする請求項１から請求項４、請求項６のいずれか１項に記載の電力変換器。
  8. 前記スイッチング素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１から請求項７のいずれか１項に記載の電力変換器。
JP2016110701A 2016-06-02 2016-06-02 電力変換器 Active JP6173528B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016110701A JP6173528B1 (ja) 2016-06-02 2016-06-02 電力変換器
PCT/JP2016/083070 WO2017208477A1 (ja) 2016-06-02 2016-11-08 電力変換器
US16/301,499 US10886247B2 (en) 2016-06-02 2016-11-08 Power converter
EP16904101.9A EP3467871A4 (en) 2016-06-02 2016-11-08 POWER CONVERTER
CN201680085911.6A CN109155283A (zh) 2016-06-02 2016-11-08 功率转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016110701A JP6173528B1 (ja) 2016-06-02 2016-06-02 電力変換器

Publications (2)

Publication Number Publication Date
JP6173528B1 true JP6173528B1 (ja) 2017-08-02
JP2017216412A JP2017216412A (ja) 2017-12-07

Family

ID=59505262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016110701A Active JP6173528B1 (ja) 2016-06-02 2016-06-02 電力変換器

Country Status (5)

Country Link
US (1) US10886247B2 (ja)
EP (1) EP3467871A4 (ja)
JP (1) JP6173528B1 (ja)
CN (1) CN109155283A (ja)
WO (1) WO2017208477A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299815A (ja) * 1991-03-28 1992-10-23 Murata Mfg Co Ltd 複合電子部品
JPH09275303A (ja) * 1996-04-04 1997-10-21 Toshiba Corp マイクロ波スイッチ
JPH11150126A (ja) * 1997-11-18 1999-06-02 Nec Corp 高出力電界効果トランジスタ
JP2005353728A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 高周波デバイス
JP2014073958A (ja) * 2013-11-22 2014-04-24 Mitsubishi Chemicals Corp 自立基板、およびその製造方法
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760650A (en) * 1994-09-26 1998-06-02 Endgate Corporation Coplanar waveguide amplifier
JP2798051B2 (ja) 1996-03-29 1998-09-17 日本電気株式会社 電界効果トランジスタ
JP3175763B2 (ja) * 1998-10-06 2001-06-11 日本電気株式会社 マイクロ波発振器
JP3598933B2 (ja) 2000-02-28 2004-12-08 株式会社日立製作所 電力変換装置
WO2011111130A1 (ja) * 2010-03-09 2011-09-15 パナソニック株式会社 半導体装置
DE112014002405T5 (de) 2013-05-16 2016-05-19 Fuji Electric Co., Ltd Halbleitervorrichtung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299815A (ja) * 1991-03-28 1992-10-23 Murata Mfg Co Ltd 複合電子部品
JPH09275303A (ja) * 1996-04-04 1997-10-21 Toshiba Corp マイクロ波スイッチ
JPH11150126A (ja) * 1997-11-18 1999-06-02 Nec Corp 高出力電界効果トランジスタ
JP2005353728A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 高周波デバイス
JP2014073958A (ja) * 2013-11-22 2014-04-24 Mitsubishi Chemicals Corp 自立基板、およびその製造方法
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール

Also Published As

Publication number Publication date
US20190296735A1 (en) 2019-09-26
WO2017208477A1 (ja) 2017-12-07
EP3467871A1 (en) 2019-04-10
JP2017216412A (ja) 2017-12-07
US10886247B2 (en) 2021-01-05
EP3467871A4 (en) 2019-07-03
CN109155283A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
JP6909881B2 (ja) フェライトビーズを有するスイッチング回路
US9666569B2 (en) Switch circuit of cascode type having high speed switching performance
JP4800084B2 (ja) 半導体装置およびその製造方法
JP5813781B2 (ja) 半導体装置および電子機器
JP6352555B1 (ja) 半導体装置
US10897249B1 (en) Switching circuits having drain connected ferrite beads
KR20240017989A (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
JP2020535701A (ja) バイアスストリップを有するｒｆ増幅器パッケージ
US20210408978A1 (en) Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs
JP2018085613A (ja) 半導体装置
US11749578B2 (en) Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module
JP6173528B1 (ja) 電力変換器
JP6164722B2 (ja) 半導体装置
JP2010199241A (ja) 半導体装置
CN108987379A (zh) 具有集成谐波终止特征的半导体封装件
WO2017043611A1 (ja) パワーデバイス
JP6164721B2 (ja) 半導体装置
JP2008311527A (ja) 高周波半導体回路
WO2018181198A1 (ja) 双方向スイッチ及びそれを備える双方向スイッチ装置
JP2021069068A (ja) 半導体装置
TW202011674A (zh) 緩衝器電路及功率半導體模組以及感應加熱用電源裝置
JP5577296B2 (ja) 半導体装置
WO2021145133A1 (ja) 電源装置、ａｃｆコンバータ、及びａｃアダプター
JP6352556B1 (ja) 半導体装置
KR102463221B1 (ko) 전력용 반도체 모듈

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R151 Written notification of patent or utility model registration

Ref document number: 6173528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250