JP6166123B2 - 半導体装置、および、電源制御方法 - Google Patents
半導体装置、および、電源制御方法 Download PDFInfo
- Publication number
- JP6166123B2 JP6166123B2 JP2013168675A JP2013168675A JP6166123B2 JP 6166123 B2 JP6166123 B2 JP 6166123B2 JP 2013168675 A JP2013168675 A JP 2013168675A JP 2013168675 A JP2013168675 A JP 2013168675A JP 6166123 B2 JP6166123 B2 JP 6166123B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- power supply
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
Description
2,112 LSI制御回路(MCU)
3,113 レベルシフト回路
4,4a〜4e 起動制御回路
4a1,4b1 バイアス部
10,11 半導体装置
71 ソーラーパネル
81 バッテリー
and1〜3 論理積回路
inv1,2 インバータ
nmos1〜6 NチャネルMOSトランジスタ
node1〜18,test 信号
or1 論理和回路
pd パワーダウン端子
pmos1〜7 PチャネルMOSトランジスタ
r1〜3 抵抗
stupd 端子
STUP1 起動制御回路(閾値電圧大)
STUP2 起動制御回路(閾値電圧小)
VDD 電源電圧
VDDL 降圧電圧
Claims (9)
- 電源電圧を降圧して降圧電圧を生成すると共に停止信号が入力された際に該降圧電圧の生成を停止する電源部と、
前記電源部で生成された降圧電圧で駆動されると共に記電源部に前記降圧電圧の生成を停止させる停止信号を出力する制御部と、
前記降圧電圧が予め定められた値以上になるまで、前記停止信号が前記電源部へ入力されるのを禁止する電源制御部と、
を備えた半導体装置。 - 前記制御部から出力された前記停止信号を前記電源電圧の電圧レベルまで昇圧して前記電源制御部に出力する昇圧部を備え、
前記電源部は、前記昇圧された停止信号が入力されると前記降圧電圧の生成を停止する請求項1記載の半導体装置。 - 前記電源制御部は、
ゲート電極、ソース電極、及びバルク電極が接地電圧に接続された第1のNチャネルMOSトランジスタと、
ソース電極及びバルク電極が前記電源電圧に接続され、ゲート電極及びドレイン電極が前記第1のNチャネルMOSトランジスタのドレイン電極に接続された第1のPチャネルMOSトランジスタと、
ソース電極及びバルク電極が前記電源電圧に接続され、ゲート電極が前記第1のPチャネルMOSトランジスタのゲート電極に接続された第2のPチャネルMOSトランジスタと、
ソース電極が接地電圧に接続され、ゲート電極が前記降圧電圧に接続され、ドレイン電極が前記第2のPチャネルMOSトランジスタのドレイン電極に接続され、前記降圧電圧が予め定められた値以上になるとオンして前記第2のPチャネルMOSトランジスタのドレイン電極の電位をローレベルとする第2のNチャネルMOSトランジスタと、
前記電源電圧で駆動すると共に、入力端子が前記第2のNチャネルMOSトランジスタのドレイン電極及び前記第2のPチャネルMOSトランジスタのドレイン電極に接続され、前記入力端子に入力された信号を反転して出力する論理反転回路と、
前記論理反転回路から出力される信号と前記停止信号との論理積演算を行う理積回路と、
を備えた請求項1又は請求項2記載の半導体装置。 - 前記電源制御部は、
ゲート電極、ソース電極、及びバルク電極が接地電圧に接続された第3のNチャネルMOSトランジスタと、
ソース電極及びバルク電極が前記電源電圧に接続され、ゲート電極及びドレイン電極が前記第3のNチャネルMOSトランジスタのドレイン電極に接続された第3のPチャネルMOSトランジスタと、
ソース電極及びバルク電極が前記電源電圧に接続され、ゲート電極が前記第3のPチャネルMOSトランジスタのゲート電極及び前記第3のNチャネルMOSトランジスタのドレイン電極に接続された第4のPチャネルMOSトランジスタと、
ソース電極及びバルク電極が接地電圧に接続され、ゲート電極およびドレイン電極が前記第4のPチャネルMOSトランジスタのドレイン電極に接続された第4のNチャネルMOSトランジスタと、
ソース電極及びバルク電極が接地電圧に接続され、ゲート電極が前記第4のNチャネルMOSトランジスタのゲート電極に接続された第5のNチャネルMOSトランジスタと、
ソース電極及びバルク電極が前記降圧電圧に接続され、ゲート電極及びドレイン電極が前記第5のNチャネルMOSトランジスタのドレイン電極に接続された第5のPチャネルMOSトランジスタと、
ソース電極及びバルク電極が前記電源電圧に接続され、ゲート電極が前記第3のPチャネルMOSトランジスタおよび前記第4のPチャネルMOSトランジスタの各々のゲート電極に接続された第6のPチャネルMOSトランジスタと、
ソース電極及びバルク電極が接地電圧に接続され、ドレイン電極が前記第6のPチャネルMOSトランジスタのドレイン電極に接続され、ゲート電極が前記第5のPチャネルMOSトランジスタおよび前記第5のNチャネルMOSトランジスタの各々のドレイン電極に接続され、前記降圧電圧が予め定められた値以上になり前記第6のPチャネルMOSトランジスタおよび前記第5のNチャネルMOSトランジスタの各々のドレイン電極の電圧が予め定められた値以上になるとオンして前記第6のPチャネルMOSトランジスタのドレイン電極の電圧をローレベルとする第6のNチャネルMOSトランジスタと、
前記電源電圧で駆動すると共に、入力端子が前記第6のNチャネルMOSトランジスタ及び前記第6のPチャネルMOSトランジスタの各々のドレイン電極に接続され、前記入力端子に入力された信号を反転して出力する論理反転回路と、
前記論理反転回路から出力される信号と前記停止信号との論理積演算を行う論理積回路と、
を備えた請求項1又は請求項2記載の半導体装置。 - 前記電源制御部は、
前記降圧電圧が予め定められた第1の値以上になると出力信号をローレベルからハイレベルに切り替えて出力する第1の起動制御部と、
前記降圧電圧が前記第1の値より低い第2の値以上になると出力信号をローレベルからハイレベルに切り替えて出力する第2の起動制御部と、
前記第1の起動制御部から出力される出力信号を一方の入力端子に入力し他方の入力端子に入力された信号との論理和演算を行う論理和回路と、
前記第2の起動制御部から出力される出力信号を一方の入力端子に入力すると共に他方の入力端子に前記論理和回路の出力端子から出力される信号を入力して論理積演算を行い、演算結果を前記論理和回路の他方の入力端子に入力する第1の論理積回路と、
前記論理和回路の出力端子から出力される信号と前記停止信号との論理積演算を行う第2の論理積回路と、
を備えた請求項1又は請求項2記載の半導体装置。 - 前記第5のPチャネルMOSトランジスタの代わりに、抵抗を備えた請求項4記載の半導体装置。
- 前記第5のPチャネルMOSトランジスタのドレイン電極及びゲート電極にソース電極が接続され、バルク電極が前記降圧電圧に接続され、ドレイン電極及びゲート電極が前記第5のNチャネルMOSトランジスタのドレイン電極に接続された第7のPチャネルMOSトランジスタを備えた請求項4記載の半導体装置。
- 前記電源制御部は、
前記電源部が前記降圧電圧を生成し始めてから前記降圧電圧が予め定められた値以上になると、前記停止信号が前記電源部に直接入力されるようすると共に、太陽電池パネル又は蓄電池を含む電源部からの電圧を入力し、入力した電圧が予め定められた値以上であるか否かを示す信号を生成して出力する制御部を、
を備えた請求項1から請求項7の何れか1項に記載の半導体装置。 - 電源部により、電源電圧を降圧して降圧電圧を生成すると共に停止信号が入力された際に該降圧電圧の生成を停止する手順と、
前記電源部で生成された降圧電圧で駆動する制御部により、前記電源部に前記降圧電圧の生成を停止させる停止信号を出力する手順と、
電源制御部により、前記降圧電圧が予め定められた値以上になるまで、前記停止信号が前記電源部へ入力されるのを禁止する手順と、
を含む電源制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013168675A JP6166123B2 (ja) | 2013-08-14 | 2013-08-14 | 半導体装置、および、電源制御方法 |
US14/455,393 US9473016B2 (en) | 2013-08-14 | 2014-08-08 | Semiconductor device and power source control method |
CN201410396209.4A CN104378092B (zh) | 2013-08-14 | 2014-08-13 | 半导体装置以及电源控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013168675A JP6166123B2 (ja) | 2013-08-14 | 2013-08-14 | 半導体装置、および、電源制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015037265A JP2015037265A (ja) | 2015-02-23 |
JP6166123B2 true JP6166123B2 (ja) | 2017-07-19 |
Family
ID=52466382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013168675A Active JP6166123B2 (ja) | 2013-08-14 | 2013-08-14 | 半導体装置、および、電源制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9473016B2 (ja) |
JP (1) | JP6166123B2 (ja) |
CN (1) | CN104378092B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10514742B2 (en) * | 2017-12-28 | 2019-12-24 | Nxp B.V. | Power down signal generating circuit |
US10461738B1 (en) * | 2018-05-31 | 2019-10-29 | Qualcomm Incorporated | Comparator architecture and related methods |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793720A (en) * | 1980-12-02 | 1982-06-10 | Sanyo Electric Co Ltd | Output set circuit for delayed type flip-flop |
JP3502320B2 (ja) * | 2000-02-08 | 2004-03-02 | Necマイクロシステム株式会社 | シュミット・トリガ回路 |
JP4095778B2 (ja) * | 2001-08-24 | 2008-06-04 | 株式会社東芝 | 半導体装置および電源電圧制御方法 |
JP3541826B2 (ja) * | 2001-09-21 | 2004-07-14 | セイコーエプソン株式会社 | 電源回路及びその制御方法 |
JP4021283B2 (ja) * | 2002-08-28 | 2007-12-12 | 富士通株式会社 | 半導体装置 |
JP4371769B2 (ja) * | 2003-10-27 | 2009-11-25 | 株式会社ルネサステクノロジ | 半導体回路デバイス及びデータ処理システム |
JPWO2005091503A1 (ja) * | 2004-03-19 | 2008-02-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4507191B2 (ja) * | 2005-03-11 | 2010-07-21 | 日立工機株式会社 | 電池の充電装置 |
JP2007129677A (ja) * | 2005-10-07 | 2007-05-24 | Seiko Instruments Inc | リセット信号発生回路及び半導体集積回路装置 |
JP4988417B2 (ja) * | 2007-04-20 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 出力回路 |
JP2010212742A (ja) * | 2009-03-06 | 2010-09-24 | Hitachi Ltd | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 |
JP2011146549A (ja) * | 2010-01-15 | 2011-07-28 | Renesas Electronics Corp | 電子回路 |
JP5554115B2 (ja) * | 2010-03-30 | 2014-07-23 | シチズンホールディングス株式会社 | 電子回路 |
TWI442679B (zh) * | 2011-05-23 | 2014-06-21 | System General Corp | 諧振式功率轉換器之控制電路與控制方法 |
JP5944172B2 (ja) * | 2012-01-31 | 2016-07-05 | 富士通テン株式会社 | 電源回路 |
-
2013
- 2013-08-14 JP JP2013168675A patent/JP6166123B2/ja active Active
-
2014
- 2014-08-08 US US14/455,393 patent/US9473016B2/en active Active
- 2014-08-13 CN CN201410396209.4A patent/CN104378092B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9473016B2 (en) | 2016-10-18 |
JP2015037265A (ja) | 2015-02-23 |
US20150048813A1 (en) | 2015-02-19 |
CN104378092A (zh) | 2015-02-25 |
CN104378092B (zh) | 2019-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948284B2 (en) | Power-on reset circuit | |
US20110234298A1 (en) | Reference voltage circuit | |
US11385703B2 (en) | Semiconductor device and semiconductor system | |
JP2006133936A (ja) | 電源装置、及び携帯機器 | |
US7382172B2 (en) | Level shift circuit and method for the same | |
JP2008061242A (ja) | 低電力レベルシフタ及び低電力レベルシフティング方法 | |
US10061338B2 (en) | Semiconductor device and method of controlling thereof | |
JP2010010920A (ja) | 半導体集積回路 | |
JP5123679B2 (ja) | 基準電圧生成回路及びその起動制御方法 | |
EP1124170A1 (en) | Reference voltage generation circuit including a start-up circuit | |
JP2010153535A (ja) | 半導体装置及びそのスイッチトランジスタの制御方法 | |
JP6166123B2 (ja) | 半導体装置、および、電源制御方法 | |
JP2008187525A (ja) | インバータ回路 | |
KR101869752B1 (ko) | 반도체 장치 | |
JP2023009279A (ja) | 半導体装置及びパワーオンリセット信号の生成方法 | |
US7528647B2 (en) | Semiconductor integrated circuit which generates different voltages based on an external power supply voltage and a generating method of the different voltages | |
JP2020047193A (ja) | 定電流回路 | |
US6812751B2 (en) | Low standby current power-on reset circuit | |
JP7465200B2 (ja) | 遅延回路 | |
JP2008197994A (ja) | 起動回路 | |
JP2005331927A (ja) | 表示装置用パワーダウンショート回路 | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
JP2016136681A (ja) | スイッチ回路 | |
JP5482419B2 (ja) | レギュレータ用半導体集積回路 | |
JP2005057973A (ja) | チャージポンプの制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6166123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |