JP4021283B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4021283B2 JP4021283B2 JP2002249437A JP2002249437A JP4021283B2 JP 4021283 B2 JP4021283 B2 JP 4021283B2 JP 2002249437 A JP2002249437 A JP 2002249437A JP 2002249437 A JP2002249437 A JP 2002249437A JP 4021283 B2 JP4021283 B2 JP 4021283B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- signal
- starter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にスタータ信号を出力して内部回路を初期化する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置は、起動後の内部回路の不定状態を避けるため、起動時に内部回路を初期化する必要がある。半導体装置は、内部のスタータ回路によって、起動時にスタータ信号を出力し、内部回路をリセットする（例えば、特許文献１参照）。
【０００３】
図７は、従来の半導体装置のスタータ回路を示す。図に示すスタータ回路は、半導体装置内部に形成され、内部回路をスタータ信号によって初期化する。スタータ回路は、トランジスタＱ９〜Ｑ１１、インバータ回路Ｚ１１，１２、及び抵抗Ｒ５〜Ｒ７から構成される。
【０００４】
抵抗Ｒ５，Ｒ６は、直列接続され、電源ＶＤＤと電源ＶＤＤのグランドの間に接続されている。
トランジスタＱ９は、ＮチャネルのＭＯＳトランジスタである。トランジスタＱ９のゲートは、抵抗Ｒ５，Ｒ６の接続点に接続されている。トランジスタＱ９のソースは、電源ＶＤＤのグランドに接続されている。トランジスタＱ９のドレインは、抵抗Ｒ７を介して、電源ＶＤＤに接続されている。
【０００５】
トランジスタＱ１０は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ１１は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ１０，Ｑ１１のゲートは、互いに接続され、トランジスタＱ９のドレインに接続されている。トランジスタＱ１０のソースは、電源ＶＤＤに接続されている。トランジスタＱ１０のドレインは、トランジスタＱ１１のドレインに接続されている。トランジスタＱ１１のソースは、電源ＶＤＤのグランドに接続されている。
【０００６】
インバータ回路Ｚ１１は、トランジスタＱ１０，Ｑ１１のドレインと接続されている。インバータ回路Ｚ１２の入力は、インバータ回路Ｚ１１の出力と接続されている。インバータ回路Ｚ１１，Ｚ１２は、入力した信号を反転して出力する。
【０００７】
以下、スタータ回路の動作について説明する。
半導体装置に電源が投入されると、電源ＶＤＤの電圧が上昇し、抵抗Ｒ５，Ｒ６の接続点の電圧が上昇する。抵抗Ｒ５，Ｒ６の接続点の電圧がトランジスタＱ９の閾値電圧になるまで、トランジスタＱ９のソース−ドレイン間は、オフである。従って、トランジスタＱ１０，Ｑ１１のゲートには、電源ＶＤＤの電圧（‘Ｈ’状態）が入力され、トランジスタＱ１１のソース−ドレイン間のみがオンする。インバータ回路Ｚ１１は、トランジスタＱ１１を介して、電源ＶＤＤのグランドの電圧（‘Ｌ’状態）が入力される。インバータ回路Ｚ１１は、‘Ｌ’状態の信号を反転して‘Ｈ’状態の信号を出力し、インバータ回路Ｚ１２は、‘Ｌ’状態のスタータ信号ｓｔｔｘを出力する。
【０００８】
抵抗Ｒ５，Ｒ６の接続点の電圧が、トランジスタＱ９の閾値電圧（電源ＶＤＤの電圧が、内部回路が通常動作を行うことが可能な電圧）になると、トランジスタＱ９のソース−ドレイン間は、オンする。従って、トランジスタＱ１０，Ｑ１１のゲートには、電源ＶＤＤのグランドの電圧（‘Ｌ’状態）が入力され、トランジスタＱ１０のソース−ドレイン間のみがオンする。インバータ回路Ｚ１１には、トランジスタＱ１０を介して、電源ＶＤＤの電圧（‘Ｈ’状態）が入力される。インバータ回路Ｚ１１は、‘Ｈ’状態の信号を反転して‘Ｌ’状態の信号を出力し、インバータ回路Ｚ１２は、‘Ｈ’状態のスタータ信号ｓｔｔｘを出力する。半導体装置の内部回路は、スタータ信号ｓｔｔｘが‘Ｌ’状態から‘Ｈ’状態に立ち上がったとき、初期化が終了する。
【０００９】
このように、電源ＶＤＤの電圧が所定の電圧になると、図７のスタータ回路のスタータ信号ｓｔｔｘは、‘Ｌ’状態から‘Ｈ’状態に立ち上がる。そして、半導体装置の内部回路は、初期化され、その後、通常動作をする。
【００１０】
ところで、低消費電力の半導体装置においては、数μＡオーダーの電流削減が必要とされる。
【００１１】
【特許文献１】
特開２００２−１２４８６１号公報（第２頁、第９図）
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、内部回路が初期化された後の通常動作時においても、電源ＶＤＤの電圧がスタータ回路に供給され、抵抗Ｒ５〜Ｒ７に電流が流れ、電力を消費しているという問題点があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、通常動作時において、スタータ回路に入力される電源電圧を遮断して、消費電力を低減する半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明では、上記課題を解決するために、内部回路を初期化する半導体装置において、入力される電源電圧に基づいて、内部回路を初期化するスタータ信号を出力するスタータ信号発生回路と、前記スタータ信号を保持して第２のスタータ信号として出力するラッチ回路と、前記第２のスタータ信号が出力されたとき、前記スタータ信号発生回路へ入力される前記電源電圧の入力を遮断する遮断回路と、前記電源電圧の低下を検出し、検出信号を出力する検出回路と、を有し、前記遮断回路は、前記検出信号によって前記スタータ信号発生回路への前記電源電圧の入力の遮断を解除する、ことを特徴とする半導体装置が提供される。
【００１５】
このような半導体装置によれば、スタータ信号発生回路から電源電圧に基づいて出力されるスタータ信号をラッチ回路によって保持して、スタータ信号発生回路への電源電圧の入力を遮断する。また、検出回路によって、電源電圧の低下を検出し、スタータ信号発生回路への電源電圧の入力の遮断を解除する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の原理を説明する原理図である。図１に示すように半導体装置は、スタータ信号発生回路１、ラッチ回路２、及び遮断回路３を有している。
【００１７】
スタータ信号発生回路１は、電源ＶＤＤの電圧が入力される。スタータ信号発生回路１は、電源ＶＤＤの電圧に基づいて、半導体装置の内部回路を初期化するためのスタータ信号ｓｔｔｘを出力する。例えば、電源ＶＤＤが投入されると、電源ＶＤＤの電圧が上昇する。スタータ信号発生回路１は、電源ＶＤＤの電圧が、半導体装置の内部回路が通常動作を行える電圧となったとき、スタータ信号ｓｔｔｘを出力する。
【００１８】
ラッチ回路２は、スタータ信号発生回路１から出力されるスタータ信号ｓｔｔｘを保持して出力する。
遮断回路３は、スタータ信号発生回路１からスタータ信号ｓｔｔｘが出力されたとき（ラッチ回路２によって保持されたとき）、スタータ信号発生回路１に入力されている電源ＶＤＤの電圧を遮断する。
【００１９】
以下、図１の原理図の動作について説明する。
電源ＶＤＤが投入され、電圧が上昇したとする。スタータ信号発生回路１は、入力される電源ＶＤＤの電圧が、半導体装置の内部回路が通常動作を行える電圧となったとき、スタータ信号ｓｔｔｘを出力する。
【００２０】
ラッチ回路２は、スタータ信号発生回路１から出力されるスタータ信号ｓｔｔｘを保持して出力する。
遮断回路３は、ラッチ回路２からスタータ信号ｓｔｔｘが出力されたとき、スタータ信号発生回路１に入力されている電源ＶＤＤの電圧を遮断する。なお、遮断回路３によって、スタータ信号発生回路１への電源ＶＤＤの電圧の入力が遮断されても、スタータ信号ｓｔｔｘは、ラッチ回路２によって保持されているので、スタータ信号ｓｔｔｘが不安定になることはない。
【００２１】
このように、電源ＶＤＤの電圧が、内部回路が通常動作を行える電圧となったとき、スタータ信号発生回路１は、スタータ信号ｓｔｔｘを出力し、ラッチ回路２は、スタータ信号ｓｔｔｘを保持して出力する。そして、遮断回路３は、スタータ信号発生回路１に入力されている電源ＶＤＤの電圧を遮断する。これにより、半導体装置の消費電力を低減することができる。
【００２２】
次に、本発明の第１の実施の形態について説明する。
図２は、本発明の第１の実施の形態に係る半導体装置の一例を示したブロック構成図である。図に示すように、半導体装置は、スタータ回路１１、電源回路１２ａ，１２ｂ，・・・、メモリセル１３、及びリセット回路１４を有している。
【００２３】
スタータ回路１１には、半導体装置に供給される電源ＶＤＤが入力されている。スタータ回路１１は、電源ＶＤＤが、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧となると、電源回路１２ａ，１２ｂ，・・・を初期化するためのスタータ信号ｓｔｔｘを出力する。すなわち、スタータ回路１１は、電源回路１２ａ，１２ｂ，・・・の、電源ＶＤＤ投入時の不定状態を、初期化する。
【００２４】
電源回路１２ａは、スタータ回路１１から出力されるスタータ信号ｓｔｔｘによって初期化される。電源回路１２ａには、電源ＶＤＤが入力されている。電源回路１２ａは、内部電位ＶＡを生成してメモリセル１３に出力する。
【００２５】
電源回路１２ｂは、スタータ回路１１から出力されるスタータ信号ｓｔｔｘによって初期化される。電源回路１２ｂには、電源ＶＤＤが入力されている。電源回路１２ｂは、内部電位ＶＢを生成してリセット回路１４に出力する。
【００２６】
リセット回路１４は、電源回路１２ｂから供給される電圧ＶＢによって、動作する。リセット回路１４は、メモリセル１３をリセットするリセット信号を出力する。
図３は、図２の半導体装置のスタータ回路を示す図である。図に示すスタータ回路１１は、トランジスタＱ１〜Ｑ５、インバータ回路Ｚ１〜Ｚ４、抵抗Ｒ１〜Ｒ３、及びコンデンサＣ１を有している。スタータ回路１１は、電源ＶＤＤの電圧が、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧となると、電源回路１２ａ，１２ｂ，・・・を初期化するためのスタータ信号ｓｔｔｘを出力する。
【００２７】
トランジスタＱ１は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ１のソースは、電源ＶＤＤに接続され、ドレインは、抵抗Ｒ１に接続されている。トランジスタＱ１のゲートは、インバータ回路Ｚ４の出力と接続されている。
【００２８】
抵抗Ｒ１は、抵抗Ｒ２と直列接続されている。抵抗Ｒ１の一端は、トランジスタＱ１のドレインと接続され、抵抗Ｒ２の一端は、電源ＶＤＤのグランドと接続されている。
【００２９】
トランジスタＱ２は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ２のゲートは、抵抗Ｒ１と抵抗Ｒ２の接続点に接続されている。トランジスタＱ２のソースは、電源ＶＤＤのグランドに接続されている。トランジスタＱ２のドレインは、抵抗Ｒ３の一端と接続されている。抵抗Ｒ３の他端は、電源ＶＤＤと接続されている。
【００３０】
トランジスタＱ３は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ４は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ３，Ｑ４のゲートは、互いに接続され、トランジスタＱ２のドレインと接続されている。トランジスタＱ３のソースは、電源ＶＤＤと接続されている。トランジスタＱ３のドレインは、トランジスタＱ４のドレインと接続されている。トランジスタＱ４のソースは、トランジスタＱ５のドレインと接続されている。なお、トランジスタＱ３，Ｑ４で、インバータ回路Ａ１を構成している。
【００３１】
トランジスタＱ５は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ５のゲートは、インバータ回路Ｚ１の出力と接続されている。トランジスタＱ５のソースは、電源ＶＤＤのグランドと接続されている。インバータ回路Ｚ１の入力は、トランジスタＱ１のゲートと接続されている。
【００３２】
インバータ回路Ｚ２の入力は、トランジスタＱ３，Ｑ４のドレインと接続されている。インバータ回路Ｚ２の出力は、インバータ回路Ｚ４の入力と接続されている。インバータ回路Ｚ３の入力は、インバータ回路Ｚ２の出力と接続されている。インバータ回路Ｚ３の出力は、インバータ回路Ｚ２の入力と接続されている。なお、インバータ回路Ｚ２，Ｚ３は、ラッチ回路Ａ２を構成している。
【００３３】
コンデンサＣ１は、トランジスタＱ１のゲート及びインバータ回路Ｚ４の出力と電源ＶＤＤのグランド間に接続される。これは、電源ＶＤＤの投入時に、トランジスタＱ１のゲート及びインバータ回路Ｚ４の出力の電圧を電源ＶＤＤのグランドの電圧（‘Ｌ’状態）にするためである。なお、トランジスタＱ１のゲート及びインバータ回路Ｚ４の出力を‘Ｌ’状態とするクランプ回路を接続するようにしてもよい。また、トランジスタＱ１のゲートとインバータ回路Ｚ４の出力間の接続を切り離し、電源ＶＤＤの投入時に半導体装置に入力される‘Ｌ’状態の外部信号をトランジスタＱ１のゲートに入力するようにしてもよい。
【００３４】
以下、図３のスタータ回路１１の動作について説明する。
電源ＶＤＤが投入されたとする。このとき、インバータ回路Ｚ４から出力されるスタータ信号ｓｔｔｘは、‘Ｌ’状態である。そして、トランジスタＱ１のゲートには、‘Ｌ’状態のストップ信号ｓｔｏｐが入力される。トランジスタＱ５のゲートには、インバータ回路Ｚ１を介して‘Ｈ’状態のストップ信号ｓｔｏｐが入力される。よって、トランジスタＱ１のソース−ドレイン間はオンし、電源ＶＤＤの電圧は、直列接続された抵抗Ｒ１，Ｒ２によって分圧される。抵抗Ｒ１，Ｒ２の分圧電圧は、トランジスタＱ２のゲートに入力される。
【００３５】
なお、抵抗Ｒ１，Ｒ２の値は、電源ＶＤＤの電圧が上昇して、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧となると、分圧電圧がトランジスタＱ２の閾値電圧に達するように設定されている。
【００３６】
電源ＶＤＤの電圧が上昇し、抵抗Ｒ１，Ｒ２の分圧電圧がトランジスタＱ２の閾値電圧に達すると、トランジスタＱ２のソース−ドレイン間は、オンする。よって、トランジスタＱ２のドレインには、電源ＶＤＤのグランドの電圧が生じる。従って、インバータ回路Ａ１には、電源ＶＤＤのグランドの電圧、すなわち、‘Ｌ’状態の信号が入力される。
【００３７】
トランジスタＱ５には、インバータ回路Ｚ１を介して‘Ｈ’状態のストップ信号ｓｔｏｐが入力されているので、ソース−ドレイン間はオンし、インバータ回路Ａ１は、動作状態にある。よって、インバータ回路Ａ１は、入力された‘Ｌ’状態の信号を‘Ｈ’状態に反転し出力する。
【００３８】
ラッチ回路Ａ２は、インバータ回路Ａ１から出力された‘Ｈ’状態の信号を‘Ｌ’状態の信号に反転し、状態を保持してインバータ回路Ｚ４に出力する。
インバータ回路Ｚ４は、ラッチ回路Ａ２から出力された‘Ｌ’状態の信号を反転し、‘Ｈ’状態のスタータ信号ｓｔｔｘを出力する。また、‘Ｈ’状態のストップ信号ｓｔｏｐとして、トランジスタＱ１，Ｑ５に出力する。
【００３９】
電源回路１２ａ，１２ｂ，・・・は、スタータ信号ｓｔｔｘが‘Ｌ’状態から‘Ｈ’状態に遷移することによって、初期化される。
同時に、‘Ｈ’状態のストップ信号ｓｔｏｐは、トランジスタＱ１のソース−ドレイン間を、オフにする。従って、抵抗Ｒ１，Ｒ２に電源ＶＤＤによる電流が流れない。また、‘Ｈ’状態のストップ信号ｓｔｏｐは、トランジスタＱ５のソース−ドレイン間をオフにし、インバータ回路Ａ１の動作を止める。インバータ回路Ａ１の出力は、フローティング状態となるが、ラッチ回路Ａ２によって、‘Ｈ’状態のスタータ信号ｓｔｔｘが保持されている。
【００４０】
このように、スタータ回路１１は、電源ＶＤＤの電圧が、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧になると、スタータ信号ｓｔｔｘを保持して出力し、入力される電源ＶＤＤの電圧をトランジスタＱ１，Ｑ５によって遮断する。よって、半導体装置の消費電流の低減することができる。
【００４１】
なお、スタータ信号ｓｔｔｘで初期化する回路は、電源回路１２ａ，１２ｂ，・・・に限られない。半導体装置が有する他の内部回路を初期化するようにしてもよい。
【００４２】
図４は、電源電圧、分圧電圧、及びスタータ信号の関係を示す図で、（ａ）は、電源電圧と分圧電圧を示す図、（ｂ）はスタータ信号を示す図である。図４（ａ）に示す波形Ｂ１は、電源ＶＤＤの電圧波形を示し、波形Ｂ２は、抵抗Ｒ１，Ｒ２の分圧電圧を示す。図４（ｂ）に示す波形Ｂ３は、インバータ回路Ｚ４から出力されるスタータ信号ｓｔｔｘを示す。なお、分圧電圧を示す波形Ｂ２は、抵抗Ｒ１，Ｒ２の抵抗値が同じときの波形を示す。
【００４３】
電源ＶＤＤが投入されると、波形Ｂ１に示すように電源ＶＤＤの電圧は、上昇する。分圧電圧は、抵抗Ｒ１，Ｒ２が同じ値であるから、波形Ｂ２に示すように、電源ＶＤＤの電圧の１／２の値で、上昇していく。トランジスタＱ２の閾値電圧がｖ１とすると、スタータ信号ｓｔｔｘは、波形Ｂ３に示すように、時間ｔ１において、‘Ｌ’状態から‘Ｈ’状態に遷移する。なお、時間ｔ１から時間ｔ２において、スタータ信号ｓｔｔｘの電圧が上昇しているのは、電源ＶＤＤの電圧がまだ、上昇中なので、それに追従しているためである。
【００４４】
このように、スタータ信号ｓｔｔｘは、電源ＶＤＤが投入されてから時間ｔ１後に、すなわち、半導体装置の内部回路が、通常動作を行える電圧になったとき出力される。
【００４５】
次に、本発明の第２の実施の形態について説明する。
図５は、本発明の第２の実施の形態に係る半導体装置のスタータ回路を示す図である。図３に示した第１の実施の形態のスタータ回路では、投入されている電源ＶＤＤが瞬断しても、トランジスタＱ１によって、電源ＶＤＤの電圧が遮断されているので、電源ＶＤＤの瞬断を検出して、内部回路を初期化することができない。そこで、第２の実施の形態に係る半導体装置のスタータ回路では、投入されている電源が瞬断したとき、この瞬断を検出して、電源の電圧の遮断を解除するための検出回路を備えている。なお、図５のスタータ回路において、図３のスタータ回路１１と同じものには、同じ符号を付し、その説明は省略する。
【００４６】
図５に示すスタータ回路２１は、トランジスタＱ６〜Ｑ８、インバータ回路Ｚ６、コンデンサＣ２、及び抵抗Ｒ４から構成される検出回路２２を有している。また、図３に示したスタータ回路１１、ＮＡＮＤ回路Ｚ５，Ｚ７，Ｚ８、コンデンサＣ３、インバータ回路Ｚ９，Ｚ１０、セットパルス発生回路２３を有している。
【００４７】
まず、検出回路２２について説明する。
検出回路２２は、電源ＶＤＤの瞬断（電圧低下）を検出して、スタータ回路１１のトランジスタＱ１，Ｑ５による、電源ＶＤＤの電圧入力の遮断を解除するための信号を出力する。
【００４８】
トランジスタＱ６は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ６のゲートとドレインは接続されている。すなわち、トランジスタＱ６は、ダイオード接続がされている。トランジスタＱ６のゲートとドレインは、電源ＶＰＰに接続されている。トランジスタＱ６のソースは、抵抗Ｒ４に接続されている。なお、電源ＶＰＰは、電源ＶＤＤより高い電圧であり、電源ＶＤＤの電圧を昇圧して出力する電圧源である。電源ＶＰＰの電圧は、半導体装置内の容量により、瞬断したとき、電源ＶＤＤより緩やかに下降する。
【００４９】
トランジスタＱ７は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ７のゲートは、電源ＶＤＤに接続されている。トランジスタＱ７のソースは、抵抗Ｒ４と接続されている。トランジスタＱ７のドレインは、トランジスタＱ８のドレインと接続されている。
【００５０】
トランジスタＱ８は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ８のゲートは、電源ＶＤＤと接続されている。トランジスタＱ８のソースは、電源ＶＤＤのグランドと接続されている。なお、トランジスタＱ７，Ｑ８は、インバータ回路Ｄ１を構成している。
【００５１】
インバータ回路Ｚ６の入力は、トランジスタＱ７，Ｑ８のドレインと接続されている。インバータ回路Ｚ６の出力は、ＮＡＮＤ回路Ｚ８，Ｚ５の入力と接続されている。
【００５２】
コンデンサＣ２は、一端が抵抗Ｒ４と接続され、他端は、電源ＶＰＰのグランドと接続されている。
以下、検出回路２２の動作について説明する。
【００５３】
半導体装置は、電源ＶＤＤが投入され、通常動作をしているとする。トランジスタＱ７のソースには、電源ＶＰＰの電圧が、トランジスタＱ６のダイオード特性によって電圧降下されて入力されている。なお、トランジスタＱ７のソースの電圧がＶＤＤとなるように、トランジスタＱ６を選択、又は多断接続するようにする。これは、半導体装置が通常動作をしているときは、トランジスタＱ７のソース−ゲート間の電位差をなくし、トランジスタＱ７のソース−ドレイン間をオフするためである。
【００５４】
トランジスタＱ８のゲートには、電源ＶＤＤの電圧が入力され、トランジスタＱ８のソース−ドレイン間は、オンしている。すなわち、トランジスタＱ８のドレインの電圧は、電源ＶＤＤのグランドの電圧が生じ、‘Ｌ’状態の信号を出力している。インバータ回路Ｚ６は、‘Ｌ’状態の信号を反転し、‘Ｈ’状態の信号を出力する。
【００５５】
投入されている電源ＶＤＤが瞬断したとする。電源ＶＰＰの電圧は、半導体装置内部の容量により、電源ＶＤＤより緩やかに下降する。さらに、抵抗Ｒ４、及びコンデンサＣ２によって（ＣＲローパスフィルタ）、緩やかに下降する。
【００５６】
トランジスタＱ７のソースの電圧は、緩やかに下降する一方、電源ＶＤＤの電圧が入力されているゲートの電圧は、瞬断により、急激に下降するより。これにより、トランジスタＱ７のソース−ゲート間の電位差は、大きくなり、トランジスタＱ７は、ソース−ドレイン間をオンする。従って、トランジスタＱ７のドレインには、電源ＶＰＰの電圧が、すなわち、‘Ｈ’状態の信号が生じ、インバータ回路Ｚ６に出力される。インバータ回路Ｚ６は、‘Ｈ’状態の信号を反転し、‘Ｌ’状態の信号を出力する。
【００５７】
なお、トランジスタＱ７，Ｑ８をインバータ回路Ｄ１として説明すると、インバータ回路Ｄ１には、電源ＶＤＤの電圧より緩やかに電圧が降下する電源ＶＰＰが駆動電源として供給される。電源ＶＤＤの電圧は、インバータ回路Ｄ１に入力信号として入力される。インバータ回路Ｄ１は、電源ＶＤＤの電圧（通常動作時の電圧及び瞬断時の低下した電圧）に応じて、‘Ｈ’状態、‘Ｌ’状態の信号を出力する。
【００５８】
このように、検出回路２２は、電源ＶＤＤの瞬断（電圧低下）を検出して、スタータ回路１１のトランジスタＱ１，Ｑ５による、電源ＶＤＤの電圧入力の遮断を解除するための信号をインバータ回路Ｚ６から出力する。
【００５９】
図５の説明に戻る。
ＮＡＮＤ回路Ｚ５の入力は、スタータ回路１１のインバータ回路Ｚ４の出力、及び検出回路２２のインバータ回路Ｚ６の出力と接続されている。ＮＡＮＤ回路Ｚ５は、セットパルス発生回路２３と接続されている。ＮＡＮＤ回路Ｚ５は、セット信号ｓｅｔｘを出力する。
【００６０】
セットパルス発生回路２３は、電源ＶＤＤの投入後又は瞬断後の立ち上がり時において、セット信号ｓｅｔｘが‘Ｌ’状態となったとき、所定時間その‘Ｌ’状態を保持し、その後‘Ｈ’状態にしたセットパルス信号ｓｅｔｐｘを出力する。
【００６１】
ＮＡＮＤ回路Ｚ７は、セットパルス発生回路２３と接続されている。ＮＡＮＤ回路Ｚ７の出力は、ＮＡＮＤ回路Ｚ８の入力と接続されている。また、ＮＡＮＤ回路Ｚ７の出力は、コンデンサＣ３と接続され、インバータ回路Ｚ９の入力と接続されている。コンデンサＣ３は、起動時に、電源ＶＤＤのカップリングノイズなどにより、ストップ信号ｓｔｏｐが‘Ｈ’状態になるのを防止する。また、ＮＡＮＤ回路Ｚ７の出力は、トランジスタＱ１のゲート接続されている。
【００６２】
ＮＡＮＤ回路Ｚ８の入力は、インバータ回路Ｚ６の出力と接続されている。ＮＡＮＤ回路Ｚ８の出力は、ＮＡＮＤ回路Ｚ７の入力と接続されている。なお、ＮＡＮＤ回路Ｚ７，Ｚ８で、フリップ−フロップ（以下、ＦＦ）回路Ｄ２を構成している。なお、ＦＦ回路Ｄ２は、ＮＯＲ回路によって構成してもよい。
【００６３】
インバータ回路Ｚ９の入力は、ＮＡＮＤ回路Ｚ７の出力と接続されている。インバータ回路Ｚ１０の入力は、インバータ回路Ｚ９の出力と接続されている。インバータ回路Ｚ１０は、スタータ信号ｓｔｔｘを出力する。
【００６４】
以下、図５の半導体装置のスタータ回路２１の動作についてタイミングチャートを用いて説明する。なお、スタータ回路１１及び検出回路２２は、上述したので、それらの動作における詳細な説明は、省略する。
【００６５】
図６は、図５のスタータ回路のタイミングチャートを示す図で、（ａ）〜（ｆ）は各部における電圧波形が示してある。図６（ａ）には電源ＶＤＤの電圧波形が示してある。図６（ｂ）には電源ＶＰＰの電圧波形が示してある。図６（ｃ）にはＮＡＮＤ回路Ｚ５から出力されるセット信号ｓｅｔｘの電圧波形が示してある。図６（ｄ）にはセットパルス発生回路２３から出力されるセットパルス信号ｓｅｔｐｘの電圧波形が示してある。図６（ｅ）にはインバータ回路Ｚ１０から出力されるスタータ信号ｓｔｔｘの電圧波形が示してある。図６（ｆ）にはＦＦ回路Ｄ２から出力されるストップ信号ｓｔｏｐの電圧波形が示してある。
【００６６】
図６（ａ）に示すように、時間ｔ１において、電源ＶＤＤが投入されたとする。図に示すように、電源ＶＤＤの電圧は、上昇する。
ストップ信号ｓｔｏｐは、図６（ｆ）に示すように、‘Ｌ’状態にある。すなわち、トランジスタＱ１，Ｑ５のドレイン−ソース間はオンしており、スタータ回路１１は動作可能な状態にある。
【００６７】
ＮＡＮＤ回路Ｚ５から出力されるセット信号ｓｅｔｘは、図６（ｃ）に示すように、電源ＶＤＤの上昇に伴って上昇する。
電源ＶＤＤの電圧が上昇し、スタータ回路１１の抵抗Ｒ１，Ｒ２の分圧電圧がトランジスタＱ２の閾値電圧に達したとする。インバータ回路Ｚ４からは、‘Ｈ’状態の信号が出力される。また、電源ＶＤＤの上昇により、検出回路２２のインバータ回路Ｄ１は、‘Ｌ’状態の信号を出力し、インバータ回路Ｚ６からは、‘Ｈ’状態の信号が出力される。
【００６８】
従って、ＮＡＮＤ回路Ｚ５から出力されるセット信号ｓｅｔｘは、図６（ｃ）に示すように、時間ｔ２から‘Ｌ’状態となる。
セットパルス発生回路２３は、図６（ｄ）に示すように、時間ｔ２から所定時間‘Ｌ’状態を保持し、その後‘Ｈ’状態にしたセットパルス信号ｓｅｔｐｘを出力する。
【００６９】
セットパルス信号ｓｅｔｐｘは、ＦＦ回路Ｄ２に入力される。ＦＦ回路Ｄ２は、‘Ｌ’状態のセットパルス信号を入力すると、‘Ｈ’状態の信号を保持して出力する。
【００７０】
ＦＦ回路Ｄ２から出力された‘Ｈ’状態の信号は、インバータ回路Ｚ９，Ｚ１０によって反転され、図６（ｅ）に示すように、時間ｔ２に‘Ｈ’状態のスタータ信号ｓｔｔｘとして出力される。同時に、‘Ｌ’状態であったストップ信号ｓｔｏｐは、図６（ｆ）に示すように、時間ｔ２に‘Ｌ’状態から‘Ｈ’状態に遷移し、トランジスタＱ１，Ｑ５のソース−ドレイン間をオフして、スタータ回路１１に入力されている電源ＶＤＤの電圧を遮断する。
【００７１】
このように、ＦＦ回路Ｄ２によって、スタータ回路１１及びＮＡＮＤ回路Ｚ５から出力されたセット信号ｓｅｔｘを保持し、スタータ回路１１に入力されている電源ＶＤＤの電圧を遮断することによって、半導体装置の消費電流を低減することができる。
【００７２】
次に、電源ＶＤＤに瞬断が生じたとする。図６（ａ）に示すように、時間ｔ３に瞬断が生じたとする。
電源ＶＤＤの瞬断が生じると、電源ＶＤＤの電圧を昇圧して生成した電源ＶＰＰの電圧が、図６（ｂ）に示すように下降する。電源ＶＰＰは、半導体装置内部の容量などによって、電源ＶＤＤより、緩やかに電圧が下降する。
【００７３】
瞬断による電源ＶＤＤの電圧降下により、検出回路２２のインバータ回路Ｄ１は、‘Ｈ’状態の信号を出力する。従って、検出回路２２のインバータ回路Ｚ６からは、‘Ｌ’状態の信号が出力される。なお、検出回路２２が、電源ＶＤＤの電圧低下を検出して、インバータ回路Ｚ６から‘Ｌ’状態の信号を出力した時間を時間ｔ４とする。
【００７４】
インバータ回路Ｚ６から出力された‘Ｌ’状態の信号は、ＮＡＮＤ回路Ｚ５に入力される。従って、ＮＡＮＤ回路Ｚ５は、図６（ｃ）に示すように、時間ｔ４において‘Ｈ’状態のセット信号ｓｅｔｘを出力する（インバータ回路Ｚ４からは、‘Ｈ’状態の信号が出力されている）。なお、電源ＶＤＤの電圧は低下しており、その電源ＶＤＤに追従した電圧での‘Ｈ’状態の信号が出力されている。
【００７５】
セットパルス発生回路２３から出力されるセットパルス信号ｓｅｔｐｘは、図６（ｄ）に示すように、電源ＶＤＤの電圧に追従して降下していく。なお、時間ｔ４においては‘Ｈ’状態にある。
【００７６】
ＦＦ回路Ｄ２は、検出回路２２から出力される‘Ｌ’状態の信号、及びセットパルス発生回路２３から出力される‘Ｈ’状態の信号により、‘Ｌ’状態の信号をセットし出力する。
【００７７】
ＦＦ回路Ｄ２から出力された‘Ｌ’状態の信号は、インバータ回路Ｚ９，Ｚ１０によって反転され、図６（ｅ）に示すように、時間ｔ４に‘Ｌ’状態のスタータ信号ｓｔｔｘとして出力される。同時に、‘Ｈ’状態であったストップ信号ｓｔｏｐは、図６（ｆ）に示すように、時間ｔ４に‘Ｈ’状態から‘Ｌ’状態に遷移し、トランジスタＱ１，Ｑ５のソース−ドレイン間をオンして、スタータ回路１１に入力される電源ＶＤＤの電圧の遮断を解除する。
【００７８】
電源ＶＤＤの電圧が上昇し始めるときは（時間ｔ５）、上記の電源ＶＤＤの投入のときと同様の動作をし、その説明は省略する。
このように、検出回路２２によって、電源ＶＤＤの瞬断を検出し、スタータ回路１１に入力される電源ＶＤＤの電圧の遮断を解除することによって、電源ＶＤＤが瞬断したときでも、内部回路を初期化することができるようになる。
【００７９】
【発明の効果】
以上説明したように本発明では、スタータ信号発生回路から電源電圧に基づいて出力されるスタータ信号をラッチ回路によって保持して、スタータ信号発生回路への電源電圧の入力を遮断するようにした。また、検出回路によって、電源電圧の低下を検出し、スタータ信号発生回路への電源電圧の入力の遮断を解除するようにした。これにより、半導体装置の消費電力を低減することができ、電源電圧が瞬断したときでも、内部回路を初期化することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する原理図である。
【図２】本発明の第１の実施の形態に係る半導体装置の一例を示したブロック構成図である。
【図３】図２の半導体装置のスタータ回路を示す図である。
【図４】電源電圧、分圧電圧、及びスタータ信号の関係を示す図で、（ａ）は、電源電圧と分圧電圧を示す図、（ｂ）はスタータ信号を示す図である。
【図５】本発明の第２の実施の形態に係る半導体装置のスタータ回路を示す図である。
【図６】図５のスタータ回路のタイミングチャートを示す図で、（ａ）〜（ｆ）はスタータ回路の各部における電圧波形を示す図である。
【図７】従来の半導体装置のスタータ回路を示す。
【符号の説明】
１ スタータ信号発生回路
２ ラッチ回路
３ 遮断回路
１１，２１ スタータ回路
２２ 検出回路
２３ セットパルス発生回路
Ｒ１〜Ｒ４ 抵抗
Ｃ１〜Ｃ３ コンデンサ
Ｑ１〜Ｑ８ トランジスタ
Ａ１，Ｄ１，Ｚ１〜Ｚ４，Ｚ６，Ｚ９，Ｚ１０ インバータ回路
Ｚ５，Ｚ７，Ｚ８ ＮＡＮＤ回路
Ａ２ ラッチ回路
Ｄ２ ＦＦ回路
【発明の属する技術分野】
本発明は半導体装置に関し、特にスタータ信号を出力して内部回路を初期化する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置は、起動後の内部回路の不定状態を避けるため、起動時に内部回路を初期化する必要がある。半導体装置は、内部のスタータ回路によって、起動時にスタータ信号を出力し、内部回路をリセットする（例えば、特許文献１参照）。
【０００３】
図７は、従来の半導体装置のスタータ回路を示す。図に示すスタータ回路は、半導体装置内部に形成され、内部回路をスタータ信号によって初期化する。スタータ回路は、トランジスタＱ９〜Ｑ１１、インバータ回路Ｚ１１，１２、及び抵抗Ｒ５〜Ｒ７から構成される。
【０００４】
抵抗Ｒ５，Ｒ６は、直列接続され、電源ＶＤＤと電源ＶＤＤのグランドの間に接続されている。
トランジスタＱ９は、ＮチャネルのＭＯＳトランジスタである。トランジスタＱ９のゲートは、抵抗Ｒ５，Ｒ６の接続点に接続されている。トランジスタＱ９のソースは、電源ＶＤＤのグランドに接続されている。トランジスタＱ９のドレインは、抵抗Ｒ７を介して、電源ＶＤＤに接続されている。
【０００５】
トランジスタＱ１０は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ１１は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ１０，Ｑ１１のゲートは、互いに接続され、トランジスタＱ９のドレインに接続されている。トランジスタＱ１０のソースは、電源ＶＤＤに接続されている。トランジスタＱ１０のドレインは、トランジスタＱ１１のドレインに接続されている。トランジスタＱ１１のソースは、電源ＶＤＤのグランドに接続されている。
【０００６】
インバータ回路Ｚ１１は、トランジスタＱ１０，Ｑ１１のドレインと接続されている。インバータ回路Ｚ１２の入力は、インバータ回路Ｚ１１の出力と接続されている。インバータ回路Ｚ１１，Ｚ１２は、入力した信号を反転して出力する。
【０００７】
以下、スタータ回路の動作について説明する。
半導体装置に電源が投入されると、電源ＶＤＤの電圧が上昇し、抵抗Ｒ５，Ｒ６の接続点の電圧が上昇する。抵抗Ｒ５，Ｒ６の接続点の電圧がトランジスタＱ９の閾値電圧になるまで、トランジスタＱ９のソース−ドレイン間は、オフである。従って、トランジスタＱ１０，Ｑ１１のゲートには、電源ＶＤＤの電圧（‘Ｈ’状態）が入力され、トランジスタＱ１１のソース−ドレイン間のみがオンする。インバータ回路Ｚ１１は、トランジスタＱ１１を介して、電源ＶＤＤのグランドの電圧（‘Ｌ’状態）が入力される。インバータ回路Ｚ１１は、‘Ｌ’状態の信号を反転して‘Ｈ’状態の信号を出力し、インバータ回路Ｚ１２は、‘Ｌ’状態のスタータ信号ｓｔｔｘを出力する。
【０００８】
抵抗Ｒ５，Ｒ６の接続点の電圧が、トランジスタＱ９の閾値電圧（電源ＶＤＤの電圧が、内部回路が通常動作を行うことが可能な電圧）になると、トランジスタＱ９のソース−ドレイン間は、オンする。従って、トランジスタＱ１０，Ｑ１１のゲートには、電源ＶＤＤのグランドの電圧（‘Ｌ’状態）が入力され、トランジスタＱ１０のソース−ドレイン間のみがオンする。インバータ回路Ｚ１１には、トランジスタＱ１０を介して、電源ＶＤＤの電圧（‘Ｈ’状態）が入力される。インバータ回路Ｚ１１は、‘Ｈ’状態の信号を反転して‘Ｌ’状態の信号を出力し、インバータ回路Ｚ１２は、‘Ｈ’状態のスタータ信号ｓｔｔｘを出力する。半導体装置の内部回路は、スタータ信号ｓｔｔｘが‘Ｌ’状態から‘Ｈ’状態に立ち上がったとき、初期化が終了する。
【０００９】
このように、電源ＶＤＤの電圧が所定の電圧になると、図７のスタータ回路のスタータ信号ｓｔｔｘは、‘Ｌ’状態から‘Ｈ’状態に立ち上がる。そして、半導体装置の内部回路は、初期化され、その後、通常動作をする。
【００１０】
ところで、低消費電力の半導体装置においては、数μＡオーダーの電流削減が必要とされる。
【００１１】
【特許文献１】
特開２００２−１２４８６１号公報（第２頁、第９図）
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、内部回路が初期化された後の通常動作時においても、電源ＶＤＤの電圧がスタータ回路に供給され、抵抗Ｒ５〜Ｒ７に電流が流れ、電力を消費しているという問題点があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、通常動作時において、スタータ回路に入力される電源電圧を遮断して、消費電力を低減する半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明では、上記課題を解決するために、内部回路を初期化する半導体装置において、入力される電源電圧に基づいて、内部回路を初期化するスタータ信号を出力するスタータ信号発生回路と、前記スタータ信号を保持して第２のスタータ信号として出力するラッチ回路と、前記第２のスタータ信号が出力されたとき、前記スタータ信号発生回路へ入力される前記電源電圧の入力を遮断する遮断回路と、前記電源電圧の低下を検出し、検出信号を出力する検出回路と、を有し、前記遮断回路は、前記検出信号によって前記スタータ信号発生回路への前記電源電圧の入力の遮断を解除する、ことを特徴とする半導体装置が提供される。
【００１５】
このような半導体装置によれば、スタータ信号発生回路から電源電圧に基づいて出力されるスタータ信号をラッチ回路によって保持して、スタータ信号発生回路への電源電圧の入力を遮断する。また、検出回路によって、電源電圧の低下を検出し、スタータ信号発生回路への電源電圧の入力の遮断を解除する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の原理を説明する原理図である。図１に示すように半導体装置は、スタータ信号発生回路１、ラッチ回路２、及び遮断回路３を有している。
【００１７】
スタータ信号発生回路１は、電源ＶＤＤの電圧が入力される。スタータ信号発生回路１は、電源ＶＤＤの電圧に基づいて、半導体装置の内部回路を初期化するためのスタータ信号ｓｔｔｘを出力する。例えば、電源ＶＤＤが投入されると、電源ＶＤＤの電圧が上昇する。スタータ信号発生回路１は、電源ＶＤＤの電圧が、半導体装置の内部回路が通常動作を行える電圧となったとき、スタータ信号ｓｔｔｘを出力する。
【００１８】
ラッチ回路２は、スタータ信号発生回路１から出力されるスタータ信号ｓｔｔｘを保持して出力する。
遮断回路３は、スタータ信号発生回路１からスタータ信号ｓｔｔｘが出力されたとき（ラッチ回路２によって保持されたとき）、スタータ信号発生回路１に入力されている電源ＶＤＤの電圧を遮断する。
【００１９】
以下、図１の原理図の動作について説明する。
電源ＶＤＤが投入され、電圧が上昇したとする。スタータ信号発生回路１は、入力される電源ＶＤＤの電圧が、半導体装置の内部回路が通常動作を行える電圧となったとき、スタータ信号ｓｔｔｘを出力する。
【００２０】
ラッチ回路２は、スタータ信号発生回路１から出力されるスタータ信号ｓｔｔｘを保持して出力する。
遮断回路３は、ラッチ回路２からスタータ信号ｓｔｔｘが出力されたとき、スタータ信号発生回路１に入力されている電源ＶＤＤの電圧を遮断する。なお、遮断回路３によって、スタータ信号発生回路１への電源ＶＤＤの電圧の入力が遮断されても、スタータ信号ｓｔｔｘは、ラッチ回路２によって保持されているので、スタータ信号ｓｔｔｘが不安定になることはない。
【００２１】
このように、電源ＶＤＤの電圧が、内部回路が通常動作を行える電圧となったとき、スタータ信号発生回路１は、スタータ信号ｓｔｔｘを出力し、ラッチ回路２は、スタータ信号ｓｔｔｘを保持して出力する。そして、遮断回路３は、スタータ信号発生回路１に入力されている電源ＶＤＤの電圧を遮断する。これにより、半導体装置の消費電力を低減することができる。
【００２２】
次に、本発明の第１の実施の形態について説明する。
図２は、本発明の第１の実施の形態に係る半導体装置の一例を示したブロック構成図である。図に示すように、半導体装置は、スタータ回路１１、電源回路１２ａ，１２ｂ，・・・、メモリセル１３、及びリセット回路１４を有している。
【００２３】
スタータ回路１１には、半導体装置に供給される電源ＶＤＤが入力されている。スタータ回路１１は、電源ＶＤＤが、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧となると、電源回路１２ａ，１２ｂ，・・・を初期化するためのスタータ信号ｓｔｔｘを出力する。すなわち、スタータ回路１１は、電源回路１２ａ，１２ｂ，・・・の、電源ＶＤＤ投入時の不定状態を、初期化する。
【００２４】
電源回路１２ａは、スタータ回路１１から出力されるスタータ信号ｓｔｔｘによって初期化される。電源回路１２ａには、電源ＶＤＤが入力されている。電源回路１２ａは、内部電位ＶＡを生成してメモリセル１３に出力する。
【００２５】
電源回路１２ｂは、スタータ回路１１から出力されるスタータ信号ｓｔｔｘによって初期化される。電源回路１２ｂには、電源ＶＤＤが入力されている。電源回路１２ｂは、内部電位ＶＢを生成してリセット回路１４に出力する。
【００２６】
リセット回路１４は、電源回路１２ｂから供給される電圧ＶＢによって、動作する。リセット回路１４は、メモリセル１３をリセットするリセット信号を出力する。
図３は、図２の半導体装置のスタータ回路を示す図である。図に示すスタータ回路１１は、トランジスタＱ１〜Ｑ５、インバータ回路Ｚ１〜Ｚ４、抵抗Ｒ１〜Ｒ３、及びコンデンサＣ１を有している。スタータ回路１１は、電源ＶＤＤの電圧が、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧となると、電源回路１２ａ，１２ｂ，・・・を初期化するためのスタータ信号ｓｔｔｘを出力する。
【００２７】
トランジスタＱ１は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ１のソースは、電源ＶＤＤに接続され、ドレインは、抵抗Ｒ１に接続されている。トランジスタＱ１のゲートは、インバータ回路Ｚ４の出力と接続されている。
【００２８】
抵抗Ｒ１は、抵抗Ｒ２と直列接続されている。抵抗Ｒ１の一端は、トランジスタＱ１のドレインと接続され、抵抗Ｒ２の一端は、電源ＶＤＤのグランドと接続されている。
【００２９】
トランジスタＱ２は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ２のゲートは、抵抗Ｒ１と抵抗Ｒ２の接続点に接続されている。トランジスタＱ２のソースは、電源ＶＤＤのグランドに接続されている。トランジスタＱ２のドレインは、抵抗Ｒ３の一端と接続されている。抵抗Ｒ３の他端は、電源ＶＤＤと接続されている。
【００３０】
トランジスタＱ３は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ４は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ３，Ｑ４のゲートは、互いに接続され、トランジスタＱ２のドレインと接続されている。トランジスタＱ３のソースは、電源ＶＤＤと接続されている。トランジスタＱ３のドレインは、トランジスタＱ４のドレインと接続されている。トランジスタＱ４のソースは、トランジスタＱ５のドレインと接続されている。なお、トランジスタＱ３，Ｑ４で、インバータ回路Ａ１を構成している。
【００３１】
トランジスタＱ５は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ５のゲートは、インバータ回路Ｚ１の出力と接続されている。トランジスタＱ５のソースは、電源ＶＤＤのグランドと接続されている。インバータ回路Ｚ１の入力は、トランジスタＱ１のゲートと接続されている。
【００３２】
インバータ回路Ｚ２の入力は、トランジスタＱ３，Ｑ４のドレインと接続されている。インバータ回路Ｚ２の出力は、インバータ回路Ｚ４の入力と接続されている。インバータ回路Ｚ３の入力は、インバータ回路Ｚ２の出力と接続されている。インバータ回路Ｚ３の出力は、インバータ回路Ｚ２の入力と接続されている。なお、インバータ回路Ｚ２，Ｚ３は、ラッチ回路Ａ２を構成している。
【００３３】
コンデンサＣ１は、トランジスタＱ１のゲート及びインバータ回路Ｚ４の出力と電源ＶＤＤのグランド間に接続される。これは、電源ＶＤＤの投入時に、トランジスタＱ１のゲート及びインバータ回路Ｚ４の出力の電圧を電源ＶＤＤのグランドの電圧（‘Ｌ’状態）にするためである。なお、トランジスタＱ１のゲート及びインバータ回路Ｚ４の出力を‘Ｌ’状態とするクランプ回路を接続するようにしてもよい。また、トランジスタＱ１のゲートとインバータ回路Ｚ４の出力間の接続を切り離し、電源ＶＤＤの投入時に半導体装置に入力される‘Ｌ’状態の外部信号をトランジスタＱ１のゲートに入力するようにしてもよい。
【００３４】
以下、図３のスタータ回路１１の動作について説明する。
電源ＶＤＤが投入されたとする。このとき、インバータ回路Ｚ４から出力されるスタータ信号ｓｔｔｘは、‘Ｌ’状態である。そして、トランジスタＱ１のゲートには、‘Ｌ’状態のストップ信号ｓｔｏｐが入力される。トランジスタＱ５のゲートには、インバータ回路Ｚ１を介して‘Ｈ’状態のストップ信号ｓｔｏｐが入力される。よって、トランジスタＱ１のソース−ドレイン間はオンし、電源ＶＤＤの電圧は、直列接続された抵抗Ｒ１，Ｒ２によって分圧される。抵抗Ｒ１，Ｒ２の分圧電圧は、トランジスタＱ２のゲートに入力される。
【００３５】
なお、抵抗Ｒ１，Ｒ２の値は、電源ＶＤＤの電圧が上昇して、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧となると、分圧電圧がトランジスタＱ２の閾値電圧に達するように設定されている。
【００３６】
電源ＶＤＤの電圧が上昇し、抵抗Ｒ１，Ｒ２の分圧電圧がトランジスタＱ２の閾値電圧に達すると、トランジスタＱ２のソース−ドレイン間は、オンする。よって、トランジスタＱ２のドレインには、電源ＶＤＤのグランドの電圧が生じる。従って、インバータ回路Ａ１には、電源ＶＤＤのグランドの電圧、すなわち、‘Ｌ’状態の信号が入力される。
【００３７】
トランジスタＱ５には、インバータ回路Ｚ１を介して‘Ｈ’状態のストップ信号ｓｔｏｐが入力されているので、ソース−ドレイン間はオンし、インバータ回路Ａ１は、動作状態にある。よって、インバータ回路Ａ１は、入力された‘Ｌ’状態の信号を‘Ｈ’状態に反転し出力する。
【００３８】
ラッチ回路Ａ２は、インバータ回路Ａ１から出力された‘Ｈ’状態の信号を‘Ｌ’状態の信号に反転し、状態を保持してインバータ回路Ｚ４に出力する。
インバータ回路Ｚ４は、ラッチ回路Ａ２から出力された‘Ｌ’状態の信号を反転し、‘Ｈ’状態のスタータ信号ｓｔｔｘを出力する。また、‘Ｈ’状態のストップ信号ｓｔｏｐとして、トランジスタＱ１，Ｑ５に出力する。
【００３９】
電源回路１２ａ，１２ｂ，・・・は、スタータ信号ｓｔｔｘが‘Ｌ’状態から‘Ｈ’状態に遷移することによって、初期化される。
同時に、‘Ｈ’状態のストップ信号ｓｔｏｐは、トランジスタＱ１のソース−ドレイン間を、オフにする。従って、抵抗Ｒ１，Ｒ２に電源ＶＤＤによる電流が流れない。また、‘Ｈ’状態のストップ信号ｓｔｏｐは、トランジスタＱ５のソース−ドレイン間をオフにし、インバータ回路Ａ１の動作を止める。インバータ回路Ａ１の出力は、フローティング状態となるが、ラッチ回路Ａ２によって、‘Ｈ’状態のスタータ信号ｓｔｔｘが保持されている。
【００４０】
このように、スタータ回路１１は、電源ＶＤＤの電圧が、電源回路１２ａ，１２ｂ，・・・が通常動作を行える電圧になると、スタータ信号ｓｔｔｘを保持して出力し、入力される電源ＶＤＤの電圧をトランジスタＱ１，Ｑ５によって遮断する。よって、半導体装置の消費電流の低減することができる。
【００４１】
なお、スタータ信号ｓｔｔｘで初期化する回路は、電源回路１２ａ，１２ｂ，・・・に限られない。半導体装置が有する他の内部回路を初期化するようにしてもよい。
【００４２】
図４は、電源電圧、分圧電圧、及びスタータ信号の関係を示す図で、（ａ）は、電源電圧と分圧電圧を示す図、（ｂ）はスタータ信号を示す図である。図４（ａ）に示す波形Ｂ１は、電源ＶＤＤの電圧波形を示し、波形Ｂ２は、抵抗Ｒ１，Ｒ２の分圧電圧を示す。図４（ｂ）に示す波形Ｂ３は、インバータ回路Ｚ４から出力されるスタータ信号ｓｔｔｘを示す。なお、分圧電圧を示す波形Ｂ２は、抵抗Ｒ１，Ｒ２の抵抗値が同じときの波形を示す。
【００４３】
電源ＶＤＤが投入されると、波形Ｂ１に示すように電源ＶＤＤの電圧は、上昇する。分圧電圧は、抵抗Ｒ１，Ｒ２が同じ値であるから、波形Ｂ２に示すように、電源ＶＤＤの電圧の１／２の値で、上昇していく。トランジスタＱ２の閾値電圧がｖ１とすると、スタータ信号ｓｔｔｘは、波形Ｂ３に示すように、時間ｔ１において、‘Ｌ’状態から‘Ｈ’状態に遷移する。なお、時間ｔ１から時間ｔ２において、スタータ信号ｓｔｔｘの電圧が上昇しているのは、電源ＶＤＤの電圧がまだ、上昇中なので、それに追従しているためである。
【００４４】
このように、スタータ信号ｓｔｔｘは、電源ＶＤＤが投入されてから時間ｔ１後に、すなわち、半導体装置の内部回路が、通常動作を行える電圧になったとき出力される。
【００４５】
次に、本発明の第２の実施の形態について説明する。
図５は、本発明の第２の実施の形態に係る半導体装置のスタータ回路を示す図である。図３に示した第１の実施の形態のスタータ回路では、投入されている電源ＶＤＤが瞬断しても、トランジスタＱ１によって、電源ＶＤＤの電圧が遮断されているので、電源ＶＤＤの瞬断を検出して、内部回路を初期化することができない。そこで、第２の実施の形態に係る半導体装置のスタータ回路では、投入されている電源が瞬断したとき、この瞬断を検出して、電源の電圧の遮断を解除するための検出回路を備えている。なお、図５のスタータ回路において、図３のスタータ回路１１と同じものには、同じ符号を付し、その説明は省略する。
【００４６】
図５に示すスタータ回路２１は、トランジスタＱ６〜Ｑ８、インバータ回路Ｚ６、コンデンサＣ２、及び抵抗Ｒ４から構成される検出回路２２を有している。また、図３に示したスタータ回路１１、ＮＡＮＤ回路Ｚ５，Ｚ７，Ｚ８、コンデンサＣ３、インバータ回路Ｚ９，Ｚ１０、セットパルス発生回路２３を有している。
【００４７】
まず、検出回路２２について説明する。
検出回路２２は、電源ＶＤＤの瞬断（電圧低下）を検出して、スタータ回路１１のトランジスタＱ１，Ｑ５による、電源ＶＤＤの電圧入力の遮断を解除するための信号を出力する。
【００４８】
トランジスタＱ６は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ６のゲートとドレインは接続されている。すなわち、トランジスタＱ６は、ダイオード接続がされている。トランジスタＱ６のゲートとドレインは、電源ＶＰＰに接続されている。トランジスタＱ６のソースは、抵抗Ｒ４に接続されている。なお、電源ＶＰＰは、電源ＶＤＤより高い電圧であり、電源ＶＤＤの電圧を昇圧して出力する電圧源である。電源ＶＰＰの電圧は、半導体装置内の容量により、瞬断したとき、電源ＶＤＤより緩やかに下降する。
【００４９】
トランジスタＱ７は、ＰチャネルＭＯＳトランジスタである。トランジスタＱ７のゲートは、電源ＶＤＤに接続されている。トランジスタＱ７のソースは、抵抗Ｒ４と接続されている。トランジスタＱ７のドレインは、トランジスタＱ８のドレインと接続されている。
【００５０】
トランジスタＱ８は、ＮチャネルＭＯＳトランジスタである。トランジスタＱ８のゲートは、電源ＶＤＤと接続されている。トランジスタＱ８のソースは、電源ＶＤＤのグランドと接続されている。なお、トランジスタＱ７，Ｑ８は、インバータ回路Ｄ１を構成している。
【００５１】
インバータ回路Ｚ６の入力は、トランジスタＱ７，Ｑ８のドレインと接続されている。インバータ回路Ｚ６の出力は、ＮＡＮＤ回路Ｚ８，Ｚ５の入力と接続されている。
【００５２】
コンデンサＣ２は、一端が抵抗Ｒ４と接続され、他端は、電源ＶＰＰのグランドと接続されている。
以下、検出回路２２の動作について説明する。
【００５３】
半導体装置は、電源ＶＤＤが投入され、通常動作をしているとする。トランジスタＱ７のソースには、電源ＶＰＰの電圧が、トランジスタＱ６のダイオード特性によって電圧降下されて入力されている。なお、トランジスタＱ７のソースの電圧がＶＤＤとなるように、トランジスタＱ６を選択、又は多断接続するようにする。これは、半導体装置が通常動作をしているときは、トランジスタＱ７のソース−ゲート間の電位差をなくし、トランジスタＱ７のソース−ドレイン間をオフするためである。
【００５４】
トランジスタＱ８のゲートには、電源ＶＤＤの電圧が入力され、トランジスタＱ８のソース−ドレイン間は、オンしている。すなわち、トランジスタＱ８のドレインの電圧は、電源ＶＤＤのグランドの電圧が生じ、‘Ｌ’状態の信号を出力している。インバータ回路Ｚ６は、‘Ｌ’状態の信号を反転し、‘Ｈ’状態の信号を出力する。
【００５５】
投入されている電源ＶＤＤが瞬断したとする。電源ＶＰＰの電圧は、半導体装置内部の容量により、電源ＶＤＤより緩やかに下降する。さらに、抵抗Ｒ４、及びコンデンサＣ２によって（ＣＲローパスフィルタ）、緩やかに下降する。
【００５６】
トランジスタＱ７のソースの電圧は、緩やかに下降する一方、電源ＶＤＤの電圧が入力されているゲートの電圧は、瞬断により、急激に下降するより。これにより、トランジスタＱ７のソース−ゲート間の電位差は、大きくなり、トランジスタＱ７は、ソース−ドレイン間をオンする。従って、トランジスタＱ７のドレインには、電源ＶＰＰの電圧が、すなわち、‘Ｈ’状態の信号が生じ、インバータ回路Ｚ６に出力される。インバータ回路Ｚ６は、‘Ｈ’状態の信号を反転し、‘Ｌ’状態の信号を出力する。
【００５７】
なお、トランジスタＱ７，Ｑ８をインバータ回路Ｄ１として説明すると、インバータ回路Ｄ１には、電源ＶＤＤの電圧より緩やかに電圧が降下する電源ＶＰＰが駆動電源として供給される。電源ＶＤＤの電圧は、インバータ回路Ｄ１に入力信号として入力される。インバータ回路Ｄ１は、電源ＶＤＤの電圧（通常動作時の電圧及び瞬断時の低下した電圧）に応じて、‘Ｈ’状態、‘Ｌ’状態の信号を出力する。
【００５８】
このように、検出回路２２は、電源ＶＤＤの瞬断（電圧低下）を検出して、スタータ回路１１のトランジスタＱ１，Ｑ５による、電源ＶＤＤの電圧入力の遮断を解除するための信号をインバータ回路Ｚ６から出力する。
【００５９】
図５の説明に戻る。
ＮＡＮＤ回路Ｚ５の入力は、スタータ回路１１のインバータ回路Ｚ４の出力、及び検出回路２２のインバータ回路Ｚ６の出力と接続されている。ＮＡＮＤ回路Ｚ５は、セットパルス発生回路２３と接続されている。ＮＡＮＤ回路Ｚ５は、セット信号ｓｅｔｘを出力する。
【００６０】
セットパルス発生回路２３は、電源ＶＤＤの投入後又は瞬断後の立ち上がり時において、セット信号ｓｅｔｘが‘Ｌ’状態となったとき、所定時間その‘Ｌ’状態を保持し、その後‘Ｈ’状態にしたセットパルス信号ｓｅｔｐｘを出力する。
【００６１】
ＮＡＮＤ回路Ｚ７は、セットパルス発生回路２３と接続されている。ＮＡＮＤ回路Ｚ７の出力は、ＮＡＮＤ回路Ｚ８の入力と接続されている。また、ＮＡＮＤ回路Ｚ７の出力は、コンデンサＣ３と接続され、インバータ回路Ｚ９の入力と接続されている。コンデンサＣ３は、起動時に、電源ＶＤＤのカップリングノイズなどにより、ストップ信号ｓｔｏｐが‘Ｈ’状態になるのを防止する。また、ＮＡＮＤ回路Ｚ７の出力は、トランジスタＱ１のゲート接続されている。
【００６２】
ＮＡＮＤ回路Ｚ８の入力は、インバータ回路Ｚ６の出力と接続されている。ＮＡＮＤ回路Ｚ８の出力は、ＮＡＮＤ回路Ｚ７の入力と接続されている。なお、ＮＡＮＤ回路Ｚ７，Ｚ８で、フリップ−フロップ（以下、ＦＦ）回路Ｄ２を構成している。なお、ＦＦ回路Ｄ２は、ＮＯＲ回路によって構成してもよい。
【００６３】
インバータ回路Ｚ９の入力は、ＮＡＮＤ回路Ｚ７の出力と接続されている。インバータ回路Ｚ１０の入力は、インバータ回路Ｚ９の出力と接続されている。インバータ回路Ｚ１０は、スタータ信号ｓｔｔｘを出力する。
【００６４】
以下、図５の半導体装置のスタータ回路２１の動作についてタイミングチャートを用いて説明する。なお、スタータ回路１１及び検出回路２２は、上述したので、それらの動作における詳細な説明は、省略する。
【００６５】
図６は、図５のスタータ回路のタイミングチャートを示す図で、（ａ）〜（ｆ）は各部における電圧波形が示してある。図６（ａ）には電源ＶＤＤの電圧波形が示してある。図６（ｂ）には電源ＶＰＰの電圧波形が示してある。図６（ｃ）にはＮＡＮＤ回路Ｚ５から出力されるセット信号ｓｅｔｘの電圧波形が示してある。図６（ｄ）にはセットパルス発生回路２３から出力されるセットパルス信号ｓｅｔｐｘの電圧波形が示してある。図６（ｅ）にはインバータ回路Ｚ１０から出力されるスタータ信号ｓｔｔｘの電圧波形が示してある。図６（ｆ）にはＦＦ回路Ｄ２から出力されるストップ信号ｓｔｏｐの電圧波形が示してある。
【００６６】
図６（ａ）に示すように、時間ｔ１において、電源ＶＤＤが投入されたとする。図に示すように、電源ＶＤＤの電圧は、上昇する。
ストップ信号ｓｔｏｐは、図６（ｆ）に示すように、‘Ｌ’状態にある。すなわち、トランジスタＱ１，Ｑ５のドレイン−ソース間はオンしており、スタータ回路１１は動作可能な状態にある。
【００６７】
ＮＡＮＤ回路Ｚ５から出力されるセット信号ｓｅｔｘは、図６（ｃ）に示すように、電源ＶＤＤの上昇に伴って上昇する。
電源ＶＤＤの電圧が上昇し、スタータ回路１１の抵抗Ｒ１，Ｒ２の分圧電圧がトランジスタＱ２の閾値電圧に達したとする。インバータ回路Ｚ４からは、‘Ｈ’状態の信号が出力される。また、電源ＶＤＤの上昇により、検出回路２２のインバータ回路Ｄ１は、‘Ｌ’状態の信号を出力し、インバータ回路Ｚ６からは、‘Ｈ’状態の信号が出力される。
【００６８】
従って、ＮＡＮＤ回路Ｚ５から出力されるセット信号ｓｅｔｘは、図６（ｃ）に示すように、時間ｔ２から‘Ｌ’状態となる。
セットパルス発生回路２３は、図６（ｄ）に示すように、時間ｔ２から所定時間‘Ｌ’状態を保持し、その後‘Ｈ’状態にしたセットパルス信号ｓｅｔｐｘを出力する。
【００６９】
セットパルス信号ｓｅｔｐｘは、ＦＦ回路Ｄ２に入力される。ＦＦ回路Ｄ２は、‘Ｌ’状態のセットパルス信号を入力すると、‘Ｈ’状態の信号を保持して出力する。
【００７０】
ＦＦ回路Ｄ２から出力された‘Ｈ’状態の信号は、インバータ回路Ｚ９，Ｚ１０によって反転され、図６（ｅ）に示すように、時間ｔ２に‘Ｈ’状態のスタータ信号ｓｔｔｘとして出力される。同時に、‘Ｌ’状態であったストップ信号ｓｔｏｐは、図６（ｆ）に示すように、時間ｔ２に‘Ｌ’状態から‘Ｈ’状態に遷移し、トランジスタＱ１，Ｑ５のソース−ドレイン間をオフして、スタータ回路１１に入力されている電源ＶＤＤの電圧を遮断する。
【００７１】
このように、ＦＦ回路Ｄ２によって、スタータ回路１１及びＮＡＮＤ回路Ｚ５から出力されたセット信号ｓｅｔｘを保持し、スタータ回路１１に入力されている電源ＶＤＤの電圧を遮断することによって、半導体装置の消費電流を低減することができる。
【００７２】
次に、電源ＶＤＤに瞬断が生じたとする。図６（ａ）に示すように、時間ｔ３に瞬断が生じたとする。
電源ＶＤＤの瞬断が生じると、電源ＶＤＤの電圧を昇圧して生成した電源ＶＰＰの電圧が、図６（ｂ）に示すように下降する。電源ＶＰＰは、半導体装置内部の容量などによって、電源ＶＤＤより、緩やかに電圧が下降する。
【００７３】
瞬断による電源ＶＤＤの電圧降下により、検出回路２２のインバータ回路Ｄ１は、‘Ｈ’状態の信号を出力する。従って、検出回路２２のインバータ回路Ｚ６からは、‘Ｌ’状態の信号が出力される。なお、検出回路２２が、電源ＶＤＤの電圧低下を検出して、インバータ回路Ｚ６から‘Ｌ’状態の信号を出力した時間を時間ｔ４とする。
【００７４】
インバータ回路Ｚ６から出力された‘Ｌ’状態の信号は、ＮＡＮＤ回路Ｚ５に入力される。従って、ＮＡＮＤ回路Ｚ５は、図６（ｃ）に示すように、時間ｔ４において‘Ｈ’状態のセット信号ｓｅｔｘを出力する（インバータ回路Ｚ４からは、‘Ｈ’状態の信号が出力されている）。なお、電源ＶＤＤの電圧は低下しており、その電源ＶＤＤに追従した電圧での‘Ｈ’状態の信号が出力されている。
【００７５】
セットパルス発生回路２３から出力されるセットパルス信号ｓｅｔｐｘは、図６（ｄ）に示すように、電源ＶＤＤの電圧に追従して降下していく。なお、時間ｔ４においては‘Ｈ’状態にある。
【００７６】
ＦＦ回路Ｄ２は、検出回路２２から出力される‘Ｌ’状態の信号、及びセットパルス発生回路２３から出力される‘Ｈ’状態の信号により、‘Ｌ’状態の信号をセットし出力する。
【００７７】
ＦＦ回路Ｄ２から出力された‘Ｌ’状態の信号は、インバータ回路Ｚ９，Ｚ１０によって反転され、図６（ｅ）に示すように、時間ｔ４に‘Ｌ’状態のスタータ信号ｓｔｔｘとして出力される。同時に、‘Ｈ’状態であったストップ信号ｓｔｏｐは、図６（ｆ）に示すように、時間ｔ４に‘Ｈ’状態から‘Ｌ’状態に遷移し、トランジスタＱ１，Ｑ５のソース−ドレイン間をオンして、スタータ回路１１に入力される電源ＶＤＤの電圧の遮断を解除する。
【００７８】
電源ＶＤＤの電圧が上昇し始めるときは（時間ｔ５）、上記の電源ＶＤＤの投入のときと同様の動作をし、その説明は省略する。
このように、検出回路２２によって、電源ＶＤＤの瞬断を検出し、スタータ回路１１に入力される電源ＶＤＤの電圧の遮断を解除することによって、電源ＶＤＤが瞬断したときでも、内部回路を初期化することができるようになる。
【００７９】
【発明の効果】
以上説明したように本発明では、スタータ信号発生回路から電源電圧に基づいて出力されるスタータ信号をラッチ回路によって保持して、スタータ信号発生回路への電源電圧の入力を遮断するようにした。また、検出回路によって、電源電圧の低下を検出し、スタータ信号発生回路への電源電圧の入力の遮断を解除するようにした。これにより、半導体装置の消費電力を低減することができ、電源電圧が瞬断したときでも、内部回路を初期化することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する原理図である。
【図２】本発明の第１の実施の形態に係る半導体装置の一例を示したブロック構成図である。
【図３】図２の半導体装置のスタータ回路を示す図である。
【図４】電源電圧、分圧電圧、及びスタータ信号の関係を示す図で、（ａ）は、電源電圧と分圧電圧を示す図、（ｂ）はスタータ信号を示す図である。
【図５】本発明の第２の実施の形態に係る半導体装置のスタータ回路を示す図である。
【図６】図５のスタータ回路のタイミングチャートを示す図で、（ａ）〜（ｆ）はスタータ回路の各部における電圧波形を示す図である。
【図７】従来の半導体装置のスタータ回路を示す。
【符号の説明】
１ スタータ信号発生回路
２ ラッチ回路
３ 遮断回路
１１，２１ スタータ回路
２２ 検出回路
２３ セットパルス発生回路
Ｒ１〜Ｒ４ 抵抗
Ｃ１〜Ｃ３ コンデンサ
Ｑ１〜Ｑ８ トランジスタ
Ａ１，Ｄ１，Ｚ１〜Ｚ４，Ｚ６，Ｚ９，Ｚ１０ インバータ回路
Ｚ５，Ｚ７，Ｚ８ ＮＡＮＤ回路
Ａ２ ラッチ回路
Ｄ２ ＦＦ回路
Claims (7)
- 内部回路を初期化する半導体装置において、
入力される電源電圧に基づいて、内部回路を初期化するスタータ信号を出力するスタータ信号発生回路と、
前記スタータ信号を保持して第２のスタータ信号として出力するラッチ回路と、
前記第２のスタータ信号が出力されたとき、前記スタータ信号発生回路へ入力される前記電源電圧の入力を遮断する遮断回路と、
前記電源電圧の低下を検出し、検出信号を出力する検出回路と、
を有し、
前記遮断回路は、前記検出信号によって前記スタータ信号発生回路への前記電源電圧の入力の遮断を解除する、
ことを特徴とする半導体装置。 - 前記スタータ信号発生回路は、前記電源電圧が前記内部回路を通常動作させる電圧になったとき、前記スタータ信号を出力することを特徴とする請求項１記載の半導体装置。
- 前記検出回路は、前記電源電圧を昇圧した昇圧電圧と前記電源電圧との間に所定の差が生じたとき、前記検出信号を出力することを特徴とする請求項１記載の半導体装置。
- 前記昇圧電圧を保持する電圧保持回路を有することを特徴とする請求項３記載の半導体装置。
- 前記検出回路は、前記電源電圧を入力し、前記昇圧電圧を電源とするインバータ回路であることを特徴とする請求項３記載の半導体装置。
- 前記インバータ回路は、入力される前記昇圧電圧を降圧する降圧回路を有することを特徴とする請求項５記載の半導体装置。
- 出力される前記スタータ信号及び前記検出信号を保持して前記遮断回路に出力するフリップフロップ回路を有することを特徴とする請求項１記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249437A JP4021283B2 (ja) | 2002-08-28 | 2002-08-28 | 半導体装置 |
| US10/393,995 US6809565B2 (en) | 2002-08-28 | 2003-03-24 | Semiconductor device |
| KR1020030022503A KR100891909B1 (ko) | 2002-08-28 | 2003-04-10 | 반도체 장치 |
| TW092108424A TW589789B (en) | 2002-08-28 | 2003-04-11 | Semiconductor device |
| CNB031107079A CN1212705C (zh) | 2002-08-28 | 2003-04-11 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249437A JP4021283B2 (ja) | 2002-08-28 | 2002-08-28 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004088639A JP2004088639A (ja) | 2004-03-18 |
| JP2004088639A5 JP2004088639A5 (ja) | 2005-11-04 |
| JP4021283B2 true JP4021283B2 (ja) | 2007-12-12 |
Family
ID=31972578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002249437A Expired - Fee Related JP4021283B2 (ja) | 2002-08-28 | 2002-08-28 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6809565B2 (ja) |
| JP (1) | JP4021283B2 (ja) |
| KR (1) | KR100891909B1 (ja) |
| CN (1) | CN1212705C (ja) |
| TW (1) | TW589789B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597635B1 (ko) * | 2004-05-20 | 2006-07-05 | 삼성전자주식회사 | 반도체 메모리에서의 내부 초기화 신호 발생기 |
| KR100614645B1 (ko) * | 2004-06-03 | 2006-08-22 | 삼성전자주식회사 | 파워-온 리셋회로 |
| US7378886B2 (en) * | 2004-10-14 | 2008-05-27 | Fairchild Semiconductor | Voltage detection circuit with hysteresis for low power, portable products |
| US7142024B2 (en) * | 2004-11-01 | 2006-11-28 | Stmicroelectronics, Inc. | Power on reset circuit |
| US20070001721A1 (en) * | 2005-07-01 | 2007-01-04 | Chi-Yang Chen | Power-on reset circuit |
| US7602222B2 (en) * | 2005-09-30 | 2009-10-13 | Mosaid Technologies Incorporated | Power up circuit with low power sleep mode operation |
| FR2895115A1 (fr) * | 2005-12-20 | 2007-06-22 | St Microelectronics Sa | Detecteur de pics parasites dans l'alimentation d'un circuit integre |
| JP4253720B2 (ja) * | 2006-11-20 | 2009-04-15 | Ｏｋｉセミコンダクタ株式会社 | パワーオンリセット回路 |
| KR100854462B1 (ko) * | 2007-04-02 | 2008-08-27 | 주식회사 하이닉스반도체 | 초기화 신호 발생 회로 |
| US7962681B2 (en) * | 2008-01-09 | 2011-06-14 | Qualcomm Incorporated | System and method of conditional control of latch circuit devices |
| US7786770B1 (en) * | 2008-09-30 | 2010-08-31 | Altera Corporation | Reducing power consumption by disabling power-on reset circuits after power up |
| JP5283078B2 (ja) * | 2009-01-13 | 2013-09-04 | セイコーインスツル株式会社 | 検出回路及びセンサ装置 |
| KR101003151B1 (ko) * | 2009-05-14 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 파워 업 신호 생성 회로 |
| DE102009042388B4 (de) * | 2009-09-21 | 2011-06-01 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung zur Einschaltrücksetzung |
| JP5694850B2 (ja) * | 2011-05-26 | 2015-04-01 | 株式会社メガチップス | スタートアップ回路 |
| JP6166123B2 (ja) * | 2013-08-14 | 2017-07-19 | ラピスセミコンダクタ株式会社 | 半導体装置、および、電源制御方法 |
| CN103746681B (zh) * | 2013-12-24 | 2017-06-30 | 北京时代民芯科技有限公司 | 一种cmos器件电源上下电输出三态控制电路 |
| CN104242896A (zh) * | 2014-08-20 | 2014-12-24 | 络达科技股份有限公司 | 电子式接触侦测电路及其应用的可携式电子*** |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2641083B1 (ja) * | 1988-12-22 | 1991-05-10 | Sgs Thomson Microelectronics | |
| JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
| JP2563215B2 (ja) * | 1990-06-20 | 1996-12-11 | セイコー電子工業株式会社 | 半導体集積回路装置 |
| US5494854A (en) * | 1994-08-17 | 1996-02-27 | Texas Instruments Incorporated | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films |
| JP3319559B2 (ja) * | 1996-01-16 | 2002-09-03 | 株式会社東芝 | オートクリア回路 |
| US6055515A (en) * | 1996-07-30 | 2000-04-25 | International Business Machines Corporation | Enhanced tree control system for navigating lattices data structures and displaying configurable lattice-node labels |
| US5683922A (en) * | 1996-10-04 | 1997-11-04 | United Microelectronics Corporation | Method of fabricating a self-aligned contact |
| KR100240423B1 (ko) * | 1997-02-05 | 2000-01-15 | 윤종용 | 반도체 장치의 레벨 검출 회로 |
| US6025277A (en) * | 1997-05-07 | 2000-02-15 | United Microelectronics Corp. | Method and structure for preventing bonding pad peel back |
| JPH118295A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | 半導体装置及びその製造方法 |
| JP3703706B2 (ja) | 2000-10-18 | 2005-10-05 | 富士通株式会社 | リセット回路およびリセット回路を有する半導体装置 |
| FR2822956B1 (fr) * | 2001-04-02 | 2003-06-06 | St Microelectronics Sa | Dispositif de detection d'alimentation |
-
2002
- 2002-08-28 JP JP2002249437A patent/JP4021283B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-24 US US10/393,995 patent/US6809565B2/en not_active Expired - Lifetime
- 2003-04-10 KR KR1020030022503A patent/KR100891909B1/ko not_active IP Right Cessation
- 2003-04-11 TW TW092108424A patent/TW589789B/zh not_active IP Right Cessation
- 2003-04-11 CN CNB031107079A patent/CN1212705C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040019861A (ko) | 2004-03-06 |
| US20040041602A1 (en) | 2004-03-04 |
| JP2004088639A (ja) | 2004-03-18 |
| US6809565B2 (en) | 2004-10-26 |
| CN1212705C (zh) | 2005-07-27 |
| CN1479448A (zh) | 2004-03-03 |
| TW589789B (en) | 2004-06-01 |
| KR100891909B1 (ko) | 2009-04-06 |
| TW200403925A (en) | 2004-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021283B2 (ja) | 半導体装置 | |
| JP5225876B2 (ja) | パワーオンリセット回路 | |
| JP4253720B2 (ja) | パワーオンリセット回路 | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| US7482847B2 (en) | Power-on reset circuit | |
| JP5711116B2 (ja) | 半導体集積回路およびそれを備えた昇圧回路 | |
| JP3888464B2 (ja) | 半導体集積回路 | |
| JP3816736B2 (ja) | 半導体装置 | |
| JP2004070813A (ja) | 半導体集積回路 | |
| JP2008092271A (ja) | 遅延回路 | |
| JP4412940B2 (ja) | チャージポンプの制御回路 | |
| JP3757518B2 (ja) | パワーオン・リセット回路 | |
| JP4323274B2 (ja) | 半導体回路装置 | |
| JP4086049B2 (ja) | パワーオン・リセット回路 | |
| JP2002100973A (ja) | パワーオンリセット回路 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| JP2005039635A (ja) | パワーオンリセット回路 | |
| JP2003324340A (ja) | パワーオンリセット回路 | |
| JP2006277799A (ja) | Ｏｔｐヒューズ回路 | |
| JP2004343179A (ja) | 起動信号発生回路 | |
| JP2006279370A (ja) | パワーオンリセット回路 | |
| JP2001292054A (ja) | パワーオンリセット回路 | |
| KR100359879B1 (ko) | 전원전압 온 리셋 펄스 발생회로 | |
| JP5287143B2 (ja) | チャージポンプ回路 | |
| JP2008311926A (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |