以下に図面を用いて本発明に係る実施の形態につき、詳細に説明する。以下では、電力変換器を構成するスイッチング素子の数を4とした。これは、説明の例示であって、場合によってはスイッチング素子の数は4以外であってもよい。例えば3とすることができる。
以下では、電力変換器が車両に搭載される例を述べるが、これは説明のための例示であって、車両搭載用以外の用途に用いられる電力変換器であってもよい。以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。
図1は、車両に搭載される電力変換器10を示す図である。電力変換器10は、電力変換部20とその制御装置40を含んで構成される。図1には、電力変換部20の負荷12と、制御装置40の指令信号として「シリーズモード/パラレルモード」信号14が示される。負荷12は、車両に搭載される回転電機等に接続されるインバータ回路等である。
「シリーズモード/パラレルモード」信号14は、車両の走行状態に応じ、シリーズモードの制御を選択するかパラレルモードの制御を選択するかを示す指令信号で、図示されていない車両の統括制御装置から伝送される。車両の走行状態としては、例えば、継続的な高速定常走行状態や、急加速状態や、外気温度状態等が挙げられる。これらの走行状態に応じて、車両の統合制御装置は、2つのバッテリのいずれかを単独で使用して電力変換を行うか、2つのバッテリを直列に接続したシリーズモードの制御を行うか、2つのバッテリを並列に接続したパラレルモードの制御を行うかを決定して制御装置40に指令する。指令信号「シリーズモード/パラレルモード」信号14には、負荷12が必要とする出力電圧値V0、出力電流値等も含まれる。
電力変換部20は、負荷12の正負2つの出力電路22,24の間に配置されるスイッチング素子列26を含んで第1バッテリ28と第2バッテリ30についてそれぞれ第1のコンバータ回路32と第2のコンバータ回路34を形成し第1バッテリ28と第2バッテリ30とを互いに並列に接続して電力変換を行うパラレルモードを有する。
出力電路22,24は、図1に示されるように、正側の電源配線と負側の電源配線である。ここでは、負荷に電力を出力して供給する電力配線路という意味で、出力電路の語を用いる。出力電路22,24のうち、出力電路22は、負荷12の正側の出力電路で、電力変換部20の正極側母線に相当する。出力電路24は、負荷12の負側の出力電路で、電力変換部20の負極側母線に相当する。図1の例では、出力電路24は、第1バッテリ28の負極側端子に接続される。出力電路22,24の間の電圧値は、電力変換部20の出力電圧値V0であり、別の見方をすれば負荷12に供給される直流電力の電圧値で、システム電圧と呼ばれる。出力電圧値V0は、適当な信号線を用いて制御装置40に伝送される。
スイッチング素子列26は、出力電路22,24の間に配置される4つのパワースイッチング用トランジスタであるスイッチング素子の直列接続列である。パワースイッチング用トランジスタとしては、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)を用いることができる。
スイッチング素子列26は、4つのスイッチング素子S1,S2,S3,S4が互いに直列に接続されて構成される。スイッチング素子S1のコレクタ端子が出力電路22に接続され、スイッチング素子S1のエミッタ端子がスイッチング素子S2のコレクタ端子に接続され、スイッチング素子S2のエミッタ端子がスイッチング素子S3のコレクタ端子に接続され、スイッチング素子S3のエミッタ端子がスイッチング素子S4のコレクタ端子に接続され、スイッチング素子S4のエミッタ端子が出力電路24に接続される。4つのスイッチング素子S1,S2,S3,S4のそれぞれのゲート端子は、制御装置40の図示されていないスイッチング制御回路に接続される。
図1における4つのダイオードD1,D2,D3,D4は、4つのスイッチング素子S1,S2,S3,S4のそれぞれのコレクタエミッタ間に並列に逆接続されるパワー用整流素子である。「並列に逆接続」とは、例えば、スイッチング素子S1のコレクタ端子にダイオードD1のカソード端子が接続され、スイッチング素子S1のエミッタ端子にダイオードD1のアノード端子が接続される接続法である。スイッチング素子S1は、オン状態で出力電路22に接続されるコレクタ端子側からスイッチング素子S2等を介して出力電路24側に接続されるエミッタ端子側に電流が流れる。これに対し、ダイオードD1は、アノード端子側からカソード端子側に電流が流れる。
温度センサT1〜T4は、スイッチング素子S1〜S4のそれぞれの素子温度を検出する素子温度検出手段である。図1では、T1〜T4は、温度センサを示すと共に、同じ符号で温度センサが検出した素子温度を示した。以下の電流センサ、電圧センサにおいても同様である。温度センサT1〜T4が検出した素子温度T1〜T4は、適当な信号線を用いて制御装置40に伝送される。
B1として示した第1バッテリ28は、負極側端子が出力電路24に接続され、正極側端子がリアルトルL1を介してスイッチング素子S2のエミッタ端子とスイッチング素子S3のコレクタ端子の接続点に接続される。B2として示した第2バッテリ30は、負極側端子がスイッチング素子S3のエミッタ端子とスイッチング素子S4のコレクタ端子の接続点に接続され、正極側端子はリアクトルL2を介してスイッチング素子S1のエミッタ端子とスイッチング素子S2のコレクタ端子の接続点に接続される。
第1バッテリ28と、第2バッテリ30は、独立に配置される直流電源である。第1バッテリ28と第2バッテリ30は、同じ特性を有するバッテリで構成することもできるが、互いに異なる特性を有するバッテリで構成する方が電力変換部20の特性としては自由度が増す。例えば、第1バッテリ28を、蓄積エネルギが高い高容量型のバッテリとし、第2バッテリ30を出力パワーが高い高出力型のバッテリとすることができる。かかる第1バッテリ28、第2バッテリ30としては、リチウムイオン組電池、ニッケル水素組電池等で、高容量型、高出力型とされたものを用いることができる。
C1として示される第1のコンバータ回路32は、第1バッテリ28について形成される昇降圧回路である。第1のコンバータ回路32は、第1バッテリ28と、スイッチング素子列26と、リアクトルL1を含んで構成される。リアクトルL1は、スイッチング素子S2のエミッタ端子とスイッチング素子S3のコレクタ端子の接続点と、第1バッテリ28の正極側端子との間に設けられ、第1のコンバータ回路32が動作するときに電磁エネルギを蓄積しあるいは放出する機能を有する素子である。なお、図1でC1として枠で囲まれた部分は、第1のコンバータ回路32が動作するときに電磁エネルギを蓄積する要素を示しており、電磁エネルギが放出されるときにはスイッチング素子列26の他の要素も用いられる。
第1のコンバータ回路32において、電流センサI1は、リアクトルL1を流れる電流値、すなわち第1バッテリ28による電力変換部20についての入力電流値を検出する電流検出素子である。電圧センサV1は、第1バッテリ28の端子間電圧値、すなわち第1バッテリ28による電力変換部20についての入力電圧値を検出する電圧検出素子である。電流センサI1、電圧センサV1が検出した入力電流値I1、入力電圧値V1は、適当な信号線を用いて制御装置40に伝送される。
C2として示される第2のコンバータ回路34は、第2バッテリ30について形成される昇降圧回路である。第2のコンバータ回路34は、第2バッテリ30と、スイッチング素子列26と、リアクトルL2を含んで構成される。リアクトルL2は、スイッチング素子S1のエミッタ端子とスイッチング素子S2のコレクタ端子の接続点と、第2バッテリ30の正極側端子との間に設けられ、第2のコンバータ回路32が動作するときに電磁エネルギを蓄積しあるいは放出する機能を有する素子である。なお、図1でC2として枠で囲まれた部分は、第2のコンバータ回路34が動作するときに電磁エネルギを蓄積する要素を示しており、電磁エネルギが放出されるときにはスイッチング素子列26の他の要素も用いられる。
第2のコンバータ回路34において、電流センサI2は、リアクトルL2を流れる電流値、すなわち第2バッテリ30による電力変換部20についての入力電流値を検出する電流検出素子である。電圧センサV2は、第2バッテリ30の端子間電圧値、すなわち第2バッテリ30による電力変換部20についての入力電圧値を検出する電圧検出素子である。電流センサI2、電圧センサV2が検出した入力電流値I2,入力電圧値V2は、適当な信号線を用いて制御装置40に伝送される。
制御装置40は、信号線によって伝送されたI1,V1,I2,V2,V0と、指令信号「シリーズモード/パラレルモード」信号14とに基づいて、電力変換部20の動作を制御する制御装置である。I1,V1,I2,V2,V0は、第1バッテリ28および第2バッテリ30のそれぞれの入力電流値および出力電流値と、負荷12に対する出力電圧値を示すので、これらを電力変換部20の入出力データと呼ぶ。かかる制御装置40は、車両搭載に適したコンピュータで構成することができる。
制御装置40は、スイッチング素子S1〜S4のそれぞれのゲート端子に供給する制御信号を設定する制御信号設定部44を備える。ここではさらに、スイッチング素子S1〜S4の中で温度抑制を行う対象のスイッチング素子を特定する素子特定部46と、入出力データに対応して電力変換部20における最大損失値を有する状態を特定する最大損失特定部48と、最大損失値を抑制するための位相制御を行う位相制御部50を含んで構成される。これらの機能の詳細については、後述する。かかる機能は、ソフトウェアを実行することで実現できる。具体的には損失低減位相制御プログラムを制御装置40が実行することで実現できる。これらの機能の一部をハードウェアで実現してもよい。
制御装置40と接続される記憶部42は、制御装置40に用いられるプログラムや、データ等を格納する機能を有する。ここでは特に、最大損失特定部48の機能を実行するために、第1のコンバータ回路32のPWM信号の立上り損失値P1と立下り損失値P2および第2のコンバータ回路34のPWM信号の立上り損失値P3と立下り損失値P4を入出力データに関連づけた損失状態ファイル52を記憶する。また、位相制御部50において位相差の設定の際に考慮すべき遅延時間Tdを含む遅延時間ファイル54を記憶する。記憶部42は制御装置40の機能の一部としてもよい。
なお、電力変換部20における損失には、スイッチング素子S1〜S4に流れる電流に伴う抵抗成分における損失等もあるが、最も大きな損失成分は、スイッチング素子S1〜S4におけるオンオフスイッチング時の損失である。損失状態ファイル52は、このスイッチング素子S1〜S4におけるオンオフスイッチング時の損失に関するものであるので、実質的に電力変換部20の損失状態を示すものと考えることができる。以下では、特に断らない限り、損失とはスイッチング素子S1〜S4におけるオンオフスイッチング時の損失を示す。
かかる構成の作用、特に制御装置40の各機能について、図2以下を用いて詳細に説明する。図2から図4は、図1の構成における電力変換のシリーズモードとパラレルモードを示す図である。これらは、図1における第1のコンバータ回路32と第2のコンバータ回路34を構成する部分を抜き出した図である。
図2は、図1の電力変換部20におけるシリーズモードのときの電流の流れを示す図である。図2(a)は、2つのリアクトルL1,L2に電磁エネルギが蓄積されるときの電流の流れを示す図で、(b)は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。
シリーズモードの昇圧動作においては、まず、スイッチング素子S1をオフとし、スイッチング素子S3,S4をオンして第1バッテリB1からリアクトルL1に電流を流す。と共に、スイッチング素子S2,S3をオンして第2バッテリB2からリアクトルL2に電流を流す。図2(a)は、これによって2つのリアクトルL1,L2に電磁エネルギが蓄積されて励磁されるときの電流の流れを示す図である。
次に、スイッチング素子S1,S2,S4をオフとし、スイッチング素子S3をオンすることで、リアクトルL1,L2に蓄積されていた電磁エネルギが、第1バッテリB1、リアクトルL1、スイッチング素子S3、第2バッテリB2、リアクトルL2、ダイオードD1を通り、出力される。図2(b)は、これによって2つのリアクトルL1,L2に蓄積されていた電磁エネルギが放出されて出力電流となるときの電流の流れを示す図である。
図3と図4は、図1の電力変換部20におけるパラレルモードのときの電流の流れを示す図である。図3は、第1バッテリB1に関する電流の流れを示し、図4は、第2バッテリB2に関する電流の流れを示す。それぞれの図で、(a)は、リアクトルに電磁エネルギが蓄積されるときの電流の流れを示す図で、(b)は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。
パラレルモードの昇圧動作においては、第1バッテリB1に関する昇圧と第2バッテリB2に関する昇圧とは互いに独立である。
第1バッテリB1については、まず、スイッチング素子S1,S2をオフとし、スイッチング素子S3,S4をオンして第1バッテリB1からリアクトルL1に電流を流す。図3(a)は、これによってリアクトルL1に電磁エネルギが蓄積されて励磁されるときの電流値IC1の流れを示す図である。
次に、スイッチング素子S3,S4をすべてオフとし、スイッチング素子S1,S2をオンとすることで、リアクトルL1に蓄積されていた電磁エネルギが、第1バッテリB1、リアクトルL1、スイッチング素子S2,S1を通り、出力される。図3(b)は、これによってリアクトルL1に蓄積されていた電磁エネルギが放出されて出力電流となるときの電流値ID1の流れを示す図である。
第2バッテリB2については、まず、スイッチング素子S1,S4をオフとし、スイッチング素子S2,S3をオンして第2バッテリB2からリアクトルL1に電流を流す。図4(a)は、これによってリアクトルL2に電磁エネルギが蓄積されて励磁されるときの電流値IC2の流れを示す図である。
次に、スイッチング素子S2,S3をオフとし、スイッチング素子S4,S1をオンすることで、リアクトルL2に蓄積されていた電磁エネルギが、スイッチング素子S4、第2バッテリB2、リアクトルL2、スイッチング素子S1を通り、出力される。図4(b)は、これによってリアクトルL2に蓄積されていた電磁エネルギが放出されて出力電流となるときの電流値ID2の流れを示す図である。
以下では、電力変換部20におけるパラレルモードの昇圧について述べる。電力変換部20において、図3、図4の各スイッチング素子S1〜S4のスイッチング動作は、第1のコンバータ回路32のPWM制御および第2のコンバータ回路34のPWM制御によって行われる。PWM制御は、負荷12の動作に必要な出力電圧値V0を満たすように、第1のコンバータ回路32のデューティ比DR1と第2のコンバータ回路34のデューティ比DR2を定め、そのデューティ比DR1,DR2に基づいて各スイッチング素子S1〜S4のオンオフ制御信号を設定する。そして、その結果としての出力電圧値V0をフィードバックし、比例制御や微分比例制御を行って出力電圧値が所望のV0となるようにする。
第1のコンバータ回路32のデューティ比DR1は、第1のコンバータ回路32のPWM制御におけるPWM信号を第1PWM信号(PWM1)として、PWM1の1周期に対するPWM1がオンとなる期間の比である。(1−DR1)は、PWM1の1周期に対するPWM1がオフとなる期間の比であり、第1PWM信号の反転信号である/PWM1の1周期に対する/PWM1がオンとなる期間の比である。DR1が大きいほど第1のコンバータ回路32の昇圧比が大きくなる。第2のコンバータ回路34についても同様である。
図3で説明すると、図3(a)の期間と図3(b)の期間の合計がPWM1の1周期の期間で、その1周期の期間に対する図3(a)の期間の比がDR1になり、その1周期の期間に対する図3(b)の期間の比が(1−DR1)になる。したがって、第1のコンバータ回路32において、DR1の期間のときに、スイッチング素子S3,S4がオンし、(1−DR1)の期間のときにスイッチング素子S1,S2がオンする。
同様に、図4で説明すると、図4(a)の期間と図4(b)の期間の合計がPWM2の1周期の期間で、その1周期の期間に対する図4(a)の期間の比がDR2になり、その1周期の期間に対する図4(b)の期間の比が(1−DR2)になる。したがって、第2のコンバータ回路34において、DR2の期間のときに、スイッチング素子S2,S3がオンし、(1−DR2)の期間のときにスイッチング素子S1,S4がオンする。
図5は、このことをまとめた図である。図5の横軸は各スイッチング素子S1〜S4で、縦軸にDR1,(1−DR1),DR2,(1−DR2)と、各スイッチング素子のオンとの関係を示した。図5の結果を論理式で示すと、図6のようになる。図6の縦軸は、各スイッチング素子S1〜S4で、横軸方向の欄に、各スイッチング素子とそのスイッチング素子がオンとなる論理式の関係を示した。例えば、スイッチング素子S1がオンとなるのは、図5に示されるように、第1のコンバータ回路32で(1−DR1)の期間または第2のコンバータ回路34で(1−DR2)の期間である。第1のコンバータ回路32で(1−DR1)の期間は、/PWM1がオンとなる期間であり、第2のコンバータ回路34で(1−DR2)の期間は、/PWM2がオンとなる期間である。信号がオンのときの論理値=1として、スイッチング素子S1がオンとなる条件を論理式で表すと、[(/PWM1)OR(/PWM2)]となる。
同様に、スイッチング素子S2がオンとなる条件を論理式で表すと、[(/PWM1)OR(PWM2)]となる。スイッチング素子S3がオンとなる条件を論理式で表すと、[(PWM1)OR(PWM2)]となる。スイッチング素子S4がオンとなる条件を論理式で表すと、[(PWM1)OR(/PWM2)]となる。
ここで、PMM1または/PWM1を第1信号と呼び、PMM2または/PWM2を第2信号と呼ぶと、スイッチング素子S1〜S4がオンとなる条件を示す論理式は、[(第1信号)OR(第2信号)]と表すことができる。
図6に示されるように、電力変換器10のパラレルモードでは、複数のスイッチング素子S1〜S4のオンオフは、第1PWM信号またはその反転信号である第1信号と、第2PWM信号またはその反転信号である第2信号との組み合わせによって決定される。また、電力変換器の出力電圧値と出力電流値は、第1信号のデューティ比と第2信号のデューティ比で決まるので、第1信号に対する第2信号の位相差を変更しても電力変換器10の出力電圧値と出力電流値は同じである。パラレルモードのこの特質を利用して第1信号と第2信号との間の位相差を適切に設定することで、電力変換器10の出力特性を同じままとしながら、第1信号のオンオフと第2信号のオンオフと、複数のスイッチング素子S1〜S4のオンオフとを一致させることも異ならせることも可能となる。
これにより、第1信号と第2信号との間の位相差を適切に設定することで、電力変換器10の出力特性を同じままとしながら、複数のスイッチング素子S1〜S4について、そのオンオフの回数を抑制することが可能となる。そして、特定のスイッチング素子について、そのオンオフを規定する第1信号と第2信号の間の位相差を適切に設定することで、そのオンオフの回数を抑制できるので、例えば、発熱の大きいスイッチング素子を特定のスイッチング素子として、その発熱の大きいスイッチング素子について、そのスイッチング回数を抑制できる。この場合に、その特定のスイッチング素子について、そのオンオフを規定する第1信号と第2信号の立上りまたは立下りの中で、スイッチング損失の最も大きな信号切替がどれか分かれば、そのスイッチング損失が最大となる信号切替のタイミングのときにその特定のスイッチング素子のオンオフが生じないようにできる。これによって、発熱を抑制したい特定のスイッチング素子について、スイッチング損失を抑制し、実際に発生するスイッチング回数を抑制できる。以下にその実例等を説明する。
図7は、電力変換部20のパラレルモードの昇圧動作が制御装置40のPWM制御によって行われるときの各要素の状態の時間変化を示す図である。図7の横軸は時間で、PWM制御の2周期分の時間が示されている。縦軸は、各要素の状態で、矩形波形においては、ハイレベルがオン状態で論理値=1であり、ローレベルがオフ状態で論理値=0を示す。
縦軸の最上段は第1のコンバータ回路32におけるPWM制御のキャリア信号60とデューティ比DR1を決める基準信号62の状態である。最上段から数えて2段目は、第1信号であるPWM1と/PWM1の状態である。3段目は、第2のコンバータ回路34におけるPWM制御のキャリア信号64とデューティ比DR2を決める基準信号66の状態である。第2のコンバータ回路34におけるキャリア信号64の周期と振幅は、第1のコンバータ回路32におけるキャリア信号60の周期と振幅と同じで、キャリア信号60,64の間の位相差=0である。4段目は、第2信号であるPWM2と/PWM2の状態である。5段目から8段目は、スイッチング素子S1〜S4の状態を示す図である。図6で述べたように、各スイッチング素子のオン状態は、第1信号の論理値と第2信号の論理値のORであるので、第1信号または第2信号のどちらかのオンの期間が長いと、オン期間の短い方の第1信号または第2信号のオンオフのタイミングにおいて、スイッチング素子のオンオフが現れない。現れない方のオンオフは破線で示した。このように、第1信号のオンオフと第2信号のオンオフと、スイッチング素子のオンオフは一致する場合もあるが、異なる場合もある。9段目は第1のコンバータ回路32のI1の状態を示し、10段目は第2のコンバータ回路34のI2の状態を示す。I1は、図3で述べたIC1成分とID1成分から構成され、I2は、図4で述べたIC2成分とID2成分から構成される。
横軸に、t=0をPWM制御の1周期の原点として縦軸に示す状態変化が生じる時間t1からt6を示した。1周期目の時間t4から2周期目の時間t2までの期間がDR1に相当し、各周期の時間t2からt4までの期間が(1−DR1)の期間に相当する。また、1周期目の時間t5から2周期目の時間t1までの期間がDR2に相当し、各周期の時間t1からt5までの期間が(1−DR2)の期間に相当する。時間t6は各周期の終期である。時間t=t6,t3がキャリア信号60,64の位相の基準位置に相当する。
キャリア信号60,64の間に位相差を設けても、デューティ比DR1,DR2は変化しないので、PWM制御の1周期についてのI1の平均値、I2の平均値は同じのままで変化しない。したがって、キャリア信号60,64の間に位相差を設ける位相制御を行っても、負荷12に供給される電流値は変化しない。キャリア信号60,64の間の位相差は、第1信号と第2信号の間の位相差である。したがって、第1信号と第2信号の間に位相差を設けても、負荷12に対する電力変換器10の出力特性は変化しない。
次に、第1のコンバータ回路32のキャリア信号60と第2のコンバータ回路34のキャリア信号64の間に位相差を設けて、OR論理の性質を利用して、スイッチング損失が最大となる立上りまたは立下りタイミングがスイッチ素子のオンオフタイミングとして現れないようにする位相制御について、図8から図14を用いて説明する。図8と図9は、位相制御の手順を前半部分と後半部分にわけて示すフローチャートである。各手順は、制御装置40によって実行される損失低減位相制御プログラムの各処理手順に対応する。図10から図14は、位相制御の手順の内容を説明する図である。
車両においてイグニッションスイッチがオンされる等によって、車両の電子機器の初期化が行われる。図1では、電力変換器10の各要素の初期化が行われ、制御装置40についても初期化が行われる。所定の初期化が完了すると、制御装置40において損失低減位相制御プログラムが立ち上がる。図8において、最初に制御モードがパラレルモードの昇圧制御か否かが確認される(STEP10)。「シリーズ/パラレル制御」の指令信号の内容がパラレルモードの昇圧の実行を指示していないときは、STEP10における判断は否定され、以後の手順には進まずEND処理が行われる。「シリーズ/パラレル制御」の指令信号の内容がパラレルモードの昇圧の実行を指示しているときは、STEP10の判断は肯定される。
STEP10が肯定されると、パラレルモードの昇圧制御を行うために、各スイッチング素子S1〜S4のオンオフ制御信号の設定が行われる。この処理手順は、制御装置40の制御信号設定部44の機能によって、以下のように実行される。
パラレルモードの昇圧制御は、第1のコンバータ回路32についてのPWM制御と、第2のコンバータ回路34についてのPWM制御によって以下の手順で実行される。
指令信号「シリーズモード/パラレルモード」信号14には、負荷12が必要とする出力電圧値V0、出力電流値等も含まれるので、これに基づいて、第1のコンバータ回路32に対する第1デューティ比DR1と、第2のコンバータ回路34の電力変換を所定の第2デューティ比DR2を算出する。
算出されたデューティ比DR1に基づいて第1のコンバータ回路32のPWM制御のための基準信号62が設定され、算出されたデューティ比DR2に基づいて第2のコンバータ回路34のPWM制御のための基準信号66が設定される。これらとキャリア信号60,64とから、図7に示されるように、第1PWM信号(PWM1)と第1PWM信号の反転信号(/PWM1)が生成され、第2PWM信号(PWM2)と第2PWM信号の反転信号(/PWM2)が生成される。
ここで、第1PWM信号(PWM1)または第1PWM信号の反転信号(/PWM1)は第1信号であり、第2PWM信号(PWM2)または第2PWM信号の反転信号(/PWM2)は第2信号であるので、図6で説明したように、各スイッチング素子について[(第1信号がオン)OR(第2信号がオン)]=[スイッチング素子がオン]の論理式を適用して各スイッチング素子のオンオフ制御信号を設定する。このようにして、スイッチング素子S1〜S4についてオンオフ制御信号が設定される。設定された各スイッチング素子のオンオフ制御は図7に示される。
次に、スイッチング素子S1〜S4の素子温度T1〜T4の取得が行われる(STEP12)。素子温度T1〜T4は、温度センサT1〜T4が検出した値を信号線経由で制御装置40が取得する。取得された素子温度T1〜T4は予め定めた素子温度閾値と比較され、その比較の結果に基づいて特定のスイッチング素子について温度低減が必要か否かを判断する(STEP14)。素子温度閾値は、スイッチング素子の使用温度についての仕様等に基づいて定めることができる。判断が肯定されると、その結果に基づいて温度低減が必要なスイッチング素子を特定する(STEP16)。温度低減が必要なスイッチング素子が2以上あるときは、素子温度閾値を超える値が最も大きいスイッチング素子を特定する。STEP14の判断が否定されると、素子温度閾値の観点からの保護は十分と考えられるが、さらに、電力変換部20の損失低減の観点から、素子温度が最も高いスイッチング素子を特定する(STEP18)。これらの処理手順は、制御装置40の素子特定部46の機能によって実行される。
次に、動作している電力変換部20の現在の入出力データの取得が行われる(STEP20)。入出力データは、電流センサI1,I2によって検出される入力電流値I1,I2、電圧センサV1,V2によって検出される入力電圧値V1,V2、電圧センサV0によって検出される出力電圧値V0の5つである。これらに基づいて、後述するスイッチング損失が算出される。
ここまでが前半の手順であり、図8に示した。以後は、図9に示す後半の手順である。図9の手順の内容については、具体例を参照しながら説明する。図10、図11は、図8においてスイッチング素子S3が特定されたときの図9の各手順の内容を示す図である。
図9において図8のSTEP20の入出力データの取得の次に実行される手順は、取得された入出力データを用いて記憶部42の損失状態ファイル52を検索し、入出力データに対応する4つの損失状態の大きさを取得する。4つの損失状態は、第1のコンバータ回路32のPWM信号の立上り損失値P1と立下り損失値P2および第2のコンバータ回路34のPWM信号の立上り損失値P3と立下り損失値P4である(STEP30)。そして、4つの損失状態の中で最大損失値を有する状態をP1〜P4の中から特定する。これらの処理手順は、制御装置40の最大損失特定部48によって実行される。
また、第1のコンバータ回路32と第2のコンバータ回路34についてそれぞれのPWM信号のエッジの位相を取得する(STEP32)。第1のコンバータ回路32のPWM信号のエッジの位相は、PWM1の立上りのときの位相θ1と、立下りのときの位相θ2である。PWM1の立上りの位相θ1は、P1が生じる位相であり、PWM1の立下りの位相θ2は、P2が生じる位相である。位相は、PWM制御の1周期を360度として、立上り、立下りの位置を角度で示すものである。PWM1と/PWMとは、互いに反転の関係にあるので、PWM1の立上りの位相θ1は/PWM1の立下りの位相と同じであり、PWM1の立下りの位相θ2は/PWM1の立上りの位相と同じである。以下では、第1のコンバータ回路32におけるPWM信号の立上り、立下りは、PWM1の立上り、立下りで代表させる。
同様に、第2のコンバータ回路34のPWM信号のエッジの位相は、PWM2の立上りのときの位相θ3と、立下りのときの位相θ4である。PWM2の立上りの位相θ3は、P3が生じる位相であり、PWM2の立下りの位相θ4は、P4が生じる位相である。
図9では、S30の処理手順の次にS32の処理手順を行うものとしたが、S30とS32を同時並行的に処理してもよい。あるいは、S30の処理手順に先立ってS32の処理手順を行うものとしてもよい。
ここまでの処理手順について、図10を用いて、具体例の場合を説明する。図10(a)は、STEP16においてスイッチング素子S3が温度抑制の対象として特定されたことを示す。図10(b)は、STEP30において、最大損失値を示す状態はP3であると特定されたことと、STEP30、STEP32の結果を示す図である。
図10(b)の下段の図は、横軸に位相を取り、縦軸にPWM信号の種類を取った。位相は、PWM制御の1周期の始期である0度から終期の360度の間の範囲を示した。PWM信号の種類は、PWM1,/PWM1,PWM2,/PWM2の4つである。矩形枠は、それぞれのPWM信号がオンで論理値=1である位相範囲を示す。
図10(b)において、PWM1の矩形枠の位相範囲は、PWM1=1のときの位相範囲である。したがって、PWM1の1周期=360度に対する矩形枠の位相範囲の比は、第1のコンバータ回路32のデューティ比DR1となり、/PWM1の1周期=360度に対する矩形枠の位相範囲の比は、第1のコンバータ回路32における(1−DR1)となる。同様に、PWM2の矩形枠の位相範囲は、PWM2=1の位相範囲である。したがって、PWM2の1周期=360度に対する矩形枠の位相範囲の比は、第2のコンバータ回路34のデューティ比DR2となり、/PWM2の1周期=360度に対する矩形枠の位相範囲の比は、第2のコンバータ回路34における(1−DR2)となる。
図10(b)の例では、DR2がDR1よりも大きく、PWM2の矩形枠の位相範囲がPWM1の矩形枠の位相範囲よりも広い。ここで、図7で示されるように、第1のコンバータ回路32のキャリア信号60と第2のコンバータ回路34のキャリア信号64の位相差=0度のときは、PWM2の矩形枠の位相範囲の中にPWM1の矩形枠の位相範囲が含まれる。
電力変換部20のPWM制御において、第1のコンバータ回路32のキャリア信号60と第2のコンバータ回路34のキャリア信号64の位相差を0度から変更しても、デューティ比DR1,DR2が同じであれば、電力変換部20の出力電圧値や出力電流値は変わらない。キャリア信号60とキャリア信号64の位相差を0度から変更すると、スイッチング素子がオンオフするスイッチング回数を減らすことができる。例えば、図7において、キャリア信号60とキャリア信号64の間の位相差を、0度から変更してPWM1の立上りタイミングとPWM2の立上りタイミングを一致させると、スイッチング素子S2のスイッチング回数は、一周期当り一回少なくなる。このように、キャリア信号60とキャリア信号64の間の位相差を変更することで、電力変換部20の出力電圧値や出力電流値を変えずに、スイッチング素子S2のスイッチング回数を少なくし、これによってスイッチング損失を少なくすることができる。
キャリア信号60とキャリア信号64の間の位相差が0度でないときは、PWM2の矩形枠の位相範囲とPWM1の矩形枠の位相範囲が一部重複し、あるいは一部はみ出ることがあり、あるいは全く重複しないこともあり得る。また、PWM2の矩形枠の位相範囲における立上りとPWM1の矩形枠の位相範囲の立上りまたは立下りが同じ位相であることもある。
図10で説明する具体例では、初期状態において、PWM1の矩形枠の位相範囲における立上りとPWM2の矩形枠の位相範囲の立上りが一致するものとし、その一致した位相を第1のコンバータ回路32のPWM信号の1周期の始期であり、第2のコンバータ回路34のPWM信号の1周期の始期であるとした。このとき、STEP30とSTEP32の処理の結果は、図10(b)に示すように、位相が0度および360度のときがθ1=θ3のときとなり、そのときのPWM1の損失値はP1で、PWM2の損失値はP3である。また、位相θ2のときのPWM1の損失値がP2で、位相θ4のときのPWM2の損失値がP4である。
再び図9に戻り、STEP30において、最大損失値の特定がP1であるときは、STEP34に進み、P2であるときはSTEP36に進み、P3であるときはSTEP38に進み、P4であるときは、STEP46に進む。
ここで、図10(c)を参照すると、具体例では、STEP34が否定で、STEP36が否定で、STEP38が肯定、すなわち、最大損失値の特定がP3である。現在のPWM信号の状態は、図10(b)の通りであるので、図6の論理式の一覧表を用いることで、現在のS1〜S4における第1信号と第2信号の状態と{(第1信号)OR(第2信号)}の論理合成後の状態を求めることができる。その結果を図10(c)の下段に示した。ここで{(第1信号)OR(第2信号)}の論理合成後の状態は、そのスイッチング素子がオンとなる位相範囲を示す。
例えば、S1において、図6を参照して第1信号は/PWM1でこれがオンとなる位相範囲はθ2から(360度=)θ1であり、第2信号は/PWM2でこれがオンとなる位相範囲はθ4からθ3である。論理合成後の位相範囲はθ2からθ3(=θ1)であり、この位相範囲でS1はオンとなる。同様に、S2において、図6を参照して第1信号は/PWM1でこれがオンとなる位相範囲はθ2から(360度=)θ1の範囲であり、第2信号はPWM2でこれがオンとなる位相範囲はθ3からθ4である。論理合成後の位相範囲はθ3から(360度=)θ1で、1周期全体となり、全位相範囲でS2がオンとなる。
また、S3において、図6を参照して第1信号はPWM1でこれがオンとなる位相範囲はθ1からθ2であり、第2信号はPWM2でこれがオンとなる位相範囲はθ3からθ4である。論理合成後の位相範囲はθ1(=θ3)から始まってθ4で終わり、この位相範囲でS3はオンとなる。同様に、S4において、図6を参照して第1信号はPWM1でこれがオンとなる位相範囲はθ1からθ2であり、第2信号は/PWM2でこれがオンとなる位相範囲はθ4から(360度=)θ3である。論理合成後の位相範囲はθ1から始まりθ2で終わる範囲と、θ4から始まり(360度=)θ3で終わる範囲で、この位相範囲でS3はオンとなる。
図10(a)で、温度抑制対象はS3と特定され、(b)で最大損失値の状態はP3と特定されたので、(c)においてS3に丸印を付し、P3が生じる位相を破線枠で囲んで示した。制御装置40は、この破線枠で囲んだPWM2の立上りが、S3の実際のオンオフスイッチングと重ならないように、位相制御を行う。これによってS3の温度抑制を行う。そのためには、PWM2の立上りの位相θ3が、S3の実際のオンオフスイッチングにおけるオン状態を示すS3の論理合成後において、立上りまたは立下りでなく、オンとなる位相範囲の中に含まれるように、PWM1に対しPWM2の位相をシフトさせる位相制御を行えばよい。
図10(c)の場合、第2信号であるPWM2の立上りの位相θ3を、第1信号であるPWM1がオンとなる位相範囲θ1からθ2の間に来るように、第1信号に対し第2信号の位相をシフトさせる。位相のシフト量Δθは、PWM2の立上りの位相θ3が第1信号であるPWM1がオンとなる位相範囲θ1からθ2の間のちょうど中間に来るようにすることがよいが、その際に、信号処理の遅延時間Tdも考慮する。遅延時間Tdは、フォトカプラの応答遅延や信号線の伝送遅延等を含むが、そのデータは、記憶部42の遅延時間ファイル54に予め記憶されているので、記憶部42から読み出されるTdを用いる。
したがって、位相θ3に対し、(Δθ±Td)の大きさだけ位相シフトさせた後のPWM2の立上りの位相をθ3’とすると、{θ3’=θ3+Δθ±Td}が、θ1とθ2の間に来るようにすればよい。図10(c)の右側の図に、P3を低減するためにθ3について(Δθ±Td)だけ位相をシフトしてθ3’とする様子を示した。θ3’は、θ1とθ2の間に来ている。
図11と図12は、そのような位相制御を行うことで、最大損失値の状態であるP3を抑制できることを示すタイムチャートと電流の流れ図である。なお、図10は、位相制御を行う前の状態を示す図であり、図11は位相制御を全く行わない場合を示す図で、図12は位相制御を行った後の状態を示す図である。ここでは、図10でスイッチング素子S3が温度抑制対象に特定され、P3が損失最大値の状態と特定された場合について述べる。
図11は、損失抑制のための位相制御が行われない状態を示す図である。図11(a)は図10(c)のS3の部分を抜き出し、さらに分かりやすいようにS3のオンオフについてのタイムチャートを付したものである。このタイムチャートは横軸が位相である。図11(b)は、第1のコンバータ回路32の電流値I1の中のリアクトルL1に電磁エネルギを蓄積するときの電流値IC1と、第2のコンバータ回路34の電流値I2の中のリアクトルL2に電磁エネルギを蓄積するときの電流値IC2と、スイッチング素子S3を流れる電流値のそれぞれについてのタイムチャートである。このタイムチャートも横軸は位相である。図11(c)から(e)は、I1を構成するIC1,ID1とI2を構成するIC2,ID2の各位相における流れ方を示す図である。
位相が0度(=θ1,θ3)からθ2の区間は、PWM1=PMW2=オンの状態であるので、第1のコンバータ回路32においてリアクトルL1に電磁エネルギが蓄積され、第2のコンバータ回路34においてリアクトルL2に電磁エネルギが蓄積される。したがって、図11(c)に示すように、IC1の流れ方は図3(a)の状態で、IC2の流れ方は図4(a)の状態である。IC1,IC2の変化は、図11(b)に示すように、位相(0度=θ1,θ3)において、IC1はゼロからIC1まで立上り、IC2はゼロからIC2まで立上る。したがって、位相0度(=θ1,θ3)において、S3を流れる電流値はゼロから一気に(IC1+IC2)まで立上る。
位相がθ2からθ4の区間は、PWM1=オフ、PMW2=オンの状態であるので、第1のコンバータ回路32においてリアクトルL1に蓄積された電磁エネルギが放出され、第2のコンバータ回路34においてはリアクトルL2に電磁エネルギが引き続き蓄積される。したがって、図11(d)に示すように、IC1の流れ方は図3(b)の状態で、IC2の流れ方は図4(a)の状態である。IC1,IC2の変化は、図11(b)に示すように、位相θ2において、IC1はIC1からゼロまで立下り、IC2は変化しない。したがって、S3を流れる電流は、位相θ2で(IC1+IC2)からIC2まで立下る。
位相がθ4から360度の区間は、PWM1=PMW2=オフの状態であるので、第1のコンバータ回路32においてリアクトルL1に蓄積された電磁エネルギが引き続き放出され、第2のコンバータ回路34においてリアクトルL2に蓄積された電磁エネルギが放出される。したがって、図11(e)に示すように、IC1の流れ方は図3(b)の状態で、IC2の流れ方は図4(b)の状態である。IC1,IC2の変化は、図11(b)に示すように、位相θ4において、IC1はゼロのままで、IC2はIC2からゼロに立下る。したがって、S3を流れる電流は、位相θ4でIC2からゼロまで立下る。
ここで、S3のオンオフスイッチングを図11(a)でみると、位相(0度=θ1,θ3)でオフからオンに変化し、位相θ4でオンからオフに変化する。位相θ2ではオンオフは生じない。P3が生じるときの第2信号のオンオフ切替は、位相(0度=θ1,θ3)でオフからオンに立ち上がる。すなわち、S3におけるスイッチングのオフからオンのときに、損失最大値の状態であるP3の第2信号の立上りによるオンオフ切替が生じている。
図12は、図11で述べたS3におけるスイッチングのオフからオンのときに、損失最大値の状態であるP3が生じるときの第2信号の立上りによるオンオフ切替をなくすための位相制御を示す図である。図12(a)は図10(c)右側の図を抜き出し、さらに分かりやすいようにS3のオンオフについてのタイムチャートを付したものである。このタイムチャートは横軸が位相である。図11(a)と比較して分かるように、ここでは、PWM2がPWM1に対し(Δθ±Td)だけ位相がシフトされている。第2信号であるPWM2は、θ3’(=θ3+Δθ±Td)で立上り、θ4’(=θ4+Δθ±Td)で立下る。
図12(b)は、図11(b)と同様に、第1のコンバータ回路32の電流値I1の中のリアクトルL1に電磁エネルギを蓄積するときの電流値IC1と、第2のコンバータ回路34の電流値I2の中のリアクトルL2に電磁エネルギを蓄積するときの電流値IC2と、スイッチング素子S3を流れる電流値のそれぞれについてのタイムチャートである。このタイムチャートも横軸は位相である。図12(c)から(f)は、I1を構成するIC1,ID1とI2を構成するIC2,ID2の各位相における流れ方を示す図である。
位相が0度(=θ1,θ3)からθ3’の区間は、PWM1=オン、PMW2=オフの状態であるので、第1のコンバータ回路32においてリアクトルL1に電磁エネルギが蓄積され、第2のコンバータ回路34においてリアクトルL2に蓄積された電磁エネルギが放出される。したがって、図12(c)に示すように、IC1の流れ方は図3(a)の状態で、ID2の流れ方は図4(b)の状態である。IC1,IC2の変化は、図12(b)に示すように、位相(0度=θ1,θ3)において、IC1はゼロからIC1まで立上り、IC2はゼロのままである。したがって、S3を流れる電流値は、位相(0度=θ1,θ3)でゼロからIC1まで立上る。
位相がθ3’からθ2の区間は、PWM1=PMW2=オンの状態であるので、第1のコンバータ回路32においてリアクトルL1に電磁エネルギが引き続き蓄積され、第2のコンバータ回路34においてリアクトルL2に電磁エネルギが蓄積される。したがって、図12(d)に示すように、IC1の流れ方は図3(a)の状態で、IC2の流れ方は図4(a)の状態である。IC1,IC2の変化は、図12(b)に示すように、位相θ3’において、IC1はIC1のまま変化せず、IC2はゼロからIC2まで立上る。したがって、S3を流れる電流は、位相θ3’でIC1から(IC1+IC2)まで立上る。
位相がθ2からθ4’の区間は、PWM1=オフ、PMW2=オンの状態であるので、第1のコンバータ回路32においてリアクトルL1に蓄積された電磁エネルギが放出され、第2のコンバータ回路34においてはリアクトルL2に電磁エネルギが引き続き蓄積される。したがって、図12(e)に示すように、IC1の流れ方は図3(b)の状態で、IC2の流れ方は図4(a)の状態である。IC1,IC2の変化は、図12(b)に示すように、位相θ2において、IC1はIC1からゼロに立下り、IC2はIC2のままである。したがって、S3を流れる電流は、位相θ2で(IC1+IC2)からIC2まで立下る。
位相がθ4’から360度の区間は、PWM1=PMW2=オフの状態であるので、第1のコンバータ回路32においてリアクトルL1に蓄積されたエネルギが引き続き放出され、第2のコンバータ回路34においてリアクトルL2に蓄積された電磁エネルギが放出される。したがって、図12(f)に示すように、ID1の流れ方は図3(b)の状態で、ID2の流れ方は図4(b)の状態である。IC1,IC2の変化は、図12(b)に示すように、位相θ4’において、IC1はゼロのままで、IC2はIC2からゼロに立下る。したがって、S3を流れる電流は、位相θ4’でIC2からゼロまで立下る。
ここで、S3のオンオフスイッチングを図12(a)でみると、位相0度(=θ1,θ3)でオフからオンに変化し、位相θ4’でオンからオフに変化する。位相θ3’、θ2、θ4ではS3のオンオフは生じない。位相θ3’におけるP3が生じるときの第2信号であるPWM2のオフからオンへの立上り切替に対応するS3のオンオフスイッチングは生じていない。すなわち、S3におけるスイッチングのオフからオンのときに、損失最大値の状態であるP3の第2信号のオフからオンへの立上り切替に対応するS3のオンオフスイッチングが生じていない。これを図11(a)と比較すると、PWM2をPWM1に対し位相を(Δθ±Td)だけシフトしたことで、損失最大値の状態であるP3によるIC2の増加は位相θ3’で生じるが、θ3’がS3のスイッチングのオン期間に含まれているので、損失最大値の状態であるP3が生じるときの第2信号の立上り切替タイミングは、S3のスイッチングのオンオフのタイミングと重ならない。最大損失は、スイッチング素子S3のオンオフスイッチングの有無で決まり、流れる電流が増加してもS3の実際のオンオフスイッチングがなければ、最大損失とならない。このように、位相制御を行うことで、最大損失値の状態を抑制することができる。
再び図9に戻り、上記の位相制御についての処理手順は、STEP38に引き続くSTEP44とSTEP52に示される。STEP52では、Δθの設定として、[θ1<{θ3’=θ3+Δθ±Td}<θ2]と示される。なお、(Δθ±Td)の位相のシフトは、第2信号であるPWM2の全体について行われるので、PWM2の立下りの位相θ4も(Δθ±Td)だけ位相をシフトしてθ4’となる。STEP52では、{θ4’=θ4+Δθ±Td}と示される。
図13は、図10(c)に示すように、第2信号であるPWM2に対し(Δθ±Td)の位相のシフトを行ったときの4つのPWM信号の変化と、S1〜S4の第1信号、第2信号、論理合成後の結果の変化を示す図である。図13(a)には、4つのPWM信号であるPWM1、/PWM1、PWM2、/PWM2の変化を示し、図13(b)には(a)の変化に伴うS1〜S4における変化を示した。図13(a)に示すように、4つのPWM信号の中で変化するのはPWM2と/PWM2の2つである。これに伴うS1〜S4における変化は、図13(b)に示すように、S1〜S4の全部に生じる。図13(b)におけるS3についての図は、図10(c)のS3についての右側の図と同じである。
上記では具体例として、温度抑制の対象としてS3が特定され、損失最大の状態としてP3が特定された場合を述べた。図14は、それ以外の特定の場合についての位相制御を示す図である。
図14(a)は、温度制御の対象としてS3が特定された場合に、損失最大の状態がP3以外であると特定されたときの位相制御を示す図である。図14(a)において左側の図は、位相制御を行う前のS3の状態を示す図で、図10(c)で丸印を付したS3の状態と同じものである。P3が特定されたときの位相制御は図10で既に述べたので、残りのP1,P2,P4の状態を見ることになる。
P2が生じるときの第1信号であるPWM1のオンからオフへの切替タイミングに対応する位相θ2は、PWM2のオン状態の位相範囲であるθ3からθ4の間に含まれるので、論理合成後にはP2の第1信号のオフからオンへの立下り切替によるS3のオンオフスイッチングは生じていない。したがって、特別な位相制御を行う必要がない。
P1が生じるときの第1信号であるPWM1のオフからオンへの切替タイミングが生じる位相θ1は、PWM2の立上りの位相θ1と一致しているので、論理合成後にP1が生じるときの第1信号のオフからオフへの立上り切替によるS3のオンオフスイッチングが生じる。そこで、P1の損失低減として、PWM1の立上りの位相θ1がPWM2のオン状態の位相範囲であるθ3からθ4の間に含まれるように、(Δθ±Td)の位相シフトを行って、新しい位相θ1’とする。その様子を、図14(a)の右側の図に示す。
図9に戻ると、この場合にはSTEP34が肯定されるときである。位相制御の処理については、STEP48に、Δθの設定として、[θ3<{θ1’=θ1+Δθ±Td}<θ4]と示される。なお、(Δθ±Td)の位相のシフトは、第1信号であるPWM1の全体について行われるので、PWM1の立下りの位相θ2も(Δθ±Td)だけ位相をシフトしてθ2’となる。STEP48では、{θ2’=θ2+Δθ±Td}と示される。
再び図14(a)に戻り、P4が生じるときの第2信号であるPWM2のオンからオフへの立下り切替が生じるタイミングの位相θ4は、第1信号であるPWM1のオン状態の位相範囲であるθ1からθ2の間に含まれないので、論理合成後にはP4が生じるときの第2信号であるPWM2のオンからオフへの立下り切替によるS3のオンオフスイッチングが生じる。そこで、P4の損失低減として、PWM4の立下りの位相θ4がPWM1のオン状態の位相範囲であるθ1からθ2の間に含まれるように、(Δθ±Td)の位相シフトを行って、新しい位相θ4’とする。その様子を、図14(a)の下側の図に示す。
図9に戻ると、この場合にはSTEP38が否定され、STEP46、STEP54が実行されるときである。位相制御の処理については、STEP54に、Δθの設定として、[θ1<{θ4’=θ4+Δθ±Td}<θ2]と示される。なお、(Δθ±Td)の位相のシフトは、第2信号であるPWM2の全体について行われるので、PWM2の立上りの位相θ3も(Δθ±Td)だけ位相をシフトしてθ3’となる。STEP54では、{θ3’=θ3+Δθ±Td}と示される。
上記のようにして、温度制御の対象としてS3が特定された場合について、損失最大の状態がP1〜P4のいずれか1つに特定されたときの位相制御が実行される。
S3は、第1信号がPWM1で第2信号がPWM2であるので、PWM信号の反転信号ではない。PWM反転信号が第1信号、第2信号である例として、S1が温度抑制の対象として特定された場合の位相制御の様子を図14(b)に示す。
図14(b)において左側の図は、位相制御を行う前のS1の状態を示す図で、図10(c)で示したS1の状態と同じものである。ここで、損失最大の状態として、P1からP4のいずれか1つが特定されたときを考えると、P4が生じるときの第2信号である/PWM2のオフからオンへの立上り切替が生じるタイミングの位相θ4は、第1信号である/PWM1のオン状態の位相範囲であるθ2から(360度=)θ3の間に含まれるので、論理合成後にはP4が生じるときの第2信号である/PWM2のオフからオンへの立上り切替によるスイッチングは生じていない。したがって、特別な位相制御を行う必要がない。位相制御を必要とするのは、残りのP2,P1,P3である。
P2が生じるときの第1信号である/PWM1のオフからオンへの立上り切替が生じるタイミングの位相θ2は、第2信号である/PWM2のオン状態の位相範囲であるθ4から(360度=)θ3の間に含まれないので、論理合成後にはP2が生じるときの第1信号である/PWM1のオフからオンへの立上り切替によるS1のオンオフスイッチングが生じる。そこで、P2の損失低減として、/PWM1の立上りの位相θ2が/PWM2のオン状態の位相範囲であるθ4から(360度=)θ3の間に含まれるように、(Δθ±Td)の位相シフトを行って、新しい位相θ2’とする。その様子を、図14(b)の右側の図の最上段に示す。
図9に戻ると、この場合にはSTEP34が否定され、STEP36が実行されるときである。位相制御の処理については、STEP50に、Δθの設定として、[θ3<{θ2’=θ2+Δθ±Td}<θ4と示される。なお、(Δθ±Td)の位相のシフトは、第2信号である/PWM2の全体について行われるので、/PWM2の立下上りの位相θ3も(Δθ±Td)だけ位相をシフトしてθ3’となる。STEP50では、{θ1’=θ1+Δθ±Td}と示される。
図14(b)に戻り、P1が生じるときの第1信号である/PWM1のオンからオフへの立下り切替タイミングの位相(360度=)θ1は、第2信号である/PWM2のオン状態の位相範囲であるθ4から(360度=)θ3の間に含まれないので、論理合成後にはP1が生じるときの第1信号である/PWM1のオンからオフへの立下り切替によるS1のオンオフスイッチングが生じる。そこで、P1の損失低減として、/PWM1の立下りの位相(360度=)θ1が/PWM2のオン状態の位相範囲であるθ4から(360度=)θ3の間に含まれるように、(Δθ±Td)の位相シフトを行って、新しい位相θ1’とする。その様子を、図14(b)の右側の図の中段に示す。
図9に戻ると、この場合にはSTEP34が肯定されるときである。位相制御の処理については、すでに述べたように、STEP48に、Δθの設定として、[θ3<{θ1’=θ1+Δθ±Td}<θ4]、{θ2’=θ2+Δθ±Td}と示される。
図14(b)に戻り、P3が生じるときの第2信号である/PMW2のオンからオフへの立下り切替が生じるタイミングの位相(360度=)θ3は、第1信号である/PWM1の立下りの位相(360度=)θ1と一致するので、論理合成後にはP3が生じるときの第2信号である/PMW2のオンからオフへの立下り切替によるS1のオンオフスイッチングが生じる。そこで、P3の損失低減として、/PWM2の立下りの位相(360度=)θ3が/PWM1のオン状態の位相範囲であるθ2から(360度=)θ1の間に含まれるように、(Δθ±Td)の位相シフトを行って、新しい位相θ3’とする。その様子を、図14(b)の最下段に示す。
図9に戻ると、この場合にはSTEP34、STEP36が否定されてSTEP38が実行されるときである。位相制御の処理については、すでに述べたように、STEP52に、Δθの設定として、[θ1<{θ3’=θ3+Δθ±Td}<θ2]、{θ4’=θ4+Δθ±Td}と示される。
このように、最大損失を低減させるための位相制御は、特定されたタイミングが第1信号の立上りタイミングまたは立下りタイミングであるときは、第1信号の特定されたタイミングを第2信号のオン期間の間にシフトさせ、特定されたタイミングが第2信号の立上りタイミングまたは立下りタイミングであるときは、第2信号の特定されたタイミングを第1信号のオン期間の間にシフトさせるように、第1信号と第2信号との間の位相差を設定することで行われる。
位相制御を行うことで、スイッチング損失を大幅に低減でき、IGBTの温度を低減でき、さらにスイッチング頻度が低減することにより電磁波ノイズのレベルを低減できる。以上の位相制御は、制御装置40の位相制御部50の機能によって実行される。
最大損失を低減させる位相制御は図8、図9の手順で実行されるが、場合によってはこれよりも簡略化した処理手順で最大損失を低減させる位相制御を実行することができる。
1つの例は、電力変換器10の構成が、第1信号のオンオフ切替タイミングおよび第2信号のオンオフ切替タイミングのいずれも、最大となるスイッチング損失が生じる信号の切替タイミングが立下りタイミングであるときである。図15は、第1信号および第2信号について、立下りタイミングにおける損失値が立上りタイミングにおける損失よりも大きく、最大のスイッチング損失が第1信号の立下りタイミングまたは第2信号の立下りタイミングで生じる構成の電力変換器10の場合に実行できる位相制御の後半の手順を示すフローチャートである。前半の手順は図8と同じである。
スイッチング素子S1〜S4に用いられるIGBT等のパワースイッチング用トランジスタは、立下りタイミングにおける損失値が立上りタイミングにおける損失よりも大きいことが多い。電力変換部20について、予めP1〜P4についてその損失値の大小を確認し、P2,P4>P1,P3のときは、損失状態ファイル52の内容をP2,P4のみに絞ることができる。
これに伴い、後半の手順において最初に行われるSTEP31では、図9のSTEP30におけるP1〜P4の検索処理手順に代えて、P2とP4の検索で済む。STEP31の次のSTEP32の処理内容は、図9で説明したSTEP32と同じである。STEP32の処理が済むと、次は、P2とP4のいずれが最大損失かが判断される。P1,P3は判断の対象にならない。
P2が最大のときはSTEP42に進み、P4が最大のときはSTEP46に進む。STEP36、STEP42、STEP46、STEP50、STEP54の内容は、図9のSTEP36、STEP42、STEP46、STEP50、STEP54と同じである。
このように、立下りタイミングにおける損失値が立上りタイミングにおける損失よりも大きい構成の電力変換部20の場合には、図9に比べて位相制御の演算処理がかなり低減できる。また、損失状態ファイル52に記憶されるデータ量がほぼ半分で済むので、記憶部42のメモリ容量を低減できる。
次の例は、第1信号がオンする期間と第2信号がオンする期間との和がPWM制御の1周期よりも大きい場合である。スイッチング損失を完全にゼロにできるのは、PWM制御の1周期の全体に渡ってスイッチング素子を連続してオン状態またはオフ状態にしてスイッチングを行わないことである。図7に示されるように、第1信号と第2信号との間の位相差=0度のときでも、スイッチング素子S4はPWM制御の1周期の全体に渡ってオン状態で、スイッチング損失=0である。これをさらに拡張して、できるだけ多くのスイッチング素子のスイッチング損失=0とすることがよい。
そこで、第1のコンバータ回路のPWM信号のデューティ比DR1と、第1のコンバータ回路のPWM信号のデューティ比DR2の和を計算して、(DR1+DR2)が1以上となるときは、各スイッチング素子において、{(第1信号がオン)OR(第2信号がオン)}となる期間をPWM制御の1周期の全体に渡るように第1信号と第2信号との間の位相差を制御する。
(DR1+DR2)が1を超えるときは、{(1−DR1)+(1−DR2)}は1未満となるので、図5、図6を参照すると、S1以外はPWM制御の1周期の全体に渡ってスイッチング素子を連続してオン状態とできる。(DR1+DR2)=1のときは、S1〜S4の全てについてPWM制御の1周期の全体に渡ってスイッチング素子を連続してオン状態とできるが、その状態では電力変換部20は短絡状態となるので、いずれか1つのスイッチング素子についてはPWM制御の1周期の全体に渡って連続するオン状態にはしない。
図16は、DR1とDR2を考慮した位相制御の後半の手順を示すフローチャートである。ここでは、図15の手順を基本とする場合を示した。STEP31、STEP32の内容は、図15のときと同じである。STEP32の次は、(DR1+DR2)が1以上か否かの判断が行われる(STEP56)。判断が否定されるときは、図15で説明した処理手順が実行される。
STEP56の判断が肯定されるときは、PWM制御の1周期の全体に渡ってオンが連続するように位相制御のΔθの設定を行う(STEP58)。これによって、最大で3つのスイッチング素子がPWM制御の1周期の全体に渡って連続してオン状態とできる。これにより、例えば、図15に比較して、スイッチング損失を大幅に低減でき、IGBTの温度を低減でき、さらに電磁波ノイズのレベルを低減できる。
さらに別の例は、電力変換器10の構成が、第1バッテリB1と出力電路との電力変換における昇圧比と、第2バッテリB2と出力電路との電力変換における昇圧比が予め定められている場合である。
図1で説明したように、車両の統括制御装置から伝送される指令信号「シリーズモード/パラレルモード」信号14には、負荷12が必要とする出力電圧値V0、出力電流値等が含まれるので、これに基づいて第1のコンバータ回路32の昇圧比と第2のコンバータ回路34の昇圧比が算出される。この第1のコンバータ回路32の昇圧比から第1のコンバータ回路32のデューティ比DR1が定まり、第2のコンバータ回路34の昇圧比から第2のコンバータ回路34のデューティ比DR2が定まる。DR1,DR2が定まると、PWM制御の1周期の間で、DR1,DR2のとり得る範囲が分かる。
これについて、図7を用いて説明する。図7において、DR1の立上りタイミングが時間t4で、立下りタイミングが次の1周期におけるt2と定まった場合は、DR1の立上りタイミングは、(1−DR1)の期間内でのみ動かすことができる。つまり、DR1が定まると、DR1がPWM制御の1周期の中でとり得る範囲は、(1−DR1)である。同様に、DR2が定まると、DR2がPWM制御の1周期の中でとり得る範囲は、(1−DR2)である。
DR1,DR2の取り得る範囲が分かると、第1信号であるPWM1と第2信号であるPWM2のとり得る範囲も同じ範囲であるので、第1信号であるPWM1と第2信号であるPWM2の間の位相差Δθは、DR1,DR2の取り得る範囲の中で狭い方の範囲の中で設定されることになる。図7の例では、(1−DR1)と(1−DR2)では(1−DR1)の方が狭いので、位相差Δθは、(1−DR1)の範囲内の位相差として設定できる。
このように、昇圧比が予め定められている場合は、予め定められている昇圧比の中でとり得る位相差の範囲の内の位相差に第1信号と第2信号と間の位相差Δθを設定することになる。例えば、図7の例では、とり得る位相差の範囲は、(1−DR1)=(t4−t2)であるので、この(t4−t2)の位相差の中で第1信号と第2信号と間の位相差Δθを設定する。Δθの設定の一例としては、(t4−t2)の位相差の中央値である{(t4−t2)/2}とすることができる。例えば、具体的な例として(t4−t2)が120度であるとすれば、第1信号と第2信号と間の位相差Δθを(120度/2)=60度に固定して設定する。このように、第1のコンバータ回路32の昇圧比と第2のコンバータ回路34の昇圧比に基づいて、位相差Δθを予め定めておけば、損失抑制のための位相制御の制御周期ごとに行われる演算負荷が大幅に低減できる。