JP6161514B2 - プロセスバス適用保護システム - Google Patents

Description

この発明は、電力機器を保護するためのシステムに関し、特にプロセスバスが適用された保護システムに好適に用いられるものである。

従来の保護リレーは、電力機器から離れた屋内に設けられていたので、多数の計器用変成器によって検出されたアナログ信号は、大量の電気ケーブル類を介して保護リレーに入力されていた。近年、大量の電気ケーブル類は、プロセスバスと呼ばれる高速通信バスに置き換えられつつある。

プロセスバスが適用された保護システム（以下、プロセスバス適用保護システムと称する）では、電力機器の近傍に統合ユニット（ＭＵ：Merging Unit）が配置される。ＭＵは、多数の計器用変成器によって検出されたアナログ信号を一旦取り込んで、ＡＤ（Analog to Digital）変換する。ＡＤ変換後のディジタルデータは、屋内に設けられたＩＥＤ（Intelligent Electric Device）までプロセスバスを介して送信される。ＩＥＤは、ＭＵから受信したデータに基づいてリレー演算を行う（プロセスバス適用保護システムに関して、例えば、特開２０１２−６５４３３号公報（特許文献１）参照）。

プロセスバス適用保護システムを用いて送電線保護用電流差動リレーを構成するためには（電流差動リレーに関して、例えば、特開２０１０−２７９２３５号公報（特許文献２）を参照）、送電線の両端にそれぞれ設けられたＭＵが同じタイミングで電流をサンプリングする必要がある。サンプリング同期の１つの方法は、上記の特開２０１２−６５４３３号公報（特許文献１）に記載されているように、ＧＰＳによる同期信号をＭＵに供給するものである。

他のサンプリング同期方法は、ＩＥＤからＭＵに同期信号を供給するものである。この方法において、送電線両端のＩＥＤ同士の同期は、互いを接続するデータ通信路の上りと下りで遅延時間が等しいことを前提として相互の通信によって確立させる（例えば、上記の特開２０１０−２７９２３５号公報（特許文献２）の段落０００４を参照）。

特開２０１２−６５４３３号公報 特開２０１０−２７９２３５号公報

上記に示した電流差動リレーのサンプリング同期方法のうち、後者の方法、すなわち、相互の通信によってＩＥＤ同士の同期を確立し、ＩＥＤからＭＵに同期信号を供給する方法では、何らかの原因でＩＥＤからＭＵへ供給される同期信号が消失した場合に問題となる。

ＩＥＤからの同期信号が消失した場合、送電線両端の各ＭＵは自走モードとなるので、サンプリング同期は不可能となる。このため、電流差動リレー要素は停止される。この場合、伝送線の両端の各ＩＥＤは、後備（バックアップ）保護として距離リレーや過電流リレーとして動作する。

ところが、この後備保護も正常に動作しない場合がある。その原因は、ＩＥＤからＭＵへの同期信号がないために、ＭＵでのサンプリング周期とＩＥＤでのデータ処理の周期とにずれが生じるからである。

この発明は、上記の問題点を考慮してなされたものであって、その目的は、プロセスバス適用保護システムにおいて、ＩＥＤからＭＵへの同期信号が消失した場合でも、ＭＵのサンプリングデータをＩＥＤが正常に受信してデータ処理を行うことが可能な信頼性の高い保護システムを提供することである。

一実施の形態によるプロセスバス適用保護システムにおいて、ＭＵは、アナログ信号を一定のサンプリング周期ごとにサンプリングしてディジタルデータに変換し、ディジタルデータに変換する度に、変換されたディジタルデータをプロセスバスに出力するように構成される。ＩＥＤは、ＭＵとプロセスバスを介して接続され、ＭＵからディジタルデータを受信する度に、受信したディジタルデータに対して処理を行うように構成される。さらに、ＩＥＤは、ディジタルデータを受信するタイミングと処理を開始するタイミングとの時間差を検出し、検出した時間差が基準時間差に近付くように処理を開始するタイミングを調整するように構成されている。

上記の実施の形態によれば、ＩＥＤからＭＵへの同期信号が消失した場合でも、ＭＵのサンプリングデータをＩＥＤが正常に受信してデータ処理を行うことが可能な信頼性の高いプロセスバス適用保護システムを提供することができる。

送電線保護用電流差動リレーの構成を示すブロック図である。 図１に示す各ＭＵ１００および各ＩＥＤ１５０の詳細な構成を示すブロック図である。 同期信号の間隔とサンプリング周期との関係を説明するための図である。 同期状態の場合のＩＥＤとＭＵの動作を示すタイミング図である。 非同期状態の場合のＩＥＤとＭＵの動作を示すタイミング図である（ＳＶデータの受信タイミングが遅延した場合）。 非同期状態の場合のＩＥＤとＭＵの動作を示すタイミング図である（ＳＶデータの受信タイミングが早まった場合）。 ＩＥＤ１５０のデータ送受信回路１５２および演算回路１５８で実行される処理の手順を示すフローチャートである。

以下、実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。

［電流差動リレーの構成］
図１は、送電線保護用電流差動リレーの構成を示すブロック図である。

図１を参照して、変流器（ＣＴ：Current Transformer）５０Ａは、送電線１０の一方端（変電所Ａの近傍）に流れる電流Ｉａを検出する。変流器５０Ｂは、送電線１０の他方端（変電所Ｂの近傍）に流れる電流Ｉｂを検出する。ただし、変流器５０Ｂの極性は変流器５０Ａの極性と逆になっている。なお、図１には図示していないが、送電線１０には、計器用変圧器（ＶＴ：Voltage Transformer）も接続されている。変流器と計器用変圧器とを総称して計器用変成器と称する。

送電線保護用電流差動リレーは、送電線１０両端の電流データをデータ通信路２００を介して互いに伝送し合うことにより、自己の検出した電流データと相手方の検出した電流データとを比較し、比較結果に基づいて送電線１０の事故の有無を判定する。具体的には、電流Ｉａと電流Ｉｂとの加算結果が０になっていれば送電線１０の内部に事故はない。

この実施の形態では、送電線保護用電流リレーはプロセスバス適用保護システムとして構成される。なお、送電線両端に接続される機器は全く同じ構成であるので、以下の説明では、送電線両端に接続される両機器に共通するときは参照符号の末尾のＡ，Ｂを省略して記載する。

プロセスバス適用保護システムは、統合ユニット（ＭＵ：Merging Unit）１００とＩＥＤ（Intelligent Electric Device）１５０とを含む。ＭＵ１００は、遮断器や計器用変成器（ＣＴ／ＶＴ）等が設置されるＧＩＳ（Gas Insulated Substation）などの変電機器の１次機器の近傍に設置され、系統電流・電圧を取り込む。ＩＥＤ１５０は、ＭＵから離れた場所（例えばコントロールルームなど）に設置されリレー演算を行うユニットである。

ＭＵ１００とＩＥＤ１５０は、ＬＡＮ（Local Area Network）または専用シリアルバスなどの高速通信バス１８０（以下、プロセスバスと称する）を経由して接続されている。ＭＵ１００は、入力トランスによって検出した系統電圧値および系統電流値を内部回路が扱いやすい大きさに変換し、変換後のアナログデータをＡＤ変換する。ＭＵ１００は、ＡＤ変換後の信号に対してプロセスバス１８０の規格に規定される所定の変換・処理をしたデータをＳＶ（Sampled Value）データとしてＩＥＤ１５０に送信する。ＩＥＤ１５０は、ＭＵ１００からのＳＶデータをもとにリレー演算を行い、電流系統に事故が発生したことを検出すると、事故区間を電力系統から切り離すために遮断器などに信号を出力する。

電流差動リレーとして動作するためには、送電線１０の両端に設置される両ＭＵ１００Ａ，１００Ｂが系統電流をサンプリングするタイミングを同期させる必要がある。従来の保護リレーでは、ＭＵとＩＥＤが一体化した構成となっていたため、サンプリング同期は比較的容易であった。

一方、プロセスバス適用保護システムでは、ＡＤ変換を行うＭＵ１００とリレー演算を行うＩＥＤ１５０は分離されている。すなわち、同期制御を実行するのはＩＥＤ１５０Ａ，１５０Ｂであり、サンプリング同期を行わなければならないＭＵ１００Ａ，１００Ｂとは別のユニットである。このため、各ＩＥＤ１５０は、対応のＭＵ１００に対して同期信号用ケーブル１８２を介して一定周期の同期信号を出力する。ＭＵ１００は、同期信号に基づいてサンプリングのタイミングを調整する。

さらに、この同期信号によって、ＩＥＤ−ＭＵ間の同期が確保されるので、各ＩＥＤ１５０は、対応のＭＵ１００からのデータ受信タイミングを予測することができる。したがって、各ＩＥＤ１５０は、対応のＭＵ１００から送信されたＳＶデータを取りこぼしや重複なく受信することができる。

ここで、ＩＥＤ１５０Ａ，１５０Ｂ間の同期は、データ通信路２００を介した自端側ＩＥＤ１５０Ａから相手端側ＩＥＤ１５０Ｂへの伝送遅延時間と、相手端側ＩＥＤ１５０Ｂから自端側ＩＥＤ１５０Ａへの伝送遅延時間が等しいという前提で、相互に信号を伝送しながら確立される。具体的に、ＩＥＤ１５０Ａは、対応のＭＵ１００Ａへの同期信号の出力タイミングに同期した一定周期ごとに信号をＩＥＤ１５０Ｂに対して送信する。ＩＥＤ１５０Ｂは、当該信号の受信時点と当該信号の受信前のＭＵ１００Ｂへの同期信号の出力タイミングとの時間差を求め、求めた時間差をＩＥＤ１５０Ａに送信する。ＩＥＤ１５０Ａは、この時間差情報とこの時間差情報の受信タイミングとに基づき、ＩＥＤ１５０Ａ，１５０Ｂ間の同期（すなわち、対応のＭＵ１００への同期信号の出力タイミングの同期）を確立する。

なお、電流差動リレーの接続方式には、分岐のない送電線両端を２台の保護リレーで保護を行う２端子方式や、１本の分岐線のある送電線の３端を３台の保護リレーで保護を行う３端子方式などがある。上記は２端子方式の場合のＩＥＤ間の同期方法であるが、３端子方式の場合も同様の方法で同期を確立できる。

ＭＵ１００は、対応のＩＥＤ１５０から同期信号を正常受信していると、ＭＵ１００から対応のＩＥＤ１５０へ送信するディジタルデータの中にＩＥＤ−ＭＵ間が同期中かどうかを示すフラグ（以下、「同期フラグ」と称する）をセットする。ＭＵ１００が何らかの原因で同期信号を消失した場合は、瞬時にまたは（同期信号が受信できなくてもＭＵでのＡＤ変換タイミングのずれが一定以内である）一定時間後に、同期フラグを同期信号が消失していることを示す内容（以下、「同期ロス」と称する）に切り替える。

同期信号を正常受信できなくなると、ＭＵ１００は、ＡＤ変換後のディジタルデータの送信を一定周期（ＭＵ１００自身のクロック、もしくは、同期信号の受信中にその同期信号に同期して補正をしたクロック）で実行継続（以下、「自走モード」と称する）する。同期信号が消失した自走モードでは、ＭＵ１００ＡのサンプリングのタイミングとＭＵ１００Ｂのサンプリングのタイミングは同期していないので、電流差動リレー要素はロックされる（停止する）。

電流差動リレー要素が使用できなくても、各ＩＥＤ１５０は、後備（バックアップ）保護機能を実装している。この後備保護機能は、相手端のＭＵ１００から出力されるＳＶデータを必要とせず、距離リレーや過電流リレーなど、自端側の電流・電圧のＳＶデータのみを使用してリレー演算を行うリレー要素（以下、「自端リレー要素」と称する）である。したがって、各ＩＥＤ１５０は何らかの理由で相手変電所のＩＥＤ１５０とのディジタル通信が停止した状況下でも、自端リレー要素によるリレー演算で送電線保護の継続が可能である。

ところが、自走モードの場合には、ＩＥＤ−ＭＵ間の同期も確保できなくなるので、ＭＵ１００でのサンプリング周期と対応のＩＥＤ１５０でのデータ受信周期とにずれが生じ得る。この結果、ＩＥＤ１５０では、対応のＭＵ１００からのデータを受信する前にデータを読み出したり、受信したデータが読み出さなかったりする可能性がある。もし、そのような事態が生じれば、後備保護用の自端リレー要素も停止してしまうことになる。しかしながら、この実施の形態のＩＥＤ１５０は、後述するように、自走モードにおいてＭＵ１００でのサンプリング周期と対応のＩＥＤ１５０でのデータ受信周期とにずれが生じないように制御している。

［保護リレーの詳細な構成］
図２は、図１に示す各ＭＵ１００および各ＩＥＤ１５０の詳細な構成を示すブロック図である。

ＭＵ１００は、送電線近傍に設置され、系統電流・系統電圧などを検出したアナログデータをディジタルデータにＡＤ変換して、ＡＤ変換されたデータ（ＳＶデータ）を高速にプロセスバス１８０へ送出することを主たる機能としている。プロセスバス１８０には、電流差動リレーや過電流リレーなどのリレー用ならびに制御用のＩＥＤが複数接続されている。図１では送電線保護用電流差動リレー用のＩＥＤ１５０が代表的に示されている。ＭＵ１００は、それらの複数のＩＥＤに対してＳＶデータを同時に送信できる。

ＩＥＤ１５０は、相手変電所（相手端）に設置されているＩＥＤ１５０とのディジタル通信を高速に行うことを主たる機能としており、コントロールルームやリレールームなどに設置されている。ＩＥＤ１５０は、ＭＵ１００からのＳＶデータをプロセスバス１８０経由で取り込み、自端および相手端のＩＥＤ１５０にそれぞれ取り込まれたＳＶデータをディジタル通信線（通信路）２００経由で相互に伝送し合い、自端および相手端のＳＶデータから送電線事故を検出するためのリレー演算を行う。以下、ＭＵ１００とＩＥＤ１５０の構成を具体的に説明する。

ＭＵ１００は、電力系統からの系統電流・電圧を取り込む入力端子１０２，１０４，１０６と、入力変換部（トランス）１０８，１１０，１１２と、アナログフィルタ（ＡＦ）１１４，１１６，１１８とを含む。ＭＵ１００は、さらに、サンプルホールド（Ｓ／Ｈ）回路１２０，１２２，１２４と、マルチプレクサ（ＭＰＸ）１２６と、ＡＤ変換器１２８と、演算回路１３０と、データ送受信回路１３６と、制御信号出力回路１３２とを含み、これらの回路はクロック回路１３８に基づいて動作する。

ＩＥＤ１５０は、データ送受信回路１５２と、メモリ１５６と、演算回路１５８と、出力回路１６２と、ディジタル送受信回路１６０とを含み、これらの回路はクロック回路１６８に基づいて動作する。出力回路１６２の出力は出力端子１６４，１６６を介して出力される。

ＭＵ１００において、制御信号出力回路１３２（特にＨＷカウンタ１３４）は、ＡＤ変換器１２８におけるＡＤ変換のタイミングを制御することを目的とするものであり、サンプルホールド回路１２０，１２２，１２４、マルチプレクサ１２６、ＡＤ変換器１２８、および演算回路１３０に対して制御信号を出力する。制御信号出力回路１３２は、ＩＥＤ１５０からネットワーク回線１８２経由で同期信号を取り込み、この同期信号に従って一定周期の制御信号を出力する。

入力変換部１０８，１１０，１１２に取り込まれた系統電流・電圧は、アナログフィルタ（ＡＦ）１１４，１１６，１１８にてノイズ成分が除去され、サンプルホールド回路（Ｓ／Ｈ）１２０，１２２，１２４にて標本化され、マルチプレクサ１２６により順番に取り出されてＡＤ変換器１２８に入力される。

ＡＤ変換器１２８は、マルチプレクサ１２６からのデータを、制御信号出力回路１３２によって制御された所定のタイミングでＡＤ変換して、ＡＤ変換されたデータを演算回路１３０に出力する。上述したようにＡＤ変換は、ＩＥＤ１５０から受信した同期信号に基づいて制御されたタイミングで実行される。

演算回路１３０に入力されたデータは、プロセスバスの規格に規定される所定の変換処理後、データ送受信回路１３６に送出される。そして、データ送受信回路１３６に入力されたデータは、プロセスバス１８０を通じてＩＥＤ１５０に送信される。なお、プロセスバス１８０は、一般的なＬＡＮなどのネットワーク線でもよいし、専用のシリアルバスでもよい。

プロセスバス１８０を介してＭＵ１００から送信されたデータは、ＩＥＤ１５０のデータ送受信回路１５２に入力される。演算回路１５８は、データ送受信回路１５２からのデータに対して、ディジタルフィルタや実効値演算などのリレー演算処理を行う。さらに、演算回路１５８は、リレー演算処理がなされたデータと、ＩＥＤ１５０が管理している所定の整定値データとの比較を行い、電力系統に事故が発生しているか否かの判定を行う。

ＩＥＤ１５０には、さらに、図２において点線で示される出力回路１６２が搭載される。出力回路１６２は、演算回路１５８が電力系統上に事故が発生していると判断された場合に、事故区間を系統より切り離すための所定の信号を、外部に出力するものである。なお、ＭＵ１００に出力回路１４０を搭載することも可能であり、この場合、ＩＥＤ１５０は、プロセスバス１８０を介して、出力回路１４０を動作させるための信号をＭＵ１００に送信して出力回路１４０を動作させる。

ＩＥＤ１５０Ａの演算回路１５８に接続されたディジタル送受信回路１６０は、ＩＥＤ１５０Ｂの演算回路１５８に接続されたディジタル送受信回路１６０とディジタル通信線２００で相互接続される。これらのディジタル送受信回路１６０は、自端ＩＥＤ１５０および相手（変電所）端のＩＥＤ１５０にそれぞれ取り込まれたＳＶデータを相互に伝送し合う。

さらに、ＩＥＤ１５０Ａのディジタル送受信回路１６０とＩＥＤ１５０Ｂのディジタル送受信回路１６０とは、既に説明したように、ディジタル通信線２００を介して相互に通信することにより相互の同期を確立する。これによって、ＩＥＤ１５０Ａのディジタル送受信回路１６０とＩＥＤ１５０Ｂのディジタル送受信回路１６０とは、同一のタイミングで同期信号をＭＵ１００ＡとＭＵ１００Ｂとへそれぞれ出力することができる。この結果、ＭＵ１００Ａのサンプルホールド回路１２０，１２２，１２４によるサンプリングのタイミングと、ＭＵ１００Ｂのサンプルホールド回路１２０，１２２，１２４によるサンプリングのタイミングとが同一になる。

［ＩＥＤ−ＭＵ間が同期している場合］
次に、ＩＥＤ１５０からＭＵ１００に正常に同期信号が送られている場合において、ＭＵ１００のサンプリング動作について説明する。

サンプルホールド回路１２０，１２２，１２４のサンプリング周波数は、プロセスバスの規格で規定され、例えば８０×ｆ（ｆは系統周波数）である。このサンプリング周波数は、ＭＵ１００の制御信号出力回路１３２の内部に設けられるＨＷ（Hardware）カウンタ１３４によって制御される。

図３は、同期信号の間隔とサンプリング周期との関係を説明するための図である。図２、図３を参照して、同期信号として例えば１ＰＰＳ（Pulse Per Second）の信号が採用されたとする。この場合、同期信号が入力されたとき（時刻ｔ１００）から次の同期信号が入力されるとき（時刻ｔ２００）までの間隔は１秒（１ｓ）である。同期信号の入力とともにＭＵ１００の制御信号出力回路１３２に設けられたＨＷカウンタ１３４のカウント値が０にリセットされる。

一例として系統周波数ｆを５０Ｈｚとすると、サンプリング周波数８０×ｆは４０００Ｈｚであり、サンプリング周期は０．２５ｍｓである。制御信号出力回路１３２のＨＷカウンタ１３４は、このサンプリング周期でカウントアップする。図３の例では、カウンタリセット（カウンタ値＝０）からカウンタ値＝１（時刻ｔ１１０）までの時間は０．２５ｍｓ、カウンタ値＝０からカウンタ値＝２（時刻ｔ１２０）までの時間は０．５ｍｓとなる。サンプリング周期が４０００Ｈｚのとき、ＨＷカウンタ１３４のカウンタ値は、ある同期信号が入力されてから次の同期信号が入力されるまでの間に３９９９回インクリメントされる。

図４は、同期状態の場合のＩＥＤとＭＵの動作を示すタイミング図である。図２、図４を参照して、ＭＵ１００の制御信号出力回路１３２は、正常な動作をしている場合、ＩＥＤ１５０から１秒毎に同期信号（１ＰＰＳ）を受信し、同期信号の受信タイミングを基準として、ＭＵ１００の内部回路に供給する制御信号の周期を補正している（ＩＥＤ−ＭＵ間同期状態）。具体的には、制御信号出力回路１３２は、受信した同期信号の周期（１ｓ）に基づいて、ＭＵ１００内部のクロック回路１３８のクロック周期（たとえば、数１０ｎｓ）を単位として、上記の制御信号の周期（標準で０．２５ｍｓ）を補正している。

上記の制御信号の周期補正によって、ＭＵ１００の内部回路（すなわち、サンプルホールド回路１２０，１２２，１２４、マルチプレクサ１２６、ＡＤ変換器１２８、および演算回路１３０）の動作タイミングが同期信号に同期するようになる。たとえば、図４に示すように、ＭＵ１００の演算回路１３０は、制御信号出力回路１３２から受けた制御信号の立上がりまたは立下がり（時刻ｔ１００，ｔ１１０）を基準にして、（１）ＡＤ変換データを読み込み（すなわち、受信データをメモリにセットし）、（２）ＳＶデータを生成する。ＭＵ１００のデータ送受信回路１３６は、（３）演算回路１３０によって生成されたＳＶデータをＩＥＤ１５０のデータ送受信回路１５２に送信する（以下、これらの処理（１）〜（３）を定周期処理と称する）。

ＩＥＤ−ＭＵ間同期状態では、ＩＥＤ１５０の内部回路もＭＵ１００に送信する同期信号に基づく一定周期Ｔ（図４では０．２５ｍｓ）を基準にして動作する。この一定周期Ｔは、ＭＵ１００の制御信号出力回路１３２が生成する制御信号の周期に等しい。たとえば、ＩＥＤ１５０演算回路１５８は、一定周期Ｔごとの基準時刻ｔ１０１，ｔ１１１を基準にして、（１）受信したＳＶデータを読み込み、（２）読み込んだＳＶデータをもとにリレー演算を行う（以下、これらの処理（１）〜（２）を定周期処理と称する）。

さらに、ＩＥＤ１５０のデータ送受信回路１５２に設けられた制御回路１５４は、ＩＥＤ１５０の定周期処理の起動時刻（時刻ｔ１０１）から、ＭＵ１００からＳＶデータを受信する時刻ｔ１０２（受信したＳＶデータはメモリに記憶される）までの経過時間（時間差）をＳＶデータの受信毎に計測する（以下、この計測を「ＳＶデータ受信タイミング計測」と称し、計測された経過時間を「Ｔ１」と記載する）。経過時間Ｔ１はＩＥＤ−ＭＵ間が同期状態であれば、毎回ほぼ同じ値になると考えられる。制御回路１５４は、ＩＥＤ−ＭＵ同期状態において計測された経過時間Ｔ１について平均化処理をしてその値をメモリ１５６に保存する。制御回路１５４は、メモリ１５６に記憶する値を一定時間毎に更新する。メモリ１５６に記憶された経過時間Ｔ１は、ＩＥＤ−ＭＵ間が非同期状態になったときの基準値として用いられる。

［ＩＥＤからＭＵへの同期信号が消失した場合］
次に、ＭＵ１００が同期信号を正常に受信している状態から消失状態に切り替わった場合において、ＩＥＤ１５０が行なうタイミング調整機能、すなわち、ＳＶデータを読み込むタイミングのズレを補償するための調整機能について説明する。以下の説明においても簡単のために、同期信号を消失していない正常状態では、ＭＵ１００はＩＥＤ１５０から同期信号を１秒毎に受信し、ＭＵ１００とＩＥＤ１５０は共に、０．２５ｍｓ周期（系統周波数ｆは５０Ｈｚ）で上記の定周期処理の起動がかかるものと仮定する。

ＩＥＤ１５０から受信する同期信号が何らかの理由で消失した場合、ＭＵ１００の制御信号出力回路１３２は、ＭＵ１００内蔵のクロック回路１３８が発生するクロック信号（あるいは、同期信号が消失する直前の同期信号による補正クロック信号）に基づいて得られる０．２５ｍｓ周期を基準にして、サンプリングのタイミング、ＡＤ変換のタイミング、定周期処理の起動タイミングを決定する（自走モード）。この場合、ＩＥＤ１５０とＭＵ１００は、各々のクロック回路１３８，１６８が生成するクロック信号あるいは補正クロック信号を基準に動作し続けることになる（ＩＥＤ−ＭＵ間非同期状態）。

ＭＵ１００とＩＥＤ１５０とにそれぞれ設けられたクロック回路１３８，１６８が生成するクロック信号の周期は完全には同一ではないので、互いのクロック周期の偏差によって、時間が経過するにつれて動作の基準となる０．２５ｍｓ周期の時間幅が変化する。例えば、ＩＥＤ１５０のクロック回路１６８のクロック周期に基づく０．２５ｍｓ周期に比べて、ＭＵ１００のクロック回路１３８のクロック周期に基づく０．２５ｍｓ周期が長くなっていくと、ＩＥＤ１５０におけるＭＵ１００からのＳＶデータ受信タイミングに遅延が発生し、ＩＥＤ１５０がリレー演算を行うタイミングにおいてＳＶデータが未受信という事態も起こり得る。逆に、ＩＥＤ１５０のクロック周期に基づく０．２５ｍｓ周期に比べてＭＵ１００のクロック周期に基づく０．２５ｍｓ周期が短くなっていくと、ＩＥＤ１５０がＭＵ１００からＳＶデータを受信するタイミングが早まり、ＩＥＤ１５０がリレー演算するタイミングにおいてＳＶデータを２回分受信するという事態も起こり得る。

このような事態が生じないように、ＩＥＤ１５０のデータ送受信回路１５２に設けられた制御回路１５４は、ＩＥＤ１５０の定周期処理を開始するタイミングを調整する。以下、図面を参照してさらに説明する。

図５は、非同期状態の場合のＩＥＤとＭＵの動作を示すタイミング図である（ＳＶデータの受信タイミングが遅延した場合）。

図２、図５を参照して、自走モード時のＭＵ１００の定周期処理の起動周期Ｔは、“ＭＵの内部クロックで算出した０．２５ｍｓ”であり、“同期中に同期信号を用いて生成していた０．２５ｍｓ”と比較するとズレ（以下、このズレを「β」と称する）が生じる。ＩＥＤ１５０が実装するクロック回路（発振器）１６８とＭＵ１００が実装するクロック回路（発振器）１３８との性能差を±５０ｐｐｍと仮定すると、０．２５ｍｓ周期のズレβは最大で２５ｎｓでなる。このＭＵ１００とＩＥＤ１５０での定周期処理の起動周期のズレβの発生に伴い、ＩＥＤ１５０におけるＳＶデータの受信タイミングにもズレβを生じる。ＩＥＤ１５０側でこのズレβに対応するため、ＩＥＤ側で定周期処理の起動周期Ｔに対して補正（以下、「受信タイミング偏差補正」と称する）を実施する。具体的手順は次のとおりである。

ＭＵが同期信号の消失状態となった場合も正常受信状態の場合と同様に、ＩＥＤ１５０のデータ送受信回路１５２に設けられた制御回路１５４は、ＩＥＤ１５０の定周期処理の各起動時刻ｔ１０１,ｔ１１１，ｔ１２１からＳＶデータ受信時刻ｔ１０２，ｔ１１２，ｔ１２２（受信したＳＶデータはメモリに記憶される）までの経過時間（時間差）をそれぞれ計測する。ただし、同期中に計測された経過時間を「Ｔ１」と記載していたのに対し、同期信号消失時において計測された経過時間は「Ｔ２」と記載する。

制御回路１５４は、経過時間Ｔ２と同期中に平均化されメモリ１５６に保存された経過時間Ｔ１とを比較することによって、ズレβの方向と大きさを検出する。制御回路１５４は、ズレβが小さくなるように、演算回路１５８におけるリレー演算に影響がない範囲内で設定された補正幅αだけ定周期処理の起動周期Ｔを補正する。言い換えると、制御回路１５４は、計測される経過時間Ｔ２が平均化されたメモリ１５６に保存されたＴ１に近づくように、毎周期ごとに受信タイミング偏差補正を実行する。

図５のタイミング図は、ＭＵ１００のクロック回路１３８の発振周波数がＩＥＤ１５０のクロック回路１６８の発振周波数と比べて−（マイナス）側にずれた場合の例を示している。この場合、ＭＵ１００側の発振周波数がＩＥＤ１５０側の発振周波数に比べて低いことによって、ＩＥＤ１５０における定周期処理の起動周期Ｔよりも、ＭＵ１００のＳＶデータの送信周期が長くなる。これに伴い、ＩＥＤ１５０がＭＵ１００からのＳＶデータを受信するタイミングも遅くなるので、Ｔ２＞Ｔ１となり、ＩＥＤ１５０のデータ送受信回路１５２は、想定時刻よりもズレβ＝｜Ｔ２−Ｔ１｜だけ遅れた時刻ｔ１２２にてＳＶデータを受信する。データ送受信回路１５２に設けられた制御回路１５４は、リレー演算に影響を与えない範囲内で定周期処理の起動周期Ｔを補正することにより（この補正値をαと置く）、上記のＳＶデータの受信タイミングの遅れβを補正する。すなわち、定周期処理の周期ＴはＴ＋αに補正され、これによって、定周期処理の開始時刻は時刻ｔ１３１から時刻ｔ１３１Ａに補正される。

図６は、非同期状態の場合のＩＥＤとＭＵの動作を示すタイミング図である（ＳＶデータの受信タイミングが早まった場合）。

図６のタイミング図は、ＭＵ１００のクロック回路１３８の発振周波数がＩＥＤ１５０のクロック回路１６８の発振周波数と比べて＋（プラス）側にずれた場合の例を示している。この場合、ＭＵ１００側の発振周波数がＩＥＤ１５０側の発振周波数に比べて高いことから、ＩＥＤ１５０における定周期処理の起動周期Ｔよりも、ＭＵ１００のＳＶデータの送信周期が短くなる。これに伴い、ＩＥＤ１５０がＭＵ１００からのＳＶデータを受信するタイミングも早くなるので、Ｔ２＜Ｔ１となり、ＩＥＤ１５０のデータ送受信回路１５２は、想定時刻よりもズレβ＝｜Ｔ２−Ｔ１｜だけ早い時刻ｔ１２２にてＳＶデータを受信する。データ送受信回路１５２に設けられた制御回路１５４は、リレー演算に影響を与えない範囲内で定周期処理の起動周期Ｔを補正することにより（この補正値をαと置く）、上記のＳＶデータの受信タイミングの遅れβを補正する。すなわち、定周期処理の周期ＴはＴ−αに補正され、これによって、定周期処理の開始時刻は時刻ｔ１３１から時刻ｔ１３１Ａに補正される。このように、ＳＶデータの受信毎にクロック偏差の補正を実施することによって、同期信号が消失した状態でも、ＩＥＤ１５０とＭＵ１００の定周期処理の起動タイミングを一定に保つことができる。

［ＩＥＤにおけるタイミング処理のまとめ］
図７は、ＩＥＤ１５０のデータ送受信回路１５２および演算回路１５８で実行される処理の手順を示すフローチャートである。

図２、図７を参照して、ＩＥＤ１５０のデータ送受信回路１５２に設けられた制御回路１５４は、ＭＵ１００から送信される同期フラグが「同期中」か、それとも「同期ロス」かを判定する（ステップＳ１００）。

（１）同期フラグが「同期中」の場合（ステップＳ１００でＹＥＳ）
（１−１）「同期中」が継続している場合（ステップＳ１０５でＮＯ）
制御回路１５４は、経過時間Ｔ１の理論的な最大値および最小値に基づいて、ＳＶデータの受信時刻が一定の時間範囲内に入るようにＩＥＤ１５０の定周期処理を起動するタイミングを決定する。制御回路１５４は、ＳＶデータの受信時刻が何らかの異常によって一定の時間範囲外になると、異常と判断する（以下、「ＳＶデータ受信タイミング監視」と称する）。制御回路１５４によってＳＶデータ受信タイミング監視が正常と判断された場合（ステップＳ１１５でＹＥＳ）、演算回路１５８は、通常のリレー演算（電流差動リレーとしての動作）を行う（ステップＳ１２０）。一方、制御回路１５４によってＳＶデータ受信タイミング監視が異常と判断された場合（ステップＳ１１５でＮＯ）、制御回路１５４はリレー演算を停止、異常検出を報知する（ステップＳ１２５）。

（１−２）同期信号が消失状態から正常受信状態に切り替わった場合（ステップＳ１０５でＹＥＳ）
ＩＥＤ１５０からＭＵ１００に送信される同期信号が消失状態から受信再開となった場合は、ＭＵ１００からＩＥＤ１５０へ送信される同期フラグが「同期ロス」から「同期中」に切り替わる。この場合、制御回路１５４は、ＭＵ１００から受信する同期フラグが「同期ロス」から「同期中」に切り替わったことを検出し（ステップＳ１０５でＹＥＳ）、処理を同期信号消失以前の状態に戻す。この結果、ＩＥＤ−ＭＵ間の同期と、送電線の自端側と相手端側とでのサンプリング同期とを確保することができ、演算回路１５８は、電流差動リレー要素による電力系統保護を実施する再開できる（ステップＳ１１０）。

（２）同期フラグが「同期ロス」の場合（ステップＳ１００でＮＯ）
（２−１）同期信号が正常受信状態から消失状態に切り替わった場合（ステップＳ１３０でＹＥＳ）
ＭＵ１００がＩＥＤ１５０から受信する同期信号を消失した場合、ＭＵ１００は、送電線の自端側と相手端側とでのサンプリング同期を保証できないので、ＩＥＤ１５０に送信する同期フラグを「同期中」から「同期ロス」へ切り替える。この場合、ＩＥＤ１５０の制御回路１５４は、ＭＵ１００から受信する同期フラグの「同期ロス」を検出することによって（ステップＳ１３０でＹＥＳ）、電流差動リレー要素を停止させる（ステップＳ１４０）。この場合、上述した受信タイミング偏差補正処理によってＩＥＤ−ＭＵ間の同期は確保されているので、制御回路１５４は、後備保護である自端リレー要素による送電線保護を開始する（ステップＳ１３５）。

（２−２）「同期ロス」が継続している場合（ステップＳ１３０でＮＯ）
制御回路１５４は、前回計測した経過時間Ｔ２とメモリに記憶されている経過時間Ｔ１とのズレβと今回計測したズレβとの差（以下「Δβ」と称する）が“ＩＥＤとＭＵのクロック周波数の偏差による誤差”と“ネットワーク上考えられる通信上の最大遅延差（以下、γと称する）”との和より大きい場合は、異常と判定する（以下、「Δβ監視」と称する）（ステップＳ１４５）。上記のγはＩＥＤ−ＭＵ間が同期状態時における経過時間Ｔ１の最大値と最小値の差によって計測できる。

Δβ監視の結果が正常の場合は（ステップＳ１４５でＹＥＳ）、制御回路１５４は、上述した受信タイミング偏差補正を実行する（ステップＳ１５０）。制御回路１５４は、後備保護である自端リレー要素による送電線保護を継続し（ステップＳ１５５）、電流差動リレー要素の停止を継続する（ステップＳ１６０）。

一方、Δβ監視の結果が異常の場合は（ステップＳ１４５でＮＯ）、制御回路１５４は異常を報知する（ステップＳ１６５）。例えば、ＭＵ１００に実装されているクロック回路（発振器）１３８の性能を＋５０ｐｐｍ、ＩＥＤ１５０に実装されているクロック回路（発振器）１６８の性能を−５０ｐｐｍと仮定すると、両者の差が１００ｐｐｍとなる。定周期処理の起動周期０．２５ｍｓ当たりに換算すると、ＭＵ１００とＩＥＤ１５０のクロック周波数の偏差による誤差は最大２５ｎｓとなる。制御回路１５４は、この値（２５ｎｓ）にＭＵ１００からＩＥＤ１５０までのデータ伝送の最大遅延差を加算することによって得られるΔβmaxと比較して、計測したΔβのほうが大きい場合が一定時間継続したときに異常と判定し、警報を出力する。

［効果］
上記の実施の形態によれば、ＭＵ１００は、ＩＥＤ１５０からの同期信号が受信できなくなると自走状態になるのは従来と同等である。この場合、送電線１０の自端ＭＵ１００と相手端ＭＵ１００とでサンプリング同期がとれないので電流差動リレー要素は停止することになる。しかしながら、上記の実施の形態によれば、ＩＥＤ１５０はＭＵ１００から受信するＳＶデータの受信タイミングを監視することによって、ＩＥＤ−ＭＵ間を同期状態に保つことができる。これによって、自端側のみで行う保護リレー要素（過電流リレー、距離リレーなど）を継続して実施することができ、従来よりも信頼性の高いシステムを提供できる。

［変形例］
実施の形態１にかかるプロセスバス適用保護システムは、電流差動リレー要素に上述した受信タイミング偏差補正を適用したものであるが、受信タイミング偏差補正の適用対象は電流差動リレー要素に限定されるものでない。例えば、自端リレー要素のみ実装したＩＥＤについても、ＩＥＤの定周期処理の起動からＭＵからＳＶデータを受信するまでの経過時間の計測し、その計測値が一定範囲内に入るようＩＥＤの定周期処理の起動タイミングを補正することによって、ＭＵからのデータを確実に読み取ることができるというメリットがある。

上記の実施の形態の説明では、ＩＥＤの定周期処理の起動からＭＵからＳＶデータを受信するまでの経過時間（時間差）を計測するようにしたが、逆に、ＭＵからＳＶデータを受信してからＩＥＤの定周期処理の起動までの経過時間（時間差）を計測するようにしても、同様の効果が得られる。

上記の定周期処理の周期Ｔの調整幅αを一定値に固定するようにしてもよい。たとえば、調整幅αをＩＥＤ１５０のクロック回路１６８のクロック周期に等しく設定してもよい。測定した経過時間Ｔ２がメモリ１５６に記憶されている経過時間Ｔ１に等しくなるように調整する場合に比べて、クロック回路１６８の周波数が低周波でよいというメリットがある。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

たとえば、上記の実施の形態に示したプロセスバス適用保護システムは、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。

１０ 送電線、５０Ａ，５０Ｂ 変流器、１００ ＭＵ、１２０，１２２，１２４ サンプルホールド回路、１２６ マルチプレクサ、１２８ ＡＤ変換器、１３０，１５８ 演算回路、１３２ 制御信号出力回路、１３４ ＨＷカウンタ、１３６，１５２ データ送受信回路、１３８，１６８ クロック回路、１４０，１６２ 出力回路、１５０ ＩＥＤ、１５４ 制御回路、１５６ メモリ、１６０ ディジタル送受信回路、１８０ プロセスバス、１８２ 同期信号用ケーブル、２００ データ通信路。

Claims (5)

1. アナログ信号を一定のサンプリング周期ごとにサンプリングしてディジタルデータに変換し、前記ディジタルデータに変換する度に、変換された前記ディジタルデータをプロセスバスに出力するように構成されるＭＵ（Merging Unit）と、
   前記ＭＵと前記プロセスバスを介して接続され、前記ＭＵから前記ディジタルデータを受信する度に、受信した前記ディジタルデータに対して処理を行うように構成されるＩＥＤ（Intelligent Electric Device）とを備え、
   前記ＩＥＤは、さらに、前記ディジタルデータを受信するタイミングと前記処理を開始するタイミングとの時間差を検出し、検出した時間差が基準時間差に近付くように前記処理を開始するタイミングを調整するように構成される、プロセスバス適用保護システム。
2. 前記ＩＥＤは、同期信号を生成して前記ＭＵに送信するように構成され、
   前記ＭＵは、前記同期信号を受信している正常時には、前記同期信号に基づいて前記サンプリング周期を調整するように構成され、
   前記ＩＥＤは、
   前記正常時に、前記ディジタルデータを受信するタイミングと前記処理を開始するタイミングとの時間差を検出し、検出した時間差を前記基準時間差としてメモリに記憶し、
   前記ＭＵが前記同期信号を受信していない異常時に、前記メモリに記憶した前記基準時間差に基づいて前記処理を開始するタイミングを調整するように構成される、請求項１に記載のプロセスバス適用保護システム。
3. 前記ＩＥＤは、前記異常時において、前記ディジタルデータを前回受信したときに検出された時間差と前記ディジタルデータを今回受信したときに検出された時間差との変動幅を算出し、算出した変動幅が第１の許容範囲内にない場合に異常を報知するように構成される、請求項２に記載のプロセスバス適用保護システム。
4. 前記ＩＥＤは、前記正常時において、前記検出した時間差が第２の許容範囲内にない場合に異常を報知するように構成される、請求項２または３に記載のプロセスバス適用保護システム。
5. 前記処理を開始するタイミングの調整幅は一定値に固定される、請求項１〜４のいずれか１項に記載のプロセスバス適用保護システム。

Images