JP6160553B2 - メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム - Google Patents
メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム Download PDFInfo
- Publication number
- JP6160553B2 JP6160553B2 JP2014095720A JP2014095720A JP6160553B2 JP 6160553 B2 JP6160553 B2 JP 6160553B2 JP 2014095720 A JP2014095720 A JP 2014095720A JP 2014095720 A JP2014095720 A JP 2014095720A JP 6160553 B2 JP6160553 B2 JP 6160553B2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- host
- data
- interface
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 67
- 230000008569 process Effects 0.000 claims description 35
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000010922 spray-dried dispersion Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/214—Solid state disk
- G06F2212/2146—Solid state disk being detachable, e.g.. USB memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Credit Cards Or The Like (AREA)
Description
工程S310:メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する工程と、(本工程は上述したメモリカードインタフェース回路210またはそれと同等の回路により実施できる。)
工程S320:該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程と、(本工程は上述したメモリカードインタフェース信号処理部212またはそれと同等の処理部により実施できる。)
工程S330:ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力する工程と、(該ホストは図1に示す中央プロセッサ110とバス120とマルチデバイス・サポート・インタフェース150とを含む装置である。本工程は上述したホストインタフェース回路220またはそれと同等の回路により実施できる。)
工程S340:該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する工程と、(本工程は上述したホストインタフェース信号処理部222またはそれと同等の処理部により実施できる。)
工程S350:既定のプロトコル処理に従って、該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理し、これによりメモリカードをホストのキャッシュ装置の1つとするプロトコル処理操作を実行する工程と(本工程は上述した制御回路230またはそれと同等の回路により実施できる。)を備える。
工程S360:別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行する工程を備え、このうち、該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは工程S310で記載されたメモリカード又は別のメモリカードに関連付けされる。本工程は上述した制御回路230またはそれと同等の回路により実施できる。
110 中央プロセッサ
112 ダイナミックRAM
120 バス
130 ハードディスクインターフェイス
140 ハードディスク
150 マルチデバイス・サポート・インタフェース
160 メモリカードアクセス装置
170 第一のスロット手段
180 第二のスロット手段
190 スロット手段
210 メモリカードインタフェース回路
212 メモリカードインタフェース信号処理部
220 ホストインタフェース回路
222 ホストインタフェース信号処理部
230 制御回路
232 プロトコル処理操作
234 橋渡し処理操作
236 仲裁操作
238 レジスタ
S310 メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する工程
S320 該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程
S330 ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力する工程
S340 該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する工程
S350 既定のプロトコル処理に従って、該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理するプロトコル処理操作を実行する工程
S360 別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行する工程
Claims (20)
- メモリカードからメモリカード読み取り信号を受け、あるいは該メモリカードへメモリカード書き込み信号を出力し、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいは該メモリカード書き込み信号に従ってメモリカード書き込みデータを生成するメモリカードインタフェース信号処理部を有するメモリカードインタフェース回路と、
SATAインタフェースではないマルチデバイス・サポート・インタフェースと電気的に接続される、且つ、ホストからホスト読み取り信号を受け、あるいは該ホストへホスト書き込み信号を出力し、該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいは該ホスト書き込み信号に従ってホスト書き込みデータを生成するホストインタフェース信号処理部を有するホストインタフェース回路と、
プロトコル処理操作がインプリメントされている、且つ、該メモリカードインタフェース回路及び該ホストインタフェース回路に接続され、該メモリカードを該ホストのキャッシュ装置の1つとし、既定のプロトコルに従って該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコルに従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理する該プロトコル処理操作を少なくとも実行する制御回路とを備え、
該既定のプロトコルはデータの読み取り、書き込みを加速するためのAHCI(Advance Host Controller Interface)プロトコルとNVM−Express(Non−Volatile Memory Express)プロトコルのどちらかの一つであり、
該メモリカード読み取りデータが、複数の、4Kbyteを超えない小さいサイズのデータで構成される場合、該制御回路が該ホスト書き込みデータを生成する速度は毎秒10Mbyte以上であることを特徴とするメモリカードアクセス装置。 - 該制御回路は該メモリカードインタフェース回路を介して、さらに別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行し、
該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項1に記載のメモリカードアクセス装置。 - 該メモリカードインタフェース回路は第一のスロット手段と第二のスロット手段とを介して該メモリカード又は該別のメモリカードにアクセスし、且つ該制御回路は該プロトコル処理操作と該橋渡し処理操作とを同時に実行できることを特徴とする請求項2記載のメモリカードアクセス装置。
- 該制御回路は、仲裁操作を実行し、
該仲裁操作は、既定の規則に従って、該ホスト書き込みデータと、該ホスト読み取りデータと、該メモリカード書き込みデータと、該メモリカード読み取りデータと、該別のホスト書き込みデータと、該別のホスト読み取りデータと、該別のメモリカード書き込みデータと、該別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定することを特徴とする請求項3記載のメモリカードアクセス装置。 - 該制御回路はレジスタに記憶されるホスト設定値に従って、該プロトコル処理操作と該橋渡し処理操作のうちいずれか一つを実行し、該レジスタは該制御回路に含まれ、且つ該ホスト設定値がホストから提供されることを特徴とする請求項2記載のメモリカードアクセス装置。
- 該ホストインタフェース回路はPCI−Expressインタフェース回路又はUSBインタフェース回路であることを特徴とする請求項1記載のメモリカードアクセス装置。
- 該メモリカードインタフェース信号処理部はSDカードインタフェース信号処理部又はeMMCモジュールインタフェース信号処理部であることを特徴とする請求項1記載のメモリカードアクセス装置。
- 該メモリカード読み取りデータが多数の記憶アドレスが不連続なデータで構成される場合、該制御回路が該ホスト書き込みデータを生成する速度が毎秒10Mbyte以上であることを特徴とする請求項1記載のメモリカードアクセス装置。
- プロトコル処理操作がインプリメントされている制御回路と、SATAインタフェースではないマルチデバイス・サポート・インタフェースと電気的に接続されるホストインタフェース回路とを備えるメモリカードアクセス装置の制御方法であって、
メモリカードからメモリカード読み取り信号を受け、あるいは該メモリカードへメモリカード書き込み信号を出力する工程と、
該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいは該メモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程と、
該ホストインタフェース回路を使用し、ホストからホスト読み取り信号を受け、あるいは該ホストへホスト書き込み信号を出力する工程と、
該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいは該ホスト書き込み信号に従ってホスト書き込みデータを生成する工程と、
該制御回路を使用し、既定のプロトコルに従って、該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコルに従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理し、これにより該メモリカードを該ホストのキャッシュ装置の1つとする該プロトコル処理操作を実行する工程とを備え、
該既定のプロトコルはデータの読み取り、書き込みを加速するためのAHCIプロトコルとNVM−Expressプロトコルのどちらかの一つであり、
該メモリカード読み取りデータが、複数の、4Kbyteを超えない小さいサイズのデータで構成される場合、制御回路が該ホスト書き込みデータを生成する速度は毎秒10Mbyte以上であることを特徴とするメモリカードアクセス装置の制御方法。 - 別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行する工程をさらに備え、
該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項9記載のメモリカードアクセス装置の制御方法。 - 該制御回路は該プロトコル処理操作と該橋渡し処理操作とを同時に実行でき、
該別のメモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は該別のメモリカードに関連付けされることを特徴とする請求項10記載のメモリカードアクセス装置の制御方法。 - 既定の規則に従って、該ホスト書き込みデータと、該ホスト読み取りデータと、該メモリカード書き込みデータと、該メモリカード読み取りデータと、別のホスト書き込みデータと、別のホスト読み取りデータと、別のメモリカード書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定する工程をさらに備えることを特徴とする請求項9記載のメモリカードアクセス装置の制御方法。
- 該プロトコル処理操作と該橋渡し処理操作とは非同期に実行することを特徴とする請求項10記載のメモリカードアクセス装置の制御方法。
- 該ホスト読み取り信号と前記ホスト書き込み信号がPCI−Express信号又はUSB信号であることを特徴とする請求項9記載のメモリカードアクセス装置の制御方法。
- メモリカードをホストのキャッシュ装置の1つとするメモリカードアクセスシステムであって、
中央プロセッサと、バスと、ハードディスクインタフェースと、ハードディスクと、マルチデバイス・サポート・インタフェースと、メモリカードアクセス装置とを含み、
該中央プロセッサは頻繁に使用されるデータ及び頻繁に使用されていないデータを読み取りあるいは処理でき、該頻繁に使用されるデータのアクセス頻度は該頻繁に使用されていないデータのアクセス頻度より大きく、
該バスは該中央プロセッサと電気的に接続され、該頻繁に使用されるデータ及び該頻繁に使用されていないデータを該中央プロセッサに出力し、
該ハードディスクインタフェースは該バスと電気的に接続され、該頻繁に使用されていないデータを該バスに出力し、
該ハードディスクは該ハードディスクインタフェースと接続され、該頻繁に使用されていないデータを該ハードディスクインタフェースに提供し、
該マルチデバイス・サポート・インタフェースはSATAインタフェースではなく、該バスと電気的に接続され、複数の記憶装置を支援し、該頻繁に使用されるデータを該バスに出力し、
該メモリカードアクセス装置は該マルチデバイス・サポート・インタフェースと電気的に接続され、該頻繁に使用されるデータを提供し、且つ、
該メモリカードアクセス装置は、
該メモリカードからメモリカード読み取り信号を受け、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成するメモリカードインタフェース回路と、
該マルチデバイス・サポート・インタフェースと電気的に接続される、且つ、ホスト書き込みデータに基づき該頻繁に使用されるデータを生成し、該頻繁に使用されるデータを該マルチデバイス・サポート・インタフェースに出力するホストインタフェース回路と、
プロトコル処理操作がインプリメントされている、且つ、該メモリカードインタフェース回路及び該ホストインタフェース回路に接続され、既定のプロトコルに従って該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理する該プロトコル処理操作を少なくとも実行する制御回路とを備え、
該既定のプロトコルはデータの読み取り、書き込みを加速するためのAHCIプロトコルとNVM−Expressプロトコルのどちらかの一つであり、
該メモリカード読み取りデータが、複数の、4Kbyteを超えない小さいサイズのデータで構成される場合、該制御回路が該ホスト書き込みデータを生成する速度は毎秒10Mbyte以上であることを特徴とするメモリカードアクセスシステム。 - 該制御回路は該メモリカードインタフェース回路を介して、さらに別の頻繁に使用しないデータを生成するために別のメモリカード読み取りデータを処理して該中央プロセッサに提供する橋渡し処理操作を実行し、
該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード読み取りデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項15記載のメモリカードアクセスシステム。 - 該別のメモリカード読み取りデータは別のメモリカードに関連付けされ、且つ該制御回路は該プロトコル処理操作と該橋渡し処理操作とを同時に実行でき、仲裁操作を実行し、
該仲裁操作は、既定の規則に従って、該ホスト書き込みデータと、該メモリカード読み取りデータと、別のホスト書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定することを特徴とする請求項16記載のメモリカードアクセスシステム。 - 該ホストインタフェース回路はPCI−Expressインタフェース回路又はUSBインタフェース回路であることを特徴とする請求項15記載のメモリカードアクセスシステム。
- 該ハードディスクインタフェースはSATAインタフェースであり、且つ、該マルチデバイス・サポート・インタフェースはPCI−Expressインタフェース又はUSBインタフェースであることを特徴とする請求項15記載のメモリカードアクセスシステム。
- 該メモリカードインタフェース回路はスロット手段を介して該メモリカードにアクセスし、且つ、該スロット手段は露出しないように密封型収容空間に格納されることを特徴とする請求項15記載のメモリカードアクセスシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102134008 | 2013-09-18 | ||
TW102134008A TWI507883B (zh) | 2013-09-18 | 2013-09-18 | 記憶卡存取裝置、其控制方法與記憶卡存取系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060587A JP2015060587A (ja) | 2015-03-30 |
JP6160553B2 true JP6160553B2 (ja) | 2017-07-12 |
Family
ID=52669073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014095720A Active JP6160553B2 (ja) | 2013-09-18 | 2014-05-07 | メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9471498B2 (ja) |
JP (1) | JP6160553B2 (ja) |
CN (1) | CN104461977B (ja) |
TW (1) | TWI507883B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106326753B (zh) * | 2016-08-23 | 2020-04-28 | 记忆科技(深圳)有限公司 | 一种基于EMMC接口实现的加密Hub装置 |
TWI621994B (zh) * | 2016-11-14 | 2018-04-21 | 瑞昱半導體股份有限公司 | 用於記憶卡存取之中介電路 |
CN108874703A (zh) * | 2017-05-10 | 2018-11-23 | 瑞昱半导体股份有限公司 | 扩展装置与存储*** |
WO2020174735A1 (ja) * | 2019-02-25 | 2020-09-03 | パナソニックIpマネジメント株式会社 | データ転送システムにおけるメモリカード、データ記録装置、システムホスト、及びメモリカード判別方法 |
TWI746983B (zh) * | 2019-05-22 | 2021-11-21 | 創惟科技股份有限公司 | 讀寫控制系統及其方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0276044A (ja) | 1988-09-13 | 1990-03-15 | Toshiba Corp | メモリ構成設定方式 |
JP2003099386A (ja) | 2001-09-26 | 2003-04-04 | Konica Corp | 共有バスシステム |
US7036040B2 (en) * | 2002-11-26 | 2006-04-25 | Microsoft Corporation | Reliability of diskless network-bootable computers using non-volatile memory cache |
JP2004192739A (ja) | 2002-12-12 | 2004-07-08 | Mitsumi Electric Co Ltd | ディスクドライブ装置 |
JP2005078161A (ja) | 2003-08-28 | 2005-03-24 | Canon Inc | 記録装置 |
US8180931B2 (en) * | 2004-01-20 | 2012-05-15 | Super Talent Electronics, Inc. | USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch |
JP4928719B2 (ja) | 2004-09-16 | 2012-05-09 | 株式会社リコー | 画像形成装置の起動方法及び起動プログラム |
JP2006178567A (ja) * | 2004-12-21 | 2006-07-06 | Murata Mach Ltd | メモリ管理システム |
US20080005462A1 (en) * | 2006-06-30 | 2008-01-03 | Mosaid Technologies Incorporated | Method of configuring non-volatile memory for a hybrid disk drive |
JP2010026584A (ja) * | 2008-07-15 | 2010-02-04 | Panasonic Corp | メモリコントローラおよび不揮発性記憶装置 |
JP2010157917A (ja) | 2008-12-26 | 2010-07-15 | Canon Inc | 撮像装置及び撮像方法 |
CN101770373B (zh) * | 2008-12-31 | 2012-12-26 | 广州市鸿芯微电子有限公司 | 自启动串行引导程序加载与读取***及其方法 |
TWI407441B (zh) * | 2009-03-20 | 2013-09-01 | Phison Electronics Corp | 快閃記憶體寫入方法及使用此方法的儲存系統與控制器 |
TWI418991B (zh) * | 2010-06-03 | 2013-12-11 | Super Talent Electronics Inc | 針對智慧型儲存交換器所設計的快閃記憶體系統 |
JP2012053572A (ja) | 2010-08-31 | 2012-03-15 | Toshiba Corp | 情報処理装置およびキャッシュの制御方法 |
JP2012113789A (ja) * | 2010-11-26 | 2012-06-14 | Buffalo Inc | ハードディスクドライブ装置およびその処理装置 |
JP5980798B2 (ja) * | 2010-12-01 | 2016-08-31 | シーゲイト テクノロジー エルエルシーSeagate Technology LLC | 独立したシリコン素子の動的な上位レベルの冗長モード管理 |
JP2013114521A (ja) * | 2011-11-30 | 2013-06-10 | Sony Corp | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
US8713204B2 (en) * | 2011-12-27 | 2014-04-29 | Apple Inc. | High-performance AHCI interface |
-
2013
- 2013-09-18 TW TW102134008A patent/TWI507883B/zh active
-
2014
- 2014-01-08 CN CN201410009207.5A patent/CN104461977B/zh active Active
- 2014-05-05 US US14/269,956 patent/US9471498B2/en active Active
- 2014-05-07 JP JP2014095720A patent/JP6160553B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US9471498B2 (en) | 2016-10-18 |
US20150081951A1 (en) | 2015-03-19 |
CN104461977B (zh) | 2017-11-28 |
TWI507883B (zh) | 2015-11-11 |
TW201512846A (zh) | 2015-04-01 |
CN104461977A (zh) | 2015-03-25 |
JP2015060587A (ja) | 2015-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11042297B2 (en) | Techniques to configure a solid state drive to operate in a storage mode or a memory mode | |
CN109634883B (zh) | 主从式***、指令执行方法与数据存取方法 | |
JP6160553B2 (ja) | メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム | |
KR102156222B1 (ko) | 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 | |
KR101395778B1 (ko) | 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법 | |
US8621193B2 (en) | Booting a computer system at start-up by transferring a first part of instructions using a second bus and transferring a second part of instructions using a first bus where the second bus is configured to transfer instructions at a faster rate than the first bus | |
US20150347151A1 (en) | System and method for booting from a non-volatile memory | |
JP2017519294A (ja) | フラッシュメモリベースストレージデバイスのマルチホスト電力コントローラ(mhpc) | |
JP2022028890A (ja) | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト | |
US9324444B2 (en) | Data storage device | |
US20170185541A1 (en) | Peripheral interface circuit | |
US20190340060A1 (en) | Systems and methods for adaptive proactive failure analysis for memories | |
KR20160004728A (ko) | 메모리 시스템 및 데이터 저장 장치 | |
KR102155611B1 (ko) | 데이터 저장 장치 | |
KR101620349B1 (ko) | 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 | |
CN107479938B (zh) | 电子设备及其启动方法 | |
WO2017049539A1 (en) | Techniques for coordinating device boot security | |
WO2023142367A1 (zh) | 一种pci设备热重启方法、***及相关组件 | |
JP2009205410A (ja) | メモリコントローラおよびメモリシステム | |
US20120023598A1 (en) | Bios usb write prevent | |
JP2007317078A (ja) | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
CN113836056A (zh) | 存储控制器的控制方法、存储控制器、芯片及电子设备 | |
CN118277352A (zh) | Bios日志信息读写方法、计算机设备和计算机存储介质 | |
JP2024054677A (ja) | ストレージデバイス、及び情報処理システム | |
JP2009098863A (ja) | 機能拡張装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6160553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |