JP6149150B2 - スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 - Google Patents
スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 Download PDFInfo
- Publication number
- JP6149150B2 JP6149150B2 JP2016504323A JP2016504323A JP6149150B2 JP 6149150 B2 JP6149150 B2 JP 6149150B2 JP 2016504323 A JP2016504323 A JP 2016504323A JP 2016504323 A JP2016504323 A JP 2016504323A JP 6149150 B2 JP6149150 B2 JP 6149150B2
- Authority
- JP
- Japan
- Prior art keywords
- fill level
- lane
- lanes
- data packet
- time stamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 42
- 238000012937 correction Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 38
- 230000006870 function Effects 0.000 description 25
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/12—Avoiding congestion; Recovering from congestion
- H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/28—Flow control; Congestion control in relation to timing considerations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/41—Flow control; Congestion control by acting on aggregated flows or links
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
本開示は、概して、スキューのあるマルチレーン通信リンク(たとえば、イーサネット(登録商標)回路)に関し、より特定的には、スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正のための方法および装置に関する。
デジタル通信リンクがますます高速になるのにつれて、多くの技術的困難が生じる。通信チャネルの速度を制限する要因の1つとして物理的な電気リンクの特性が挙げられる。この特性は、通常、最新の電気集積回路技術によって所望の総通信速度よりも著しく低くなるように制約されている。したがって、総論理リンク速度をより高速にするためにいくつかの並列物理通信レーンを用いることが一般的である。これはマルチレーン分配(MLD:Multi-Lane Distribution)として公知である。
マルチレーン通信リンクにおけるタイムスタンプを補正するための方法が開示される。当該方法の一実施形態はデータパケット、データパケットのためのタイムスタンプ、およびデータパケットを担持するマルチレーン通信リンクのレーンについてのフィルレベルを受信するステップと、データパケットのための補正済みタイムスタンプを計算するステップと、データパケットのためのタイムスタンプを補正済みタイムスタンプと置換えるステップとを含む。
添付の図面は、開示された1つ以上の局面に従った例示的な実施形態を示す。しかしながら、添付の図面は、図示された実施形態に開示内容を限定するよう理解されるべきではなく、説明および理解のみを目的としたものである。
本開示は、スキューのあるマルチレーン通信リンクにおけるタイムスタンプを補正するための方法、非一時的なコンピュータ読取可能媒体および装置を広く開示する。上述のとおり、マルチレーン通信チャネルにおいては、特定のパケットの開始がいずれのレーン上にも生じる可能性がある。各々のレーンには、スキューとして知られるさまざまな遅延が生じ得るので、各々のレーンはわずかに異なるタイムスタンプを呈することとなり、これが、場合によっては、スレーブクロックに変化をもたらす可能性がある。
一実施形態においては、補正論理モジュール118は、計算に一貫性が得られ得るように、すべての値を共通の単位に変換してもよい。たとえば、レーンのフィルレベルおよび基準フィルレベルは、ビット数であってもよい。補正論理モジュール118は、クロックサイクル毎の既知のビット数およびクロックサイクルの周波数に基づいて、フィルレベルおよび基準レベルのビット数をクロックサイクルまたはナノ秒の単位に変換してもよい。たとえば、回路100が66ビット/クロックサイクルを読出し、回路100が1ナノ秒当たり2.1クロックサイクルを有する場合、クロックサイクルまたはナノ秒のいずれかの点から補正済みタイムスタンプが計算され得る。
Claims (13)
- 複数のレーンを有するマルチレーン通信リンクにおけるタイムスタンプを補正するための方法であって、
データパケット、データパケットのためのタイムスタンプ、およびデータパケットを担持する複数のレーンのうち或るレーンについてのフィルレベルを受信するステップを含み、フィルレベルは、複数のレーンのうち他のレーンに対する前記或るレーンのスキューを補償するために用いられるビット数を含み、前記方法はさらに、
少なくともタイムスタンプ、フィルレベル、および複数のレーンすべてについてのそれぞれのフィルレベルから得られる基準フィルレベルの関数として、データパケットのための補正済みタイムスタンプを計算するステップと、
データパケットのためのタイムスタンプを補正済みタイムスタンプと置換えるステップとを含む、方法。 - 前記受信するステップ、前記計算するステップおよび前記置換えるステップが、それぞれのデータパケットを有する複数のレーンのレーン毎に繰返される、請求項1に記載の方法。
- タイムスタンプは、データパケットの開始のタイムスタンプに対応する、請求項1または2に記載の方法。
- タイムスタンプは、データパケットを含む入力信号を複数のレーンに分割するギアボックスの後に、直列化/非直列化クロックドメインにおいてクロックサイクル毎に取込まれる、請求項1から3のいずれかに記載の方法。
- フィルレベルは、1ビット以上の基準を含む、請求項1から4のいずれかに記載の方法。
- フィルレベルは、第1のクロックドメインにおける読出しポインタと第2のクロックドメインにおける書込みポインタとの時間平均に基づいて、複数のレーンのレーン毎に先入れ先出しバッファによって計算される、請求項1から5のいずれかに記載の方法。
- 基準フィルレベルはそれぞれのフィルレベルすべてのうち最低フィルレベルを含む、請求項1に記載の方法。
- 基準フィルレベルはそれぞれのフィルレベルすべてのうち最高フィルレベルを含む、請求項1に記載の方法。
- 基準フィルレベルはそれぞれのフィルレベルすべてから計算される平均フィルレベルを含む、請求項1に記載の方法。
- タイムスタンプ、レーンのフィルレベルおよび基準フィルレベルは各々、クロックサイクルの単位に変換される、請求項7から9のいずれかに記載の方法。
- タイムスタンプ、レーンのフィルレベルおよび基準フィルレベルは各々、ナノ秒の単位に変換される、請求項7から9のいずれかに記載の方法。
- 集積回路であって、
入力信号を複数のレーンに分割するためのデマルチプレクサおよびギアボックスモジュールを含み、各々のレーンは少なくとも1つのデータパケットを担持し、前記集積回路はさらに、
少なくとも1つのデータパケットの各々のためのタイムスタンプを取込むためのタイムスタンプ取込みモジュールと、
複数のレーンの各レーンについてのフィルレベルを生成するためのレーンアラインバッファとを含み、フィルレベルは、複数のレーンのうち他のレーンに対する複数のレーンの前記各々のレーンのスキューを補償するために用いられるビット数を含み、前記集積回路はさらに、
補正論理モジュールを含み、前記補正論理モジュールは、少なくとも1つのデータパケット、少なくとも1つのデータパケットのためのタイムスタンプ、および、少なくとも1つのデータパケットを担持する複数のレーンの各レーンについてのフィルレベルを受信し、少なくともタイムスタンプ、少なくとも1つのデータパケットを担持する複数のレーンのうち或るレーンのフィルレベル、および複数のレーンすべてについてのそれぞれのフィルレベルから得られる基準フィルレベルの関数として、少なくとも1つのデータパケットのための補正済みタイムスタンプを計算し、少なくとも1つのデータパケットのためのタイムスタンプを補正済みタイムスタンプと置換えるためのものである、集積回路。 - 基準フィルレベルは、最少フィルレベルまたは最大フィルレベルまたは平均フィルレベルを含む、請求項12に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/846,683 US9167058B2 (en) | 2013-03-18 | 2013-03-18 | Timestamp correction in a multi-lane communication link with skew |
US13/846,683 | 2013-03-18 | ||
PCT/US2014/030774 WO2014153298A2 (en) | 2013-03-18 | 2014-03-17 | Timestamp correction in a multi-lane communication link with skew |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016517680A JP2016517680A (ja) | 2016-06-16 |
JP2016517680A5 JP2016517680A5 (ja) | 2017-06-08 |
JP6149150B2 true JP6149150B2 (ja) | 2017-06-14 |
Family
ID=50694016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016504323A Active JP6149150B2 (ja) | 2013-03-18 | 2014-03-17 | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9167058B2 (ja) |
EP (1) | EP2976866B1 (ja) |
JP (1) | JP6149150B2 (ja) |
KR (1) | KR102091302B1 (ja) |
CN (1) | CN105379220B (ja) |
WO (1) | WO2014153298A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9619478B1 (en) * | 2013-12-18 | 2017-04-11 | EMC IP Holding Company LLC | Method and system for compressing logs |
CN106126466B (zh) * | 2016-06-27 | 2019-10-11 | 哈尔滨明快机电科技有限公司 | 一种并行数据变串行数据的传输方法 |
CN108880723B (zh) * | 2017-05-16 | 2020-12-11 | 深圳市中兴软件有限责任公司 | 一种时钟同步的方法和装置 |
AU2017437863B2 (en) | 2017-10-30 | 2023-04-06 | Huawei Technologies Co., Ltd. | Clock synchronization method and apparatus |
US11153191B2 (en) | 2018-01-19 | 2021-10-19 | Intel Corporation | Technologies for timestamping with error correction |
US10686581B2 (en) * | 2018-02-20 | 2020-06-16 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for transmit timestamp autocalibration |
US10291247B1 (en) | 2018-03-07 | 2019-05-14 | Xilinx, Inc. | Chopping switch time-skew calibration in time-interleaved analog-to-digital converters |
CN111355549B (zh) * | 2018-12-21 | 2023-05-02 | 深圳市中兴微电子技术有限公司 | 一种数据保护方法及装置 |
US10956124B2 (en) | 2019-03-18 | 2021-03-23 | Viavi Solutions Inc. | Slip detection on multi-lane serial datalinks |
US11265096B2 (en) | 2019-05-13 | 2022-03-01 | Intel Corporation | High accuracy time stamping for multi-lane ports |
US11140097B2 (en) * | 2019-10-09 | 2021-10-05 | Arista Networks, Inc. | Cross point switch of network device for reordering lanes of network interfaces |
US11637645B1 (en) | 2020-09-18 | 2023-04-25 | Xilinx, Inc. | Method for time stamping with increased accuracy |
US20220006607A1 (en) * | 2020-12-26 | 2022-01-06 | Intel Corporation | Timestamp alignment for multiple nodes |
US20240243897A1 (en) * | 2023-01-13 | 2024-07-18 | Raytheon Company | Electrical signal delay calibration system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040213155A1 (en) * | 2001-03-29 | 2004-10-28 | Mitel Semiconductor V.N. Inc. | Multi-processor data traffic shaping and forwarding |
US7668243B2 (en) | 2004-05-18 | 2010-02-23 | Texas Instruments Incorporated | Audio and video clock synchronization in a wireless network |
US8194662B2 (en) * | 2006-06-08 | 2012-06-05 | Ilnickl Slawomir K | Inspection of data |
JP5230367B2 (ja) | 2008-06-03 | 2013-07-10 | 日本電信電話株式会社 | パラレル光伝送装置及び方法 |
US8135105B2 (en) * | 2008-06-17 | 2012-03-13 | Integraded Device Technologies, Inc. | Circuit for correcting an output clock frequency in a receiving device |
JP5203153B2 (ja) * | 2008-11-28 | 2013-06-05 | 日本電信電話株式会社 | パラレル伝送方法及びパラレル伝送装置 |
CN101888292B (zh) * | 2009-05-13 | 2014-07-16 | 中兴通讯股份有限公司 | 基于包交换的时钟同步方法及装置 |
US9065736B2 (en) * | 2009-06-08 | 2015-06-23 | Broadcom Corporation | Method and system for compensated time stamping for time-sensitive network communications |
JP5544896B2 (ja) * | 2010-01-22 | 2014-07-09 | 富士通株式会社 | 受信回路、情報処理装置、およびバッファ制御方法 |
JP5525942B2 (ja) * | 2010-07-06 | 2014-06-18 | アンリツ株式会社 | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
US20120030438A1 (en) * | 2010-07-29 | 2012-02-02 | Sarance Technologies Inc. | Method and Apparatus for Performing Skew Removal in the Receiver of a Multi-Lane Communication Link |
US9356721B2 (en) * | 2012-06-26 | 2016-05-31 | Marvell World Trade Ltd. | Methods and apparatus for precision time stamping |
WO2014052972A1 (en) * | 2012-09-28 | 2014-04-03 | Vitesse Semiconductor Corporation | High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers |
-
2013
- 2013-03-18 US US13/846,683 patent/US9167058B2/en active Active
-
2014
- 2014-03-17 WO PCT/US2014/030774 patent/WO2014153298A2/en active Application Filing
- 2014-03-17 KR KR1020157028983A patent/KR102091302B1/ko active IP Right Grant
- 2014-03-17 EP EP14723591.5A patent/EP2976866B1/en active Active
- 2014-03-17 CN CN201480016642.9A patent/CN105379220B/zh active Active
- 2014-03-17 JP JP2016504323A patent/JP6149150B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016517680A (ja) | 2016-06-16 |
KR20150133220A (ko) | 2015-11-27 |
US9167058B2 (en) | 2015-10-20 |
KR102091302B1 (ko) | 2020-03-19 |
EP2976866B1 (en) | 2017-05-03 |
EP2976866A2 (en) | 2016-01-27 |
CN105379220A (zh) | 2016-03-02 |
WO2014153298A3 (en) | 2014-12-04 |
CN105379220B (zh) | 2017-12-01 |
WO2014153298A2 (en) | 2014-09-25 |
US20140269769A1 (en) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149150B2 (ja) | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 | |
EP3739775A1 (en) | High accuracy time stamping for multi-lane ports | |
US7054331B1 (en) | Multi-lane receiver de-skewing | |
US9602271B2 (en) | Sub-nanosecond distributed clock synchronization using alignment marker in ethernet IEEE 1588 protocol | |
US7434192B2 (en) | Techniques for optimizing design of a hard intellectual property block for data transmission | |
US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
TWI723006B (zh) | 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸 | |
US20040015666A1 (en) | Method and apparatus for asynchronous read control | |
JP2016517680A5 (ja) | ||
US9268888B1 (en) | Latency computation circuitry | |
KR101229840B1 (ko) | 수신 회로, 정보 처리 장치 및 버퍼 제어 방법 | |
US20120030438A1 (en) | Method and Apparatus for Performing Skew Removal in the Receiver of a Multi-Lane Communication Link | |
US20120317380A1 (en) | Device and method for a half-rate clock elasticity fifo | |
US9111042B1 (en) | 1588 deterministic latency with gearbox | |
US20190306062A1 (en) | Methods and apparatus for providing deterministic latency for communications interfaces | |
JP6261822B2 (ja) | 時刻同期装置及び時刻同期システム及び時刻同期方法 | |
JP2013034133A (ja) | 送信装置、送受信システムおよび制御方法 | |
JP2008172657A (ja) | 受信装置 | |
US20100158514A1 (en) | Network apparatus | |
CN114884605A (zh) | 基于fpga实现网络节点时间同步的方法 | |
US8405533B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
US20070255867A1 (en) | Early HSS Rx Data Sampling | |
CN108023660B (zh) | 一种光传送网络业务接入方法及装置 | |
Popa | The Read-Out Controller (ROC) | |
JP5742461B2 (ja) | 信号伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170124 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170124 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170124 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20170419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6149150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |