JP2008172657A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2008172657A JP2008172657A JP2007005426A JP2007005426A JP2008172657A JP 2008172657 A JP2008172657 A JP 2008172657A JP 2007005426 A JP2007005426 A JP 2007005426A JP 2007005426 A JP2007005426 A JP 2007005426A JP 2008172657 A JP2008172657 A JP 2008172657A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- divided data
- skew adjustment
- processed
- lanes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】受信装置は、複数のレーンのそれぞれに対応して、受信した分割データ列のシンボルの個数を1個以上に調整する処理を行って処理済み分割データ列を生成する弾性バッファと、処理済み分割データ列の間のスキュー調整を行うスキュー調整回路とを備え、スキュー調整回路は、複数のレーンのそれぞれに対応して設けられて処理済み分割データ列内の第1のシンボルを判別する判別回路を有し、判別回路の判別結果に基づいて、それぞれの処理済み分割データ列におけるシンボルの終了を検出し、終了を検出したタイミングに基づいて処理済み分割データ列の間のスキュー調整を行う。
【選択図】図2
Description
前記複数のレーンのそれぞれに対応して、前記受信した分割データ列の前記第1のシンボルの個数を1個もしくはそれ以上に調整する処理を行って処理済み分割データ列を生成する弾性バッファを備えるとともに、前記処理済み分割データ列の間のスキュー調整を行うスキュー調整回路を備え、
前記スキュー調整回路は、前記複数のレーンのそれぞれに対応して設けられて前記処理済み分割データ列内の前記第1のシンボルを判別する判別回路を有し、該判別回路の判別結果に基づいて、それぞれの前記処理済み分割データ列における前記第1のシンボルの終了を検出し、該終了を検出したタイミングに基づいて前記処理済み分割データ列の間のスキュー調整を行うことを特徴とする受信装置を提供するものである。
前記第1の期間と異なる第2の期間において、前記分割データ列は、前記第2のシンボルのみが共通のタイミングで挿入されて送信され、
前記判別回路は、前記処理済み分割データ列内の前記第1のシンボルに加えて前記第2のシンボルを、前記第1のシンボルとを区別することなく判別し、前記スキュー調整回路は、前記第1の期間および第2の期間の両方において、前記判別回路の判別結果に基づいて、前記それぞれの処理済み分割データ列における前記第1もしくは第2のシンボルの終了を検出し、該終了を検出したタイミングに基づいて前記処理済み分割データ列の間のスキュー調整を行うことが好ましい。
前記スキュー調整回路は、前記バッファに一時的に記憶したデータの読み出しのタイミングを調整することによって前記スキュー調整を行うことが好ましい。
前記複数のレーンのそれぞれに対応して設けられ、同一のレーンの前記処理済み分割データ列における前記第1のシンボルの終了を検出した時点から、前記クロック信号に同期してカウントするカウンタを有し、全ての前記処理済み分割データ列における前記第1のシンボルの終了を検出した時点での前記それぞれのカウンタのカウント値に応じて、前記バッファに一時的に記憶したデータの読み出しのタイミングを調整するか、もしくは、
前記処理済み分割データ列のいずれかにおいて最初に前記第1のシンボルの終了を検出した時点から、前記クロック信号に同期してカウントするカウンタを有し、前記処理済み分割データ列のそれぞれにおいて前記第1のシンボルの終了を検出した時点での前記カウンタのカウント値に応じて、前記バッファに一時的に記憶したデータの読み出しのタイミングを調整することが好ましい。
以上、本発明の受信装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12 パイプレーン
14 レーンデスキュー処理回路
16 シリアライザ・デシリアライザ
18 弾性バッファ
20 スキュー調整回路
22 FIFO
24 COM,SKP判別回路
26 スキュー調整カウンタ
28 全レーンCOM,SKP判定回路
30 COMシンボルないしSKPシンボルの比較回路
32、36a、36b、36c、36d、36e フリップフロップ
34 AND回路
38 マルチプレクサ
Claims (5)
- 第1の期間において、送信すべきデータ列を分割して生成した複数の分割データ列であって、第1のシンボルを共通のタイミングで所定の個数だけ連続して挿入した後に、それぞれに対応するレーンを通じて送信された複数の分割データ列を受信する受信装置において、
前記複数のレーンのそれぞれに対応して、前記受信した分割データ列の前記第1のシンボルの個数を1個もしくはそれ以上に調整する処理を行って処理済み分割データ列を生成する弾性バッファを備えるとともに、前記処理済み分割データ列の間のスキュー調整を行うスキュー調整回路を備え、
前記スキュー調整回路は、前記複数のレーンのそれぞれに対応して設けられて前記処理済み分割データ列内の前記第1のシンボルを判別する判別回路を有し、該判別回路の判別結果に基づいて、それぞれの前記処理済み分割データ列における前記第1のシンボルの終了を検出し、該終了を検出したタイミングに基づいて前記処理済み分割データ列の間のスキュー調整を行うことを特徴とする受信装置。 - 前記第1の期間において、前記第1のシンボルは、第2のシンボルに続いて挿入され、
前記第1の期間と異なる第2の期間において、前記分割データ列は、前記第2のシンボルのみが共通のタイミングで挿入されて送信され、
前記判別回路は、前記処理済み分割データ列内の前記第1のシンボルに加えて前記第2のシンボルを、前記第1のシンボルとを区別することなく判別し、前記スキュー調整回路は、前記第1の期間および第2の期間の両方において、前記判別回路の判別結果に基づいて、前記それぞれの処理済み分割データ列における前記第1もしくは第2のシンボルの終了を検出し、該終了を検出したタイミングに基づいて前記処理済み分割データ列の間のスキュー調整を行うことを特徴とする請求項1記載の受信装置。 - 前記複数のレーンのそれぞれに対応して設けられ、クロック信号に同期して対応する前記処理済み分割データ列のデータを一時的に記憶するバッファをさらに備え、
前記スキュー調整回路は、前記バッファに一時的に記憶したデータの読み出しのタイミングを調整することによって前記スキュー調整を行うことを特徴とする請求項1記載の受信装置。 - 前記スキュー調整回路は、さらに、
前記複数のレーンのそれぞれに対応して設けられ、同一のレーンの前記処理済み分割データ列における前記第1のシンボルの終了を検出した時点から、前記クロック信号に同期してカウントするカウンタを有し、全ての前記処理済み分割データ列における前記第1のシンボルの終了を検出した時点での前記それぞれのカウンタのカウント値に応じて、前記バッファに一時的に記憶したデータの読み出しのタイミングを調整するか、もしくは、
前記処理済み分割データ列のいずれかにおいて最初に前記第1のシンボルの終了を検出した時点から、前記クロック信号に同期してカウントするカウンタを有し、前記処理済み分割データ列のそれぞれにおいて前記第1のシンボルの終了を検出した時点での前記カウンタのカウント値に応じて、前記バッファに一時的に記憶したデータの読み出しのタイミングを調整することを特徴とする請求項3記載の受信装置。 - 前記分割データ列をシリアルデータ列として受信し、パラレルデータ列に変換してから前記弾性バッファによる処理を行うことを特徴とする請求項1ないし4のいずれかに記載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005426A JP4917901B2 (ja) | 2007-01-15 | 2007-01-15 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005426A JP4917901B2 (ja) | 2007-01-15 | 2007-01-15 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172657A true JP2008172657A (ja) | 2008-07-24 |
JP4917901B2 JP4917901B2 (ja) | 2012-04-18 |
Family
ID=39700306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007005426A Expired - Fee Related JP4917901B2 (ja) | 2007-01-15 | 2007-01-15 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917901B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011101321A (ja) * | 2009-11-09 | 2011-05-19 | Renesas Electronics Corp | データ受信装置、データ受信方法、及びプログラム |
JP2011151675A (ja) * | 2010-01-22 | 2011-08-04 | Fujitsu Ltd | 受信回路、情報処理装置、およびバッファ制御方法 |
JP2012175568A (ja) * | 2011-02-23 | 2012-09-10 | Renesas Electronics Corp | データ受信装置、データ受信方法及びプログラム |
WO2013145240A1 (ja) * | 2012-03-29 | 2013-10-03 | 富士通株式会社 | 情報処理装置及び情報処理装置制御方法 |
US9654114B2 (en) | 2014-10-06 | 2017-05-16 | Socionext Inc. | Transmission circuit, integrated circuit, and parallel-to-serial conversion method |
JP2022530591A (ja) * | 2019-04-29 | 2022-06-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチチップモジュール上の物理レイヤインタフェースに対するデスキュー方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04178047A (ja) * | 1990-11-13 | 1992-06-25 | Fujitsu Ltd | スキュー補償方式 |
JPH06164564A (ja) * | 1992-11-19 | 1994-06-10 | Nec Eng Ltd | データ転送システム |
JP2002533019A (ja) * | 1998-12-14 | 2002-10-02 | ルーセント テクノロジーズ インコーポレーテッド | スキューが補正された低レート並列電子回路を含む通信システムおよび関連方法 |
JP2006050102A (ja) * | 2004-08-02 | 2006-02-16 | Fujitsu Ltd | 基準信号を用いて同期伝送を行う装置および方法 |
JP2006060507A (ja) * | 2004-08-19 | 2006-03-02 | Nec Engineering Ltd | スキュー調整回路 |
JP2006202281A (ja) * | 2005-01-10 | 2006-08-03 | Samsung Electronics Co Ltd | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
-
2007
- 2007-01-15 JP JP2007005426A patent/JP4917901B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04178047A (ja) * | 1990-11-13 | 1992-06-25 | Fujitsu Ltd | スキュー補償方式 |
JPH06164564A (ja) * | 1992-11-19 | 1994-06-10 | Nec Eng Ltd | データ転送システム |
JP2002533019A (ja) * | 1998-12-14 | 2002-10-02 | ルーセント テクノロジーズ インコーポレーテッド | スキューが補正された低レート並列電子回路を含む通信システムおよび関連方法 |
JP2006050102A (ja) * | 2004-08-02 | 2006-02-16 | Fujitsu Ltd | 基準信号を用いて同期伝送を行う装置および方法 |
JP2006060507A (ja) * | 2004-08-19 | 2006-03-02 | Nec Engineering Ltd | スキュー調整回路 |
JP2006202281A (ja) * | 2005-01-10 | 2006-08-03 | Samsung Electronics Co Ltd | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011101321A (ja) * | 2009-11-09 | 2011-05-19 | Renesas Electronics Corp | データ受信装置、データ受信方法、及びプログラム |
JP2011151675A (ja) * | 2010-01-22 | 2011-08-04 | Fujitsu Ltd | 受信回路、情報処理装置、およびバッファ制御方法 |
EP2355431A1 (en) | 2010-01-22 | 2011-08-10 | Fujitsu Limited | Reception circuit, information processing device, and buffer control method |
US9001954B2 (en) | 2010-01-22 | 2015-04-07 | Fujitsu Limited | Reception circuit, information processing device, and buffer control method |
JP2012175568A (ja) * | 2011-02-23 | 2012-09-10 | Renesas Electronics Corp | データ受信装置、データ受信方法及びプログラム |
WO2013145240A1 (ja) * | 2012-03-29 | 2013-10-03 | 富士通株式会社 | 情報処理装置及び情報処理装置制御方法 |
US9654114B2 (en) | 2014-10-06 | 2017-05-16 | Socionext Inc. | Transmission circuit, integrated circuit, and parallel-to-serial conversion method |
JP2022530591A (ja) * | 2019-04-29 | 2022-06-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチチップモジュール上の物理レイヤインタフェースに対するデスキュー方法 |
JP7359854B2 (ja) | 2019-04-29 | 2023-10-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチチップモジュール上の物理レイヤインタフェースに対するデスキュー方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4917901B2 (ja) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4870435B2 (ja) | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 | |
US20080201599A1 (en) | Combined alignment scrambler function for elastic interface | |
JP4917901B2 (ja) | 受信装置 | |
CN109918332B (zh) | Spi从设备及spi设备 | |
US20090323728A1 (en) | Asynchronous data fifo that provides uninterrupted data flow | |
US20060209735A1 (en) | Auto realignment of multiple serial byte-lanes | |
KR20020032350A (ko) | 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기 | |
US20110194651A1 (en) | Serial data receiver circuit apparatus and serial data receiving method | |
JP2017011470A (ja) | シリアル通信装置及びシリアル通信方法 | |
Agrawal et al. | The design of high speed UART | |
US20120317380A1 (en) | Device and method for a half-rate clock elasticity fifo | |
US9311975B1 (en) | Bi-synchronous electronic device and FIFO memory circuit with jump candidates and related methods | |
JP4336860B2 (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
JP2013055502A (ja) | シリアル通信回路 | |
US20030161351A1 (en) | Synchronizing and converting the size of data frames | |
US20130002315A1 (en) | Asynchronous clock adapter | |
US9727306B2 (en) | Bi-synchronous electronic device with burst indicator and related methods | |
US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
US11689478B2 (en) | Wide elastic buffer | |
TWI779578B (zh) | 數據邊界偵測電路及利用其之控制晶片和電子裝置 | |
CN101395839B (zh) | 用于同步数字传输的接收器方案 | |
US6470459B1 (en) | Half-word synchronization method for internal clock | |
JP5126981B2 (ja) | データ伝達方法およびシステム | |
JP2001168729A (ja) | データ伝送システム | |
KR20160097871A (ko) | 고속직렬데이터수신장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |