JP6138639B2 - 固体撮像素子および製造方法、並びに電子機器 - Google Patents

固体撮像素子および製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6138639B2
JP6138639B2 JP2013189723A JP2013189723A JP6138639B2 JP 6138639 B2 JP6138639 B2 JP 6138639B2 JP 2013189723 A JP2013189723 A JP 2013189723A JP 2013189723 A JP2013189723 A JP 2013189723A JP 6138639 B2 JP6138639 B2 JP 6138639B2
Authority
JP
Japan
Prior art keywords
upper electrode
film
photoelectric conversion
organic photoelectric
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013189723A
Other languages
English (en)
Other versions
JP2015056554A5 (ja
JP2015056554A (ja
Inventor
定榮 正大
正大 定榮
香織 瀧本
香織 瀧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2013189723A priority Critical patent/JP6138639B2/ja
Priority to US14/477,639 priority patent/US9666643B2/en
Priority to CN201410452359.2A priority patent/CN104465682B/zh
Priority to CN201811381399.7A priority patent/CN109360835B/zh
Priority to CN201811381397.8A priority patent/CN109585478B/zh
Publication of JP2015056554A publication Critical patent/JP2015056554A/ja
Publication of JP2015056554A5 publication Critical patent/JP2015056554A5/ja
Priority to US15/589,681 priority patent/US10014349B2/en
Application granted granted Critical
Publication of JP6138639B2 publication Critical patent/JP6138639B2/ja
Priority to US16/018,879 priority patent/US10304904B2/en
Priority to US16/378,339 priority patent/US10840303B2/en
Priority to US17/068,398 priority patent/US11489015B2/en
Priority to US17/962,244 priority patent/US20230034528A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、固体撮像素子および製造方法、並びに電子機器に関し、特に、有機光電変換膜の暗電流および白キズの特性変動を抑制することができるようにした固体撮像素子および製造方法、並びに電子機器に関する。
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うPD(photodiode:フォトダイオード)と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。
近年では、固体撮像素子の画素サイズが縮小化する傾向があり、それに伴って、単位画素に入射するフォトン数(光量)が減少することになるため、画素の感度が低下してしまい、S/N(Signal / Noise)比が低下することがあった。
また、赤色、緑色、および青色の画素を平面上に並べた画素配列、例えば、原色カラーフィルタを用いたベイヤー配列を採用する固体撮像素子が、現在広く用いられている。このような固体撮像素子では、例えば赤色の画素においては、緑色および青色の光がカラーフィルタを透過しないため光電変換に用いられることがなく、感度の面で損失が発生することになる。また、画素間の補間処理を行って色信号を作ることに伴い、偽色が発生することがある。
これに対し、光電変換層を縦方向に3層積層し、1画素で3色の光電変換信号を得る構造の固体撮像素子が提案されている。
例えば、特許文献1には、緑色の光を検出して、この緑色の光に応じた信号電荷を発生する光電変換部をシリコン基板上方に設け、シリコン基板内に積層した2つの光電変換領域で青色および赤色の光を検出する構造の固体撮像素子が開示されている。
また、このような構造の固体撮像素子において、回路形成面が受光面とは反対側に形成された構造を採用した裏面照射型の固体撮像素子が提案されている。
例えば、特許文献2に開示されている裏面照射型の固体撮像素子では、同一画素内の無機光電変換部と有機光電変換部との距離を近接させることによって、各色のF値依存性を抑制することができ、各色間の感度の変動を抑制することができる。
また、特許文献3には、白傷欠陥の発生を抑制することができる撮像素子が開示されている。
特開2003−332551号公報 特開2011−29337号公報 特開2011−228648号公報
ところで、上述した特許文献2に開示されている固体撮像素子では、有機光電変換膜と上部電極の端面が一致しているため、製造中における熱処理を加える工程において、上部電極の膜ストレスが有機光電変換膜に局所的に集中することがあった。これにより、上述した特許文献3で開示されているストレスおよび白キズの関係に示されるように、有機光電変換膜の暗電流や白傷などの特性変動が顕著に発生することが懸念される。
本開示は、このような状況に鑑みてなされたものであり、有機光電変換膜の暗電流および白キズの特性変動を抑制することができるようにするものである。
本開示の一側面の固体撮像素子は、平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板と、前記半導体基板に対して光が照射される側に絶縁膜を介して積層され、複数の前記画素が形成される領域に形成される有機光電変換膜と、前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに形成される下部電極と、前記有機光電変換膜に対して光が照射される側に積層され、平面的に見たときに、前記有機光電変換膜の端部と略一致するように形成される第1の上部電極と、前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部とを備え、前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される
本開示の一側面の固体撮像素子の製造方法は、平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板に対して光が照射される側に絶縁膜を介して積層するように、複数の前記画素が形成される領域に有機光電変換膜を形成し、前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに下部電極を形成し、前記有機光電変換膜に対して光が照射される側に積層するように、平面的に見たときに、前記有機光電変換膜の端部と略一致するように第1の上部電極を形成し、前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部を形成するステップを含み、前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される
本開示の一側面の電子機器は、平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板と、前記半導体基板に対して光が照射される側に絶縁膜を介して積層され、複数の前記画素が形成される領域に形成される有機光電変換膜と、前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに形成される下部電極と、前記有機光電変換膜に対して光が照射される側に積層され、平面的に見たときに、前記有機光電変換膜の端部と略一致するように形成される第1の上部電極と、前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部とを有し、前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される固体撮像素子を備える。
本開示の一側面においては、平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板に対して光が照射される側に絶縁膜を介して積層するように、複数の画素が形成される領域に有機光電変換膜が形成される。また、有機光電変換膜に対して半導体基板側に、有機光電変換膜に接するように画素ごとに下部電極が形成され、有機光電変換膜に対して光が照射される側に積層するように、平面的に見たときに、有機光電変換膜の端部と略一致するように第1の上部電極が形成される。そして、第1の上部電極に発生する膜ストレスが有機光電変換膜に与える影響を抑制する膜ストレス調整部が、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される。
本開示の一側面によれば、有機光電変換膜の暗電流および白キズの特性変動を抑制することができる。
本技術を適用した固体撮像素子の第1の実施の形態の断面的な構成例を示す図である。 第1の工程を説明する図である。 第2の工程を説明する図である。 第3の工程を説明する図である。 第4の工程を説明する図である。 第5の工程を説明する図である。 第6の工程を説明する図である。 固体撮像素子の第2の実施の形態の断面的な構成例を示す図である。 固体撮像素子の第3の実施の形態の断面的な構成例を示す図である。 固体撮像素子の第4の実施の形態の断面的な構成例を示す図である。 電子機器に搭載される撮像装置の構成例を示すブロック図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図1は、本技術を適用した固体撮像素子の第1の実施の形態の断面的な構成例を示す図である。
固体撮像素子11は、平面的にアレイ状に配置された複数の画素12を有して構成される。図1には、N個の画素12−1乃至12−Nが配置された断面が示されており、以下、画素12−1乃至12−Nを区別する必要がない場合、単に、画素12と称し、画素12を構成する各部についても同様とする。また、図1において上側を向く固体撮像素子11の面に対して光が照射され、以下、適宜、この面を光照射面と称する。また、図1において下側を向く固体撮像素子11の面に対して、図示しない配線層が積層され、以下、適宜、この面を配線層積層面と称する。
図1に示すように、固体撮像素子11は、半導体基板21に対して絶縁膜22および23を介して、有機光電変換層24が積層されて構成される。
また、固体撮像素子11は、画素12ごとに、光電変換領域31および32、電荷蓄積領域33、ゲート電極34、配線35、並びに下部電極36が設けられ構成される。即ち、画素12−1は、光電変換領域31−1および32−1、電荷蓄積領域33−1、ゲート電極34−1、配線35−1、並びに下部電極36−1を有して構成される。同様に、画素12−2は、光電変換領域31−2および32−2、電荷蓄積領域33−2、ゲート電極34−2、配線35−2、並びに下部電極36−2を有して構成され、以下、画素12−Nまで同様である。
半導体基板21は、例えば、高純度シリコンの単結晶が薄くスライスされたシリコンウェハである。また、半導体基板21の配線層積層面側には、図示しない複数の画素トランジスタ(例えば、転送トランジスタ、増幅トランジスタ、選択トランジスタ、およびリセットトランジスタ)が形成される。さらに、半導体基板21には、画素12が配置される領域に対して周辺部となる領域に、ロジック回路などを構成する周辺回路(図示せず)が形成される。そして、半導体基板21の配線層積層面には、層間絶縁膜を介して複数層の配線を配置した多層配線層(図示せず)が積層され、その多層配線層上に、薄い半導体基板21を支持するための支持基板(図示せず)が貼り付けられる。
絶縁膜22は、半導体基板21の光照射面を絶縁するための膜である。絶縁膜22としては、半導体基板21との界面準位を低減させるとともに、半導体基板21と絶縁膜22との界面からの暗電流の発生を抑制するために、界面準位が低い膜を採用することが好適である。
絶縁膜23は、下部電極36どうしを絶縁するための膜であり、例えば、SiO2(二酸化ケイ素)膜が用いられる。
有機光電変換層24では、複数の画素12が配置される領域を覆うように、有機光電変換膜37、第1の上部電極38、および第2の上部電極39が積層されており、全面に対してパッシベーション膜40が成膜される。そして、第2の上部電極39に配線41が接続される。
光電変換領域31および32は、半導体基板21の内部において深さ方向(図1の上下方向)に積層するように形成される。光電変換領域31は、例えば、青色の光を光電変換し、光電変換領域31よりも深い位置(光照射面から遠い位置)に形成される光電変換領域32は、例えば、赤色の光を光電変換する。
電荷蓄積領域33は、半導体基板21の内部の配線層積層面側に形成され、配線35を介して下部電極36に接続される。電荷蓄積領域33は、それぞれ接続される下部電極36と第1の上部電極38との間にある有機光電変換膜37の一部分で光電変換された電荷を蓄積する。そして、電荷蓄積領域33に蓄積された電荷は、ゲート電極34により構成される転送トランジスタを介して増幅トランジスタのゲート電極(図示せず)に印加される。
ゲート電極34は、半導体基板21の配線層積層面の表面に積層され、例えば、電荷蓄積領域33に蓄積された電荷を転送する転送トランジスタを構成する。
配線35は、画素12ごとに、電荷蓄積領域33および下部電極36を接続する。また、配線35は、遮光膜としての機能を備えており、例えば、画素12の間となる領域などを遮光する。
下部電極36は、画素12ごとに、有機光電変換膜37に接するように、有機光電変換膜37の半導体基板21側に形成される。また、各画素12の下部電極36どうしは、上述したように、絶縁膜23により互いに絶縁されている。
有機光電変換膜37は、後述するような有機材料から構成され、光電変換を行う膜であり、画素12が配置される領域全面に積層される。有機光電変換膜37は、例えば、緑色の光を光電変換する。
第1の上部電極38は、有機光電変換膜37に対して積層され、固体撮像素子11を平面的に見たときに、第1の上部電極38の端部が有機光電変換膜37の端部と略一致するように形成される。
第2の上部電極39は、第1の上部電極38に積層され、第1の上部電極38が形成される領域よりも広い領域に、即ち、第1の上部電極38をまたがって、第2の上部電極39の周辺部分が絶縁膜23に接続するように形成される。このように、第2の上部電極39が第1の上部電極38を押さえるように形成されることによって、後処理の熱工程において第1の上部電極38に発生する膜ストレスが有機光電変換膜37の端部に与える影響が抑制される。例えば、反り返るような膜ストレスが第1の上部電極38に発生する場合でも、第2の上部電極39の周辺部分が絶縁膜23に接続されていることより、第2の上部電極39は、第1の上部電極38に反りが発生することを押さえ付けることができる。
パッシベーション膜40は、固体撮像素子11の表面を保護するための膜である。
配線41は、第1の上部電極38および第2の上部電極39に所定の電位を印加するために外部の回路(図示せず)に接続される。
このように構成される固体撮像素子11では、図1の上側から照射される光のうち、緑色の光が有機光電変換膜37において光電変換され、青色の光が光電変換領域32において光電変換され、赤色の光が光電変換領域31において光電変換される。そして、第2の上部電極39が、第1の上部電極38に発生する膜ストレスが有機光電変換膜37の端部に与える影響を抑制することができる。これにより、有機光電変換膜37にかかる膜ストレスを一様のものとすることができ、有機光電変換膜37の白キズや暗電流などの特性変動を抑制することができる。
また、固体撮像素子11は、例えば、原色カラーフィルタを用いたベイヤー配列を採用する固体撮像素子よりも、カラーフィルタを用いることによる光の損失を回避することで、高い光電変換効率を得ることができる。
次に、図2乃至図7を参照して、固体撮像素子11の製造方法について説明する。
まず、第1の工程において、図2に示すような薄膜化される前の半導体基板21の内部に、光電変換領域31および32が形成されるとともに、半導体基板21の配線層積層面側に、電荷蓄積領域33が形成される。また、半導体基板21の配線層積層面の表面に、絶縁膜(図示せず)を介してゲート電極34などが積層され、転送トランジスタを含む複数の画素トランジスタが形成される。
さらに、半導体基板21に対して周辺回路(図示せず)が形成され、半導体基板21の配線層積層面に多層配線層(図示せず)が積層されて、その多層配線層に対して支持基盤が貼り付けられる。その後、半導体基板21の光照射面側のシリコンおよび酸化シリコン膜が除去される。これにより、図2に示すように半導体基板21が薄膜化され、半導体基板21の光照射面(即ち、多層配線層および支持基盤を積層する側を表面とすると半導体基板21の裏面)が露出される。
次に、第2の工程において、図3に示すように、半導体基板21の光照射面に絶縁膜22が積層される。例えば、絶縁膜22としては、ALD(Atomic Layer Deposition:原子層堆積)法で成膜したハフニウム酸化(HfO2)膜と、プラズマCVD(Chemical Vapor Deposition:化学気相成長)法で成膜したSiO2膜との積層構造が採用される。なお、絶縁膜22の構造および成膜手法については、これらに限定されるものではない。
次に、第3の工程において、図4に示すように、光照射面側から電荷蓄積領域33に到達するまで半導体基板21および絶縁膜22を貫通する貫通孔が形成されて、その貫通孔に導電性を備えた材料が埋め込まれることにより配線35が形成される。このとき、配線35の材料には遮光性を備えるものが用いられ、絶縁膜22の表面において遮光したい箇所を残すような加工が行われる。例えば、配線35としては、バリアメタルのチタン(Ti)および窒化チタン(TiN)の積層膜と、タングステン(W)とを用いることが好適である。なお、配線35の構造および材料については、これらに限定されるものではない。
また、この工程において、下部電極36が形成される。下部電極36としては、光が透過することが求められることより、例えば、スパッタ法を用いてITO(Indium Tin Oxide:酸化インジウムスズ)が成膜された後に、フォトリソグラフィー技術を用いてパターニングが行われ、ドライエッチングまたはウェットエッチングを用いた加工が行われる。また、下部電極36を形成する際に、下部電極36どうしの間を電気的に絶縁する絶縁膜23が形成される。例えば、絶縁膜23としては、下部電極36の間をプラズマCVD法で成膜したSiO2膜が用いられ、CMP(Chemical Mechanical Polishing)などにより表面が平坦化される。
なお、下部電極36の材料としては、上述のITOに限定されるものではなく、酸化スズ系のSnO2(ドーパント添加)を用いることができる。また、下部電極36の材料として、酸化亜鉛系材料では、アルミニウム亜鉛酸化物(ZnOにAlをドーパントとして添加、例えばAZO)、ガリウム亜鉛酸化物(ZnOにGaをドーパントとして添加、例えばGZO)、インジウム亜鉛酸化物(ZnOにInをドーパントとして添加、例えばIZO)を用いることができる。さらに、下部電極36の材料には、IGZO,CuI,InSbO4,ZnMgO,CuInO2,MgIn2O4,CdO,ZnSnO3などを用いることができる。
なお、第3の工程において、下部電極36は、配線35を介して電荷蓄積領域33に接続され、配線35および下部電極36をパターニングする処理は、どちらを先に行ってもよい。
次に、第4の工程において、図5に示すように、有機光電変換膜37となる材料が絶縁膜23および下部電極36の光照射面側の全面に成膜され、その膜の全面に、第1の上部電極38となる材料が成膜される。
有機光電変換膜37は、例えば、真空蒸着法によりキナクリドンを成膜することによって形成される。また、有機光電変換膜37は、例えば、下部電極36上に、電子ブロッキング膜兼バッファ膜、光電変換膜、正孔ブロッキング膜、正孔ブロッキング兼バッファ膜、および、仕事関数調整膜が積層された構造を含む。また、例えば、有機光電変換膜37は、有機p型半導体および有機n型半導体の少なくとも一方を含む構造が採用される。より好ましくは、図5に示すように、p型ブロッキング層37a、p型とn型の共蒸着相(i相)37b、n型ブロッキング層37cを有するpinバルクヘテロ構造を採用することが望ましい。
また、有機光電変換膜37を構成する有機p型半導体および有機n型半導体として、それぞれキナクリドン誘導体、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、及びフルオランテン誘導体のいずれかを特に好ましく用いることができる。また、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やその誘導体が用いられる。さらに、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセン、ピレン等の縮合多環芳香族および芳香環ないし複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素などを好ましく用いることができる。
さらに、上述の金属錯体色素としては、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましく、ルテニウム錯体色素が特に好ましい。なお、有機光電変換膜37の材料は、上述したものに限定されるものではなく、また、有機光電変換膜37を塗布法により形成してもよい。
第1の上部電極38は、可視光に対して透明であることが求められ、例えば、スパッタ法を用いてITOを成膜することにより形成される。なお、第1の上部電極38は、一般的に、水分、酸素、水素などの影響によって特性が大きく変動することが知られていることより、有機光電変換膜37と真空一貫で成膜されることが望ましい。また、製造中の紫外線により有機光電変換膜37が変性することを防止するため、第1の上部電極38は波長400nm以下の紫外線を吸収する材料であることが望ましい。
なお、第1の上部電極38の材料としては、上述のITOに限定されるものではなく、酸化スズ系のSnO2(ドーパント添加)を用いることができる。また、第1の上部電極38の材料として、酸化亜鉛系材料では、アルミニウム亜鉛酸化物(ZnOにAlをドーパントとして添加、例えばAZO)、ガリウム亜鉛酸化物(ZnOにGaをドーパントとして添加、例えばGZO)、インジウム亜鉛酸化物(ZnOにInをドーパントとして添加、例えばIZO)を用いることができる。さらに、第1の上部電極38の材料には、IGZO,CuI,InSbO4,ZnMgO,CuInO2,MgIn2O4,CdO,ZnSnO3などを用いることができる。
次に、第5の工程において、図6に示すように、第1の上部電極38の端部と、有機光電変換膜37の端部とが略一致するように、第1の上部電極38および有機光電変換膜37が加工される。例えば、画素12が形成される領域が残るようにフォトリソグラフィー技術を用いてパターニングが行われ、ドライエッチングを用いて、その領域以外を除去するように第1の上部電極38および有機光電変換膜37が加工される。その後、アッシングや有機洗浄などの後処理が行われ、堆積物や残渣物などが除去される。
次に、第6の工程において、図7に示すように、第2の上部電極39が形成される。例えば、第2の上部電極39となる材料が、第1の上部電極38および絶縁膜23の全面に成膜された後、例えば、フォトリソグラフィー技術を用いて第2の上部電極39の端部が第1の上部電極38の端部よりも外側になるようにパターニングが行われ、ドライエッチングを用いて第2の上部電極39が加工される。
ここで、第2の上部電極39は、第1の上部電極38と同一の材料を用いることが望ましい。なお、第2の上部電極39には、可視光に対して透明であり、かつ、第1の上部電極38と同程度(ほぼ同一)の特性(膜ストレスや熱膨張係数など)を備える材料を用いてもよい。
その後、第1の上部電極38および第2の上部電極39を外部と電気的に接続するための配線41が形成され、パッシベーション膜40が成膜されることで、図1に示すような固体撮像素子11が製造される。
また、配線41の材料には、例えば、タングステン(W)や、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)などを用いることができる。なお、配線41としては、これら以外の導電性を備える材料を用いてもよい。そして、配線41は、例えば、フォトリソグラフィー技術を用いてパターニングが行われ、ドライエッチングを用いて加工された後、アッシングや有機洗浄などの後処理が行われて堆積物や残渣物などが除去されることで形成される。
さらに、パッシベーション膜40を形成した後、図示しない平坦化膜やオンチップレンズなどが形成される。
以上のように、固体撮像素子11は、有機光電変換膜37の端部と第1の上部電極38の端部とが一致する構造であっても、第2の上部電極39の周辺部分が絶縁膜23に接続するように形成することで、後処理の熱工程において第1の上部電極38に発生する膜ストレスが有機光電変換膜37の端部に影響を与えることを抑制することができる。これにより、有機光電変換膜37の暗電流や白キズなどの特性変動を発生させることのない固体撮像素子11を製造することができる。
また、上述したように、有機光電変換膜37のパターニングにフォトリソグラフィー技術およびドライエッチングを用いることによって微細加工を容易に行うことができ、固体撮像素子11は、画素12を小型化することができる。
次に、図8を参照して、固体撮像素子の第2の実施の形態について説明する。なお、図8に示されている固体撮像素子11Aについて、図1の固体撮像素子11と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
図8に示すように、固体撮像素子11Aは、半導体基板21、並びに、絶縁膜22および23が形成される層までは、図1の固体撮像素子11と同様に構成されている。一方、固体撮像素子11Aは、有機光電変換層24Aにおける構成が、図1の固体撮像素子11の有機光電変換層24と異なる構成とされている。
即ち、固体撮像素子11Aでは、有機光電変換層24Aにおいて、第1の上部電極38と第2の上部電極39との間に絶縁膜51が形成される。絶縁膜51としては、例えば、窒化シリコン(SiN)が用いられる。例えば、第1の上部電極38を成膜した(図5を参照して上述した第4の工程)後に、絶縁膜51となる材料が第1の上部電極38の全面に成膜される。そして、絶縁膜51は、有機光電変換層37および第1の上部電極38と共に加工(図6を参照して上述した第5の工程)される。
ここで、絶縁膜51には、可視光に対して透明であり、かつ、紫外線を吸収する特性が必要とされる。例えば、絶縁膜51の材料としては、SiN、SiO2、SiON、AlO、AlN等を用いることができる。例えば、CVD法を用いたSiN成膜条件として、並行平板型のプラズマCVD装置を用い、RFパワーを500Wとし、基板温度を200℃とし、圧力を5Torrとし、N2流量を5000sccmとし、SiH4流量を500sccmとし、NH3流量を100sccmとする。このような条件下で成膜したSiN膜は、紫外線を吸収することを特徴する。このような絶縁膜51としては、400nm以下の全ての波長もしくは一部の波長を吸収し、透過率80%以下であることが望ましい。また、絶縁膜51は、波長400nm以上の可視光について、透過率80%以上であることが望ましい。絶縁膜51の膜厚は、例えば、10nm〜500nm程度に設定される。
なお、図8においては、絶縁膜51として、SiNやSiON膜などの単層膜構造が示されているが、2層以上の積層構造を採用してもよい。また、絶縁膜51の材料として、酸化チタン、酸化バナジウム、酸化クロムなどの金属酸化物を用いても同様の効果を得ることができる。
このように構成される固体撮像素子11Aにおいても、固体撮像素子11と同様に、有機光電変換膜37にかかる膜ストレスを一様のものとすることができ、白キズや暗電流などの特性変動を低減することができる。さらに、固体撮像素子11Aでは、絶縁膜51を設けることによって、紫外線を吸収する特性を備えることができる。
次に、図9を参照して、第3の実施の形態の固体撮像素子について説明する。なお、図9に示されている固体撮像素子11Bについて、図1の固体撮像素子11と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
図9に示すように、固体撮像素子11Bは、半導体基板21、並びに、絶縁膜22および23が形成される層までは、図1の固体撮像素子11と同様に構成されている。一方、固体撮像素子11Bは、有機光電変換層24Bにおける構成が、図1の固体撮像素子11の有機光電変換層24と異なる構成とされている。
即ち、固体撮像素子11Bでは、有機光電変換層24Bにおいて、第1の上部電極38に対して絶縁膜51が積層され、第2の上部電極39Bは、第1の上部電極38の端部よりも外側にだけ形成されている。即ち、第2の上部電極39Bは、第1の上部電極38の外周に亘って、第1の上部電極38の端面と絶縁膜23とを接続するように形成される。つまり、固体撮像素子11Bでは、図8の固体撮像素子11Aと同様に絶縁膜51を形成し、第2の上部電極39を形成した後、絶縁膜51の上方にある第2の上部電極39の部分を除去することによって第2の上部電極39Bが形成される。
このように構成される固体撮像素子11Bにおいても、固体撮像素子11と同様に、有機光電変換膜37にかかる膜ストレスを一様のものとすることができ、白キズや暗電流などの特性変動を低減することができる。さらに、固体撮像素子11Bでは、絶縁膜51を設けることによって、紫外線を吸収する特性を備えることができるとともに、第2の上部電極39Bを第1の上部電極38の外周部分だけに設けることで薄膜化を図ることができる。
次に、図10を参照して、第4の実施の形態の固体撮像素子について説明する。なお、図10に示されている固体撮像素子11Cについて、図1の固体撮像素子11と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
図10に示すように、固体撮像素子11Cは、半導体基板21、並びに、絶縁膜22および23が形成される層までは、図1の固体撮像素子11と同様に構成されている。一方、固体撮像素子11Cは、有機光電変換層24Cにおける構成が、図1の固体撮像素子11の有機光電変換層24と異なる構成とされている。
即ち、固体撮像素子11Cでは、有機光電変換層24Cにおいて、有機光電変換膜37、第1の上部電極38、および応力調整絶縁膜53が積層された積層膜の端部が略一致するように形成される。このとき、その積層膜の膜ストレスが全面で略一様(例えば、±200MPaでニュートラル)となるように、絶縁膜51の膜ストレスが制御される。
具体的には、上述した製造方法と同様に有機光電変換膜37を成膜した後、第1の上部電極38を成膜する。第1の上部電極38の成膜は、例えば、スパッタ法を用いたITO成膜条件として、RFスパッタ装置を用い、RFパワーを800Wとし、圧力を0.2Paとし、Ar流量を15sccmとし、基板温度を20℃とする。例えば、RFパワーなどの成膜条件を制御することで、ITO膜ストレスを制御することができる。
その後、例えば、SiNからなる応力調整絶縁膜53を成膜する。例えば、フォトリソグラフィー技術を用いてパターニングを行い、ドライエッチングを用いて応力調整絶縁膜53が加工される。その後、アッシングや有機洗浄などの後処理が行われ、堆積物や残渣物などが除去される。
ここで、応力調整絶縁膜53は、図8を参照して説明した絶縁膜51と同様に、可視光に対して透明かつ紫外光を吸収することが求められる。例えば、応力調整絶縁膜53の材料としては、SiN、SiO2、SiON、AlO、AlN等を用いることができる。例えば、CVD法を用いたSiN成膜条件として、並行平板型のプラズマCVD装置を用い、RFパワーを500Wとし、基板温度を200℃とし、圧力を5Torrとし、N2流量を5000sccmとし、SiH4流量を500sccmとし、NH3流量を100sccmとする。そして、応力調整絶縁膜53についても、例えば、RFパワーなどの成膜条件を制御することで、膜ストレスを制御することができる。
以上のように、第1の上部電極38および応力調整絶縁膜53の成膜条件を制御することで、第1の上部電極38および応力調整絶縁膜53を積層した時点での膜ストレスは、ほぼニュートラル(±200MPa程度、+は圧縮、−は引張の応力の向きを示す)とすることができる。これにより、固体撮像素子11Cは、図1の固体撮像素子11と同様に、有機光電変換膜37にかかる膜ストレスを一様のものとすることができ、白キズや暗電流などの特性変動を低減することができる。
なお、本技術は、半導体基板21の内部に光電変換領域31および32を形成し、半導体基板21の光照射面側に有機光電変換膜37を形成する構造が採用された固体撮像素子11の他、他の構造の固体撮像素子に適用することができる。さらに、本技術は、固体撮像素子11の裏面(即ち、半導体基板21に多層配線層および支持基盤を積層する側を表面としたときに反対側となる裏面)に光が照射される裏面照射型の固体撮像素子の限定されるものではなく、他の構造に適用、例えば、表面照射型の固体撮像素子に適用することができる。
また、上述したような各実施の形態の固体撮像素子11は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図11は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図11に示すように、撮像装置101は、光学系102、撮像素子103、信号処理回路104、モニタ105、およびメモリ106を備えて構成され、静止画像および動画像を撮像可能である。
光学系102は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を撮像素子103に導き、撮像素子103の受光面(センサ部)に結像させる。
撮像素子103としては、上述した各実施の形態の固体撮像素子11が適用される。撮像素子103には、光学系102を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子103に蓄積された電子に応じた信号が信号処理回路104に供給される。
信号処理回路104は、撮像素子103から出力された画素信号に対して各種の信号処理を施す。信号処理回路104が信号処理を施すことにより得られた画像(画像データ)は、モニタ105に供給されて表示されたり、メモリ106に供給されて記憶(記録)されたりする。
このように構成されている撮像装置101では、上述した各実施の形態の固体撮像素子11を適用することによって、例えば、高画質な画像を得ることができる。
なお、本技術は以下のような構成も取ることができる。
(1)
平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板と、
前記半導体基板に対して光が照射される側に絶縁膜を介して積層され、複数の前記画素が形成される領域に形成される有機光電変換膜と、
前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに形成される下部電極と、
前記有機光電変換膜に対して光が照射される側に積層され、平面的に見たときに、前記有機光電変換膜の端部と略一致するように形成される第1の上部電極と、
前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部と
を備える固体撮像素子。
(2)
前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される
上記(1)に記載の固体撮像素子。
(3)
前記第1の上部電極および前記第2の上部電極は、同一材料、または略同一の特性を備えた材料により形成される
上記(2)に記載の固体撮像素子。
(4)
前記有機光電変換膜および前記第1の上部電極と端部が略一致するように、前記第1の上部電極に対して積層される第2の絶縁膜
をさらに備える上記(1)から(3)までのいずれかに記載の固体撮像素子。
(5)
前記膜ストレス調整部は、前記第1の上部電極の外周に亘って、前記第1の上部電極の端面と前記絶縁膜とを接続するように形成される
上記(1)から(4)までのいずれかに記載の固体撮像素子。
(6)
前記膜ストレス調整部は、前記第1の上部電極端部に略一致するように、前記第1の上部電極に対して積層される応力調整絶縁膜であり、前記応力調整絶縁膜は、前記第1の上部電極に発生する膜ストレスが略一様になる条件で成膜される
上記(1)から(5)までのいずれかに記載の固体撮像素子。
(7)
平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板に対して光が照射される側に絶縁膜を介して積層するように、複数の前記画素が形成される領域に有機光電変換膜を形成し、
前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに下部電極を形成し、
前記有機光電変換膜に対して光が照射される側に積層するように、平面的に見たときに、前記有機光電変換膜の端部と略一致するように第1の上部電極を形成し、
前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部を形成する
ステップを含む固体撮像素子の製造方法。
(8)
平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板と、
前記半導体基板に対して光が照射される側に絶縁膜を介して積層され、複数の前記画素が形成される領域に形成される有機光電変換膜と、
前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに形成される下部電極と、
前記有機光電変換膜に対して光が照射される側に積層され、平面的に見たときに、前記有機光電変換膜の端部と略一致するように形成される第1の上部電極と、
前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部と
を有する固体撮像素子を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
11 固体撮像素子, 12 画素, 21 半導体基板, 22および23 絶縁膜, 24 有機光電変換層, 31および32 光電変換領域, 33 電荷蓄積領域, 34 ゲート電極, 35 配線, 36 下部電極, 37 有機光電変換膜, 38 第1の上部電極, 39 第2の上部電極, 40 パッシベーション膜, 41 配線, 51 絶縁膜, 53 応力調整絶縁膜

Claims (7)

  1. 平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板と、
    前記半導体基板に対して光が照射される側に絶縁膜を介して積層され、複数の前記画素が形成される領域に形成される有機光電変換膜と、
    前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに形成される下部電極と、
    前記有機光電変換膜に対して光が照射される側に積層され、平面的に見たときに、前記有機光電変換膜の端部と略一致するように形成される第1の上部電極と、
    前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部と
    を備え
    前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される
    固体撮像素子。
  2. 前記第1の上部電極および前記第2の上部電極は、同一材料、または略同一の特性を備えた材料により形成される
    請求項1に記載の固体撮像素子。
  3. 前記有機光電変換膜および前記第1の上部電極と端部が略一致するように、前記第1の上部電極に対して積層される第2の絶縁膜
    をさらに備える請求項1に記載の固体撮像素子。
  4. 前記膜ストレス調整部は、前記第1の上部電極の外周に亘って、前記第1の上部電極の端面と前記絶縁膜とを接続するように形成される
    請求項1に記載の固体撮像素子。
  5. 前記膜ストレス調整部は、前記第1の上部電極端部に略一致するように、前記第1の上部電極に対して積層される応力調整絶縁膜であり、前記応力調整絶縁膜は、前記第1の上部電極に発生する膜ストレスが略一様になる条件で成膜される
    請求項1に記載の固体撮像素子。
  6. 平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板に対して光が照射される側に絶縁膜を介して積層するように、複数の前記画素が形成される領域に有機光電変換膜を形成し、
    前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに下部電極を形成し、
    前記有機光電変換膜に対して光が照射される側に積層するように、平面的に見たときに、前記有機光電変換膜の端部と略一致するように第1の上部電極を形成し、
    前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部を形成する
    ステップを含み、
    前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される
    固体撮像素子の製造方法。
  7. 平面的に配置される複数の画素ごとに、光を電荷に変換する光電変換領域が配置される半導体基板と、
    前記半導体基板に対して光が照射される側に絶縁膜を介して積層され、複数の前記画素が形成される領域に形成される有機光電変換膜と、
    前記有機光電変換膜に対して前記半導体基板側に、前記有機光電変換膜に接するように前記画素ごとに形成される下部電極と、
    前記有機光電変換膜に対して光が照射される側に積層され、平面的に見たときに、前記有機光電変換膜の端部と略一致するように形成される第1の上部電極と、
    前記第1の上部電極に発生する膜ストレスが前記有機光電変換膜に与える影響を抑制する膜ストレス調整部と
    を有し、
    前記膜ストレス調整部は、前記第1の上部電極に対して光が照射される側に積層される第2の上部電極であり、前記第2の上部電極は、前記第1の上部電極よりも広い領域に、前記第2の上部電極の周辺部分が前記絶縁膜に接続するように形成される
    固体撮像素子を備える電子機器。
JP2013189723A 2013-09-12 2013-09-12 固体撮像素子および製造方法、並びに電子機器 Active JP6138639B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2013189723A JP6138639B2 (ja) 2013-09-12 2013-09-12 固体撮像素子および製造方法、並びに電子機器
US14/477,639 US9666643B2 (en) 2013-09-12 2014-09-04 Solid state image sensor, production method thereof and electronic device
CN201811381399.7A CN109360835B (zh) 2013-09-12 2014-09-05 固态图像传感器、其制造方法以及电子装置
CN201811381397.8A CN109585478B (zh) 2013-09-12 2014-09-05 固态图像传感器、其制造方法以及电子装置
CN201410452359.2A CN104465682B (zh) 2013-09-12 2014-09-05 固态图像传感器、其制造方法以及电子装置
US15/589,681 US10014349B2 (en) 2013-09-12 2017-05-08 Solid state image sensor, production method thereof and electronic device
US16/018,879 US10304904B2 (en) 2013-09-12 2018-06-26 Solid state image sensor, production method thereof and electronic device
US16/378,339 US10840303B2 (en) 2013-09-12 2019-04-08 Solid state image sensor, production method thereof and electronic device
US17/068,398 US11489015B2 (en) 2013-09-12 2020-10-12 Solid state image sensor, production method thereof and electronic device
US17/962,244 US20230034528A1 (en) 2013-09-12 2022-10-07 Solid state image sensor, production method thereof and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189723A JP6138639B2 (ja) 2013-09-12 2013-09-12 固体撮像素子および製造方法、並びに電子機器

Publications (3)

Publication Number Publication Date
JP2015056554A JP2015056554A (ja) 2015-03-23
JP2015056554A5 JP2015056554A5 (ja) 2016-04-14
JP6138639B2 true JP6138639B2 (ja) 2017-05-31

Family

ID=52625253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189723A Active JP6138639B2 (ja) 2013-09-12 2013-09-12 固体撮像素子および製造方法、並びに電子機器

Country Status (3)

Country Link
US (6) US9666643B2 (ja)
JP (1) JP6138639B2 (ja)
CN (3) CN104465682B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138639B2 (ja) * 2013-09-12 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
DE102014102565B4 (de) * 2014-02-27 2019-10-24 Osram Oled Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
EP3300114B1 (en) * 2015-05-19 2020-01-08 Sony Corporation Imaging element, multilayer imaging element and imaging device
JP2017041559A (ja) * 2015-08-20 2017-02-23 日本化薬株式会社 光電変換素子、撮像素子、光センサー及び光電変換素子用材料
WO2017159362A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
CN107871757B (zh) * 2016-09-23 2020-04-14 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制备方法、显示装置
JP2018074077A (ja) * 2016-11-02 2018-05-10 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
JP2018093052A (ja) 2016-12-02 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
FR3076082B1 (fr) * 2017-12-21 2020-01-24 Isorg Capteur d'image
CN110197875A (zh) 2018-02-26 2019-09-03 松下知识产权经营株式会社 光电转换元件及其制造方法
CN111971800A (zh) 2018-06-14 2020-11-20 松下知识产权经营株式会社 具备控制电极、透明电极和将上述控制电极与上述透明电极的侧面电连接的连接层的图像传感器
CN110784634B (zh) * 2019-11-15 2021-10-29 Oppo广东移动通信有限公司 图像传感器、控制方法、摄像头组件及移动终端
CN111384077B (zh) * 2020-04-15 2021-03-16 上海尧凯电子技术有限公司 一种半导体传感器封装及其形成方法
TWI794604B (zh) * 2020-05-04 2023-03-01 晶元光電股份有限公司 光感測元件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358935B2 (ja) * 1995-10-02 2002-12-24 シャープ株式会社 液晶表示素子およびその製造方法
JP4817584B2 (ja) 2002-05-08 2011-11-16 キヤノン株式会社 カラー撮像素子
JP2006049874A (ja) * 2004-07-06 2006-02-16 Fuji Photo Film Co Ltd 機能素子及びその製造方法
US7642711B2 (en) * 2004-07-06 2010-01-05 Fujifilm Corporation Functional layer having wiring connected to electrode and barrier metal between electrode and wiring
JP4719597B2 (ja) * 2006-03-16 2011-07-06 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP2008091629A (ja) * 2006-10-02 2008-04-17 Fujifilm Corp 放射線画像検出器
KR100872991B1 (ko) * 2007-06-25 2008-12-08 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5325473B2 (ja) * 2008-06-20 2013-10-23 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP2010010478A (ja) * 2008-06-27 2010-01-14 Fujifilm Corp 光電変換装置、光電変換装置の製造方法及び撮像装置
JP5453832B2 (ja) * 2009-02-20 2014-03-26 ソニー株式会社 固体撮像装置および撮像装置
JP5525890B2 (ja) * 2009-03-30 2014-06-18 富士フイルム株式会社 光電変換素子及び撮像素子
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011228648A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 撮像素子
JP2012023251A (ja) * 2010-07-15 2012-02-02 Sony Corp 固体撮像素子及び固体撮像素子の製造方法、電子機器
JP2012156334A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013080902A (ja) * 2011-09-21 2013-05-02 Fujifilm Corp 固体撮像素子
JP5730265B2 (ja) * 2011-10-31 2015-06-03 富士フイルム株式会社 撮像素子
JP5819799B2 (ja) * 2011-10-31 2015-11-24 富士フイルム株式会社 光電変換素子及び撮像素子
JP6138639B2 (ja) * 2013-09-12 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器

Also Published As

Publication number Publication date
US10014349B2 (en) 2018-07-03
US20150070556A1 (en) 2015-03-12
US10304904B2 (en) 2019-05-28
US20190237513A1 (en) 2019-08-01
US20180301510A1 (en) 2018-10-18
US20170243925A1 (en) 2017-08-24
US20210028234A1 (en) 2021-01-28
CN109360835A (zh) 2019-02-19
US11489015B2 (en) 2022-11-01
US10840303B2 (en) 2020-11-17
CN109585478A (zh) 2019-04-05
CN104465682B (zh) 2018-12-14
JP2015056554A (ja) 2015-03-23
CN109360835B (zh) 2024-02-23
US20230034528A1 (en) 2023-02-02
CN104465682A (zh) 2015-03-25
US9666643B2 (en) 2017-05-30
CN109585478B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
JP6138639B2 (ja) 固体撮像素子および製造方法、並びに電子機器
US9614010B2 (en) Solid-state image sensing device having an organic photoelectric conversion section fills a depression section and solid-state image pickup unit including same
JP6136663B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2014007132A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2013026332A (ja) 固体撮像素子および製造方法、並びに電子機器
US9293722B2 (en) Solid-state image pickup device, method of manufacturing the same, and electronic apparatus
WO2013111676A1 (ja) 光電変換素子、光電変換素子の製造方法、固体撮像装置および電子機器
JP2013183056A (ja) 光電変換素子、光電変換素子の製造方法、固体撮像装置および電子機器
US10978514B2 (en) Solid-state imaging device, and method of manufacturing solid-state imaging device
JP2013135123A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
US20210013254A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US11127910B2 (en) Imaging device and electronic apparatus
WO2017010262A1 (ja) 撮像装置、製造装置、製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170426

R150 Certificate of patent or registration of utility model

Ref document number: 6138639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250