JP6131781B2 - 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 - Google Patents
薄膜トランジスタおよびその製造方法ならびに液晶表示装置 Download PDFInfo
- Publication number
- JP6131781B2 JP6131781B2 JP2013176951A JP2013176951A JP6131781B2 JP 6131781 B2 JP6131781 B2 JP 6131781B2 JP 2013176951 A JP2013176951 A JP 2013176951A JP 2013176951 A JP2013176951 A JP 2013176951A JP 6131781 B2 JP6131781 B2 JP 6131781B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- electrode
- barrier layer
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 120
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title description 23
- 239000004065 semiconductor Substances 0.000 claims description 504
- 230000004888 barrier function Effects 0.000 claims description 126
- 239000010408 film Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 description 16
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000000969 carrier Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
さらに、本発明に係る薄膜トランジスタの他の態様によれば、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート電極上にゲート絶縁膜を介して第1の障壁層、井戸層、第2の障壁層の順に積層して構成された井戸型ポテンシャル構造の酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極とを備えた薄膜トランジスタであって、第1の障壁層、井戸層及び第2の障壁層のうち、井戸層においてソース電極又はドレイン電極との接触面積が最大となり、井戸層は、上面視において第2の障壁層で覆われていない領域を有し、ソース電極又はドレイン電極は、井戸層の上面のうち第2の障壁層で覆われていない領域に接触して形成され、かつ第2の障壁層との間に空隙を有し、記第2の障壁層上にエッチングストッパー層をさらに備える、薄膜トランジスタである。
はじめに、本発明の実施の形態1の薄膜トランジスタの構造について、図を参照しながら説明する。各図においては、同一または同様の構成部分については同じ符号を付している。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、本発明の実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。
ゲート電極1に正バイアスを印加すると、主に、下記(A1)〜(A3)に示す3種類の電子が、井戸層である第3の半導体層4に注入される。
(A1)初めから第2の半導体層5の価電子帯に存在する電子
(A2)ソース電極6及びドレイン電極7を経由して第2の半導体層5の価電子帯に流入する電子
(A3)ソース電極6及びドレイン電極7から第3の半導体層4の価電子帯に、直接、注入される電子
なお、初めから第1の半導体層3に存在する電子はゲート電極1に印加された正バイアスによってゲート電極1側に引き寄せられるので、第1の半導体層3から第3の半導体層4に注入される電子は拡散によるものだけとなる。よって、第1の半導体層3が第3の半導体層4へ注入される電子に与える影響は極微である。
(電子)が増える。その結果、障壁層内部の欠陥、界面準位、表面準位などによるキャリアへの影響が低減し、特性が安定した薄膜トランジスタを得ることができる。
実施の形態1では、ボトムゲート構造の薄膜トランジスタについて説明した。しかしながら、本発明はトップゲート構造の薄膜トランジスタにも適用することができる。本発明の実施の形態2の薄膜トランジスタはトップゲート構造であり、実施の形態1で示した薄膜トランジスタとは半導体層に対する電極の配置位置が主に異なる。これ以外の構成は、上述した実施の形態1と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。また、実施の形態2の動作は上述した実施の形態1と同様であるので、以下に説明する実施の形態2においても実施の形態1と同様の効果を奏する。以下、図を用いて本発明の実施の形態2における薄膜トランジスタの構造について説明する。
(電子)が増える。その結果、障壁層内部の欠陥、界面準位、表面準位などによるキャリアへの影響が低減し、特性の安定した薄膜トランジスタを得ることができる。
本発明の実施の形態3による薄膜トランジスタの構造について説明する。実施の形態3の薄膜トランジスタは、実施の形態1で示した薄膜トランジスタと比較して、半導体層とソース電極及びドレイン電極との接触部の構造が主に異なる。具体的には、井戸層の上面に障壁層で覆われていない領域を設け、この領域にソース電極及びドレイン電極を接触させた点が主に異なる。これ以外の構成は上述した実施の形態1と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。また、実施の形態3の動作は上述した実施の形態1と同様であるので、以下に説明する実施の形態3に特有の構成とこれに起因する効果の他に、実施の形態1と同様の効果も奏する。以下、図を用いて本発明の実施の形態3における薄膜トランジスタの構造について説明する。
(B1)初めから第2の半導体層25の価電子帯に存在する電子
(B2)ソース電極26及びドレイン電極27を経由して第2の半導体層25の価電子帯に流入する電子
(B3)ソース電極26及びドレイン電極27から第3の半導体層24の価電子帯に、直接、注入される電子
実施の形態3では、ボトムゲート構造の薄膜トランジスタにおいて、井戸層の上面にソース電極及びドレインを直接配置した構造について説明した。しかしながら、本発明はトップゲート構造の薄膜トランジスタにも適用することができる。本発明の実施の形態4の薄膜トランジスタはトップゲート構造であり、実施の形態3で示した薄膜トランジスタとは半導体層に対する電極の配置位置が主に異なる。これ以外の構成は、上述した実施の形態3と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。また、実施の形態4の動作は上述した実施の形態3と同様であるので、以下に説明する実施の形態4においても実施の形態3と同様の効果を奏する。以下、図を用いて本発明の実施の形態4における薄膜トランジスタの構造について説明する。
本発明は、エッチストッパー型の薄膜トランジスタにも適用できる。本発明の実施の形態5の薄膜トランジスタは、実施の形態3で示した薄膜トランジスタと比較して、半導体層上にエッチストッパー層を備える点が主に異なる。これ以外の構成は上述した実施の形態3と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。また、実施の形態5の薄膜トランジスタの動作は上述した実施の形態3と同様であるので、以下に説明する実施の形態5においても実施の形態3と同様の効果を奏する。以下、図を用いて本発明の実施の形態5における薄膜トランジスタの構造について説明する。
本発明の実施の形態6の薄膜トランジスタは、実施の形態3と比較して、製造方法が主に異なる。なお、実施の形態6の構成は上述した実施の形態3と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。また、実施の形態6の動作は上述した実施の形態3と同様であるので、以下に説明する実施の形態6に特有の効果の他に、実施の形態3と同様の効果も奏する。以下、図を用いて本発明の実施の形態6における薄膜トランジスタの製造方法について説明する。
本発明の実施の形態7では、画素への電荷供給のスイッチとして本発明の実施の形態1から6における薄膜トランジスタを適用した液晶表示装置について説明する。本実施の形態では、実施の形態1の薄膜トランジスタ101を備えた液晶表示装置を示すが、実施の形態1から6で説明した各薄膜トランジスタ100,102,200,201,202,203,204,205,300,301,302を備えた構成であっても同様の効果を奏する。
Claims (6)
- 基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して第1の障壁層、井戸層、第2の障壁層の順に積層して構成された井戸型ポテンシャル構造の酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極とを備えた薄膜トランジスタであって、
前記第1の障壁層、前記井戸層及び前記第2の障壁層のうち、前記井戸層において前記ソース電極又は前記ドレイン電極との接触面積が最大となり、
前記井戸層は、上面視において前記第2の障壁層で覆われていない領域を有し、
前記ソース電極又は前記ドレイン電極は、前記井戸層の上面のうち前記第2の障壁層で覆われていない領域に接触して形成され、かつ前記第2の障壁層との間に空隙を有する、
ことを特徴とする薄膜トランジスタ。 - 基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して第1の障壁層、井戸層、第2の障壁層の順に積層して構成された井戸型ポテンシャル構造の酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極とを備えた薄膜トランジスタであって、
前記第1の障壁層、前記井戸層及び前記第2の障壁層のうち、前記井戸層において前記ソース電極又は前記ドレイン電極との接触面積が最大となり、
前記井戸層は、上面視において前記第2の障壁層で覆われていない領域を有し、
前記ソース電極又は前記ドレイン電極は、前記井戸層の上面のうち前記第2の障壁層で覆われていない領域に接触して形成され、
前記第2の障壁層上にエッチングストッパー層をさらに備える、
ことを特徴とする薄膜トランジスタ。 - 基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して第1の障壁層、井戸層、第2の障壁層の順に積層して構成された井戸型ポテンシャル構造の酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極とを備えた薄膜トランジスタであって、
前記第1の障壁層、前記井戸層及び前記第2の障壁層のうち、前記井戸層において前記ソース電極又は前記ドレイン電極との接触面積が最大となり、
前記井戸層は、上面視において前記第2の障壁層で覆われていない領域を有し、
前記ソース電極又は前記ドレイン電極は、前記井戸層の上面のうち前記第2の障壁層で覆われていない領域に接触して形成され、かつ前記第2の障壁層との間に空隙を有し、
前記第2の障壁層上にエッチングストッパー層をさらに備える、
ことを特徴とする薄膜トランジスタ。 - 請求項1から請求項3のいずれか1項に記載の薄膜トランジスタを備えた液晶表示装置。
- 基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート電極上に前記ゲート絶縁膜を介して第1の障壁層、井戸層、第2の障壁層を順に積層して井戸型ポテンシャル構造の酸化物半導体層を形成する工程と、
前記ゲート電極上に第1のマスクを形成する工程と、
前記第1のマスクを用いて前記酸化物半導体層をエッチングする工程と、
前記第1のマスクを除去する工程と、
前記基板上にエッチングストッパー層を形成する工程と、
前記エッチングストッパー層上に第2のマスクを形成する工程と、
前記第2のマスクを用いて前記エッチングストッパー層及び前記第2の障壁層をエッチングすることにより、前記井戸層の上面を露出させ、ソース電極又はドレイン電極を接続する領域を形成する工程と、
前記ソース電極又は前記ドレイン電極を前記領域に接触させて形成する工程とを備えた薄膜トランジスタの製造方法。 - 基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート電極上に前記ゲート絶縁膜を介して第1の障壁層、井戸層、前記井戸層と比較してエッチングされ易い組成の第2の障壁層を順に積層して井戸型ポテンシャル構造の酸化物半導体層を形成する工程と、
前記ゲート電極上にマスクを形成する工程と、
前記マスクを用いて前記酸化物半導体層をエッチングする工程であって、前記マスクの下の前記第2の障壁層の一部を除去するようにオーバーエッチングして前記井戸層の上面を露出させ、ソース電極又はドレイン電極を接続する領域を形成する工程と、
前記マスクを除去する工程と、
前記ソース電極又は前記ドレイン電極を前記領域に接触させて形成する工程とを備えた薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013176951A JP6131781B2 (ja) | 2013-08-28 | 2013-08-28 | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013176951A JP6131781B2 (ja) | 2013-08-28 | 2013-08-28 | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015046499A JP2015046499A (ja) | 2015-03-12 |
JP6131781B2 true JP6131781B2 (ja) | 2017-05-24 |
Family
ID=52671794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013176951A Active JP6131781B2 (ja) | 2013-08-28 | 2013-08-28 | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6131781B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102423436B1 (ko) * | 2015-12-16 | 2022-07-20 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 |
JP2023007092A (ja) | 2021-07-01 | 2023-01-18 | シャープディスプレイテクノロジー株式会社 | アクティブマトリクス基板およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255973B2 (ja) * | 1991-08-02 | 2002-02-12 | 株式会社日立製作所 | 半導体装置 |
JP5497417B2 (ja) * | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
JP2011187506A (ja) * | 2010-03-04 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
JP5606787B2 (ja) * | 2010-05-18 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置 |
US9385238B2 (en) * | 2011-07-08 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor using oxide semiconductor |
US20140027762A1 (en) * | 2012-07-27 | 2014-01-30 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
JP6283191B2 (ja) * | 2012-10-17 | 2018-02-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI555068B (zh) * | 2012-11-08 | 2016-10-21 | 半導體能源研究所股份有限公司 | 金屬氧化物膜及形成金屬氧化物膜的方法 |
KR102657220B1 (ko) * | 2013-05-20 | 2024-04-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9806198B2 (en) * | 2013-06-05 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2013
- 2013-08-28 JP JP2013176951A patent/JP6131781B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015046499A (ja) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385188B2 (en) | Semiconductor device with termination region having floating electrodes in an insulating layer | |
JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
TWI469351B (zh) | 具有超級介面之功率電晶體元件及其製作方法 | |
US9099554B2 (en) | Semiconductor device with low on resistance and method for fabricating the same | |
JP2012169433A (ja) | 半導体装置 | |
WO2014117443A1 (zh) | 氧化物薄膜晶体管阵列基板及其制作方法、显示面板 | |
WO2017008331A1 (zh) | Tft基板结构及其制作方法 | |
TWI414023B (zh) | 用於製造一半導體器件的方法 | |
WO2020218378A1 (ja) | 半導体装置およびその製造方法 | |
CN103258741A (zh) | 纳米线场效应晶体管及其形成方法 | |
TW201442253A (zh) | 半導體裝置及其終端區結構 | |
TWI559383B (zh) | 閘極結構的接觸窗結構及其形成方法 | |
KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
JP2007258330A (ja) | 半導体装置及びその製造方法 | |
JP6131781B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
KR101033984B1 (ko) | 반도체 소자의 제조방법 | |
JP2005116649A (ja) | 縦型ゲート半導体装置およびその製造方法 | |
TWI689098B (zh) | 複合型溝槽式金氧半場效應電晶體及其製造方法 | |
KR102172878B1 (ko) | 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조 | |
JP6108451B2 (ja) | 半導体装置およびその製造方法 | |
JP2009176953A (ja) | 半導体装置 | |
TWI578540B (zh) | 薄膜電晶體及其製作方法 | |
US20120025196A1 (en) | Organic thin film transistor and semiconductor integrated circuit | |
TWI511294B (zh) | 半導體裝置及其製造方法 | |
TWM464821U (zh) | 半導體裝置及其終端區結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170321 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170403 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6131781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |