JP6125886B2 - Unbalanced balance converter - Google Patents
Unbalanced balance converter Download PDFInfo
- Publication number
- JP6125886B2 JP6125886B2 JP2013093900A JP2013093900A JP6125886B2 JP 6125886 B2 JP6125886 B2 JP 6125886B2 JP 2013093900 A JP2013093900 A JP 2013093900A JP 2013093900 A JP2013093900 A JP 2013093900A JP 6125886 B2 JP6125886 B2 JP 6125886B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- terminal
- unbalanced
- conductor
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Waveguides (AREA)
Description
本発明は、不平衡平衡変換器に関する。 The present invention relates to an unbalanced balanced converter.
差動線路とシングルエンドの変換のための分布定数変換器としてバラン(Balun)が従来から知られている。バランには、ウィルキンソン(Wilkinson)分配器を用いたものや、ラットレースハイブリッド(Rat−race Hybrid)を用いたものがある。 Conventionally, a balun is known as a distributed constant converter for differential line and single-ended conversion. Some baluns use a Wilkinson distributor and others use a rat-lace hybrid.
特許文献1には、平衡型ミクサに用いられるバランにおいて、マーチャントバランから2つの出力端子へ逆相のRF信号を伝送する2つの出力信号線の間にそれぞれ抵抗を介して1/2波長の電気長を有する伝送線路を接続することが記載されている。これにより、特許文献1によれば、非逆相成分が抵抗で終端され逆相のRF信号のみを2つの出力端子から出力するので、2つの出力端子間のアイソレーション特性が良好なバランを得ることができるとされている。
In
特許文献1には、バランを実装する際にどのようにレイアウトを行うのかについて一切記載がない。 Japanese Patent Application Laid-Open No. 2005-228561 has no description on how to perform layout when mounting a balun.
一方、ウィルキンソン分配器やラットレースハイブリッドを用いたバラン(不平衡平衡変換器)は、同一平面上に表層回路のみでレイアウトして構成できるため、製造精度が高い(逆相/等振幅分配を実現しやすい)等の利点がある。 On the other hand, baluns (unbalanced balanced converters) using Wilkinson distributors and rat race hybrids can be laid out on the same plane with only a surface layer circuit, so manufacturing accuracy is high (reverse phase / equal amplitude distribution is realized) Is easy to do).
しかし、ウィルキンソン分配器やラットレースハイブリッドを用いたバランは、同一平面上に表層回路のみでレイアウトして構成した場合、平面方向における回路のサイズ(面積)が大きくなりやすい。例えば、ウィルキンソン分配器を用いたバランでは、180°(λ/2:基本波波長の半分)インバータが必要であるため、平面方向における回路のサイズが大きくなりやすい。例えば、ラットレースハイブリッドを用いたバランでは、全長1.5λ(基本波波長の1.5倍の長さ)のリング回路が必要であるため、平面方向における回路のサイズが大きくなりやすい。 However, when a balun using a Wilkinson distributor or a rat race hybrid is laid out with only a surface layer circuit on the same plane, the circuit size (area) in the plane direction tends to increase. For example, in a balun using a Wilkinson distributor, a 180 ° (λ / 2: half of the fundamental wave wavelength) inverter is required, so that the circuit size in the planar direction tends to increase. For example, in a balun using a rat race hybrid, a ring circuit having a total length of 1.5λ (1.5 times the fundamental wavelength) is required, and therefore the circuit size in the planar direction tends to be large.
また、同一平面上に構成したラットレースハイブリッドを用いたバランでは、全長1.5λのリング回路によって、狭帯域になりやすい。 Further, in a balun using a rat race hybrid configured on the same plane, a narrow band is likely to be formed by a ring circuit having a total length of 1.5λ.
また、ラットレースハイブリッドを用いたバランは、シングルエンド(single−end)入力ポートと差動(Differential)出力ポートとが幾何学上略同一直線状とならないので、入出力ポート(single−end→Differential)の取り出し方向が略直線上となるようにレイアウトすることが困難である。入出力ポートの取り出し方向が略直線上にレイアウトできないと、不平衡平衡変換器を実装する際に配線を引き回さなければならなくなり、不平衡平衡変換器をコンパクトに実装することが困難になる。 In addition, a balun using a rat race hybrid has a single-end input port and a differential output port that are not substantially collinear in terms of geometry, so an input / output port (single-end → differential) ) Is difficult to lay out so that the taking-out direction is substantially linear. If the I / O port extraction direction cannot be laid out on a substantially straight line, wiring must be routed when mounting an unbalanced / balanced converter, making it difficult to mount the unbalanced / balanced converter compactly. .
本発明は、上記に鑑みてなされたものであって、ラットレースハイブリッドに基づく構成において、回路のサイズを縮小でき、入出力ポートの取り出し方向を略直線上にレイアウトできる不平衡平衡変換器を得ることを目的とする。 The present invention has been made in view of the above, and in an arrangement based on a rat race hybrid, an unbalanced / balanced converter capable of reducing the circuit size and laying out the input / output ports in a substantially straight line is obtained. For the purpose.
上述した課題を解決し、目的を達成するために、本発明の1つの側面にかかる不平衡平衡変換器は、表層及び裏層の間に複数層の内層が積層された多層誘電体基板に設けられ、不平衡線路ポートから入力された高周波信号を差動信号に変換して一対の平衡線路ポートを介して出力する不平衡平衡変換器であって、前記不平衡線路ポートとして前記表層に配された第1端子と、前記一対の平衡線路ポートとして前記表層に配された第2端子及び第3端子と、前記第1端子と前記第2端子とを接続するように前記表層に配され、前記高周波信号の伝搬波長の1/4の電気長を有し、接地導体が前記内層に設けられて構成されるマイクロストリップ線路と、前記第1端子と前記第3端子とを接続するように前記表層の導体線路と第1の内層の導体線路とで電磁結合により構成され、他端が先端短絡された分布結合線路と、前記第2端子と前記第3端子とを接続するように、前記表層の導体から前記第1の内層の導体へ接続されたスルーホールと前記第1の内層の導体とにより構成され、前記高周波信号の伝搬波長の1/2の電気長を有するストリップ線路と、前記第2端子及び前記第3端子のそれぞれから互いに近づくように前記表層上を延びており、互いに均等な電気長を有し、接地導体が前記内層に設けられて構成される一対のマイクロストリップ線路と、前記一対のマイクロストリップ線路から、前記表層に垂直な方向から透視した場合に前記ストリップ線路と略直交するように前記表層上を延びた平行2線路とを備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, an unbalanced / balanced converter according to one aspect of the present invention is provided on a multilayer dielectric substrate in which a plurality of inner layers are laminated between a front layer and a back layer. An unbalanced / balanced converter that converts a high-frequency signal input from an unbalanced line port into a differential signal and outputs the differential signal through a pair of balanced line ports, and is disposed on the surface layer as the unbalanced line port. The first terminal, the second terminal and the third terminal arranged on the surface layer as the pair of balanced line ports, and the first terminal and the second terminal are connected to the surface layer so as to connect, possess an electrical length of 1/4 of the propagation wavelength of the RF signal, the surface layer so as to connect the microstrip line is grounded conductor Ru is configured provided in the inner layer, said first terminal and a third terminal Conductor lines and first inner layer conductor lines Connected from the surface layer conductor to the first inner layer conductor so as to connect the distributed coupling line having the other end short-circuited and the second terminal and the third terminal. A strip line having an electrical length that is 1/2 of the propagation wavelength of the high-frequency signal, and the second terminal and the third terminal. extending the surface layer on such, have a uniform electrical length with each other, a pair of micro-strip line ground conductor Ru is configured provided in the inner layer, from the pair of microstrip lines, perpendicular to the surface And two parallel lines extending on the surface layer so as to be substantially orthogonal to the strip line when seen through from any direction.
本発明によれば、分布結合線路が、第1端子と第3端子とを接続するように表層の導体線路と内層の導体線路とで電磁結合により構成され、高周波信号で位相反転する。これにより、分布結合線路を高周波信号の伝搬波長λの1/4の電気長で構成することができ、リング線路の全長をλの電気長に短縮できる。また、一対のマイクロストリップ線路は、第2端子及び第3端子のそれぞれから互いに近づくように表層上を延びており、互いに均等な電気長を有する。平行2線路は、一対のマイクロストリップ線路から、表層に垂直な方向から透視した場合にストリップ線路と略直交するように表層上を延びている。これにより、第1端子と平行2線路との距離を短縮でき、第1端子(入力ポート)と平行2線路(出力ポート)とを略一直線上にレイアウトできる。したがって、ラットレースハイブリッドに基づく構成において、回路のサイズを縮小でき、入出力ポートの取り出し方向を略直線上にレイアウトできる。 According to the present invention, the distributed coupling line is configured by electromagnetic coupling between the surface layer conductor line and the inner layer conductor line so as to connect the first terminal and the third terminal, and the phase is inverted by the high frequency signal. Thus, the distributed coupled line can be configured with an electrical length that is ¼ of the propagation wavelength λ of the high-frequency signal, and the total length of the ring line can be shortened to an electrical length of λ. Further, the pair of microstrip lines extend on the surface layer so as to approach each other from the second terminal and the third terminal, and have an equal electrical length. The parallel two lines extend on the surface layer from the pair of microstrip lines so as to be substantially orthogonal to the strip line when seen through from a direction perpendicular to the surface layer. Thereby, the distance between the first terminal and the parallel two lines can be shortened, and the first terminal (input port) and the parallel two lines (output port) can be laid out on a substantially straight line. Therefore, in the configuration based on the rat race hybrid, the circuit size can be reduced, and the input / output port extraction direction can be laid out on a substantially straight line.
以下に、本発明にかかる不平衡平衡変換器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of an unbalanced / balanced converter according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
実施の形態1にかかる不平衡平衡変換器100iについて説明する前に、基本の形態にかかる不平衡平衡変換器100について説明する。
Before describing the unbalanced / balanced
例えば通信装置等では、SiGeやCMOSで構成される伝送線路として、広く差動線路が用いられているが、接続先の高周波モジュールの回路(伝送線路やアンテナ給電線路)ではシングルエンド線路で構成される。この場合、シングルエンド線路と差動線路との間のインターフェースとして、シングルエンド線路で伝送された高周波信号を差動信号に変換して差動線路へ供給する不平衡平衡変換器が必要である。 For example, in communication devices and the like, differential lines are widely used as transmission lines composed of SiGe and CMOS, but the circuit (transmission line and antenna feed line) of the connected high-frequency module is composed of a single-ended line. The In this case, as an interface between the single-ended line and the differential line, an unbalanced and balanced converter that converts a high-frequency signal transmitted through the single-ended line into a differential signal and supplies the differential signal is required.
不平衡平衡変換器には、ウィルキンソン(Wilkinson)分配器が用いたものや、ラットレースハイブリッド(Rat−race Hybrid)を用いたものがある。 As the unbalanced balance converter, there are a type using a Wilkinson distributor and a type using a rat race hybrid.
基本の形態では、図7に示すように、ラットレースハイブリッドRHを用いて不平衡平衡変換器100を構成する。ラットレースハイブリッドRHは、リング線路RLに対して放射状に4つのポートP1〜P4が設けられたものである。高周波信号の伝搬波長をλとすると、リング線路RLにおいて、ポートP1,P2間、ポートP2,P4間、ポートP4,P3間の部分がそれぞれλ/4の電気長を有し、ポートP1,P3間の部分が3λ/4の電気長を有する。
In the basic mode, as shown in FIG. 7, an unbalanced /
ラットレースハイブリッドRHでは、ポートP1から信号を入力した場合、ポートP2には、ポートP1から時計回りにλ/4だけリング線路RLを進んだ波とポートP1から反時計回りに5λ/4だけリング線路RLを進んだ波とが到達する。これらの2つの波は、同相になるので、互いに足し合わされてポートP2から出力される。 In the rat race hybrid RH, when a signal is input from the port P1, a wave traveling on the ring line RL clockwise from the port P1 by λ / 4 and a ring from the port P1 by 5λ / 4 counterclockwise when the signal is input from the port P1. A wave traveling on the line RL arrives. Since these two waves are in phase, they are added together and output from the port P2.
ポートP3には、ポートP1から時計回りに3λ/4だけリング線路RLを進んだ波とポートP1から反時計回りに3λ/4だけリング線路RLを進んだ波とが到達する。これらの2つの波は、同相になるので、互いに足し合わされてポートP3から出力される。 A wave traveling on the ring line RL by 3λ / 4 clockwise from the port P1 and a wave traveling on the ring line RL by 3λ / 4 counterclockwise from the port P1 arrive at the port P3. Since these two waves are in phase, they are added together and output from port P3.
ポートP4には、ポートP1から時計回りにλ/2だけリング線路RLを進んだ波とポートP1から反時計回りにλだけリング線路RLを進んだ波とが到達する。これらの2つの波は、逆相になるので、互いに打ち消し合う。これにより、ポートP4は、ポートP1からアイソレートされた形になる。 A wave traveling on the ring line RL clockwise from the port P1 by λ / 2 and a wave traveling on the ring line RL counterclockwise from the port P1 arrive at the port P4. Since these two waves are out of phase, they cancel each other. As a result, the port P4 is isolated from the port P1.
このように、ラットレースハイブリッドRHでは、ポートP1から信号を入力した場合、ポートP2及びポートP3間の線路長はλ/2のため、互いに逆相の信号が出力されるので、ポートP1を不平衡線路ポートとして用いることができ、ポートP2及びポートP3を一対の平衡線路ポートとして用いることができる。このとき、アイソレートされたポートP4は、図7に破線で示すように使用しない。
As described above, in the rat race hybrid RH, when a signal is input from the port P1, since the line length between the port P2 and the port P3 is λ / 2, signals having phases opposite to each other are output. It can be used as a balanced line port, and the port P2 and the port P3 can be used as a pair of balanced line ports. At this time, the
具体的には、不平衡平衡変換器100は、例えば多層誘電体基板に設けられ、例えば、第1端子11、第2端子12、第3端子13、マイクロストリップ線路1〜5、及び平行2線路6を備える。多層誘電体基板は、表層FL及び裏層BLの間に複数層の内層L2〜Lk−1が積層されている(図6参照)。
Specifically, the unbalanced /
なお、ラットレースハイブリッドRHが表層回路のみで構成できるため、不平衡平衡変換器100は、単層誘電体基板に設けられてもよい。
In addition, since the rat race hybrid RH can be configured only by a surface layer circuit, the unbalanced /
第1端子11は、ラットレースハイブリッドRHにおける不平衡線路ポート(ポートP1)として機能する部分であり、例えば表層FLに配されている。
The
第2端子12及び第3端子13は、ラットレースハイブリッドRHにおける一対の平衡線路ポート(ポートP2,P3)として機能する部分であり、例えば表層FLに配されている。
The
マイクロストリップ線路1は、第1端子11と第2端子12とを接続するように例えば表層FLに配されている。マイクロストリップ線路1は、高周波信号の伝搬波長λの1/4の電気長を有する。
The
マイクロストリップ線路2は、第1端子11と第3端子13とを接続するように例えば表層FLに配されている。マイクロストリップ線路2は、高周波信号の伝搬波長λの3/4の電気長を有する。
The
マイクロストリップ線路3は、第2端子12と第3端子13とを接続するように例えば表層FLに配されている。マイクロストリップ線路3は、高周波信号の伝搬波長λの1/2の電気長を有する。マイクロストリップ線路3は、ポートP2,P4間の部分3aとポートP4,P3間の部分3bとを含む。
The
マイクロストリップ線路1〜3は、リング線路RLを形成している。
The
マイクロストリップ線路4は、第2端子12と平行2線路6とを接続するように例えば表層に配されている。マイクロストリップ線路4は、マイクロストリップ線路5と均等な電気長を有する。
The
マイクロストリップ線路5は、第3端子13と平行2線路6とを接続するように例えば表層に配されている。マイクロストリップ線路5は、マイクロストリップ線路4と均等な電気長を有する。
The
平行2線路6は、互いに略平行な2つの線路6a,6bを有する。線路6aは、マイクロストリップ線路4を介して第2端子12に接続されている。線路6bは、マイクロストリップ線路5を介して第3端子13に接続されている。2つの線路6a,6bは、互いに均等な電気長を有する。
The parallel two
不平衡平衡変換器100の等価回路は、例えば、図8に示すようになる。図8は、基本の形態にかかる不平衡平衡変換器の等価回路を示す図である。なお、図8には、特性の数値を一例として示している。例えば、E=90は、λg/4を示す。インピーダンスについて、Za=50*√(2)である。
An equivalent circuit of the unbalanced /
不平衡平衡変換器100では、第1端子11に高周波信号が入力されると、第2端子12及び第3端子13に互いに逆相の一対の信号が現れる。各信号は、一対のマイクロストリップ線路4,5を介して平行2線路6へ伝達され、平行2線路6から、差動信号として出力される。すなわち、不平衡平衡変換器100は、不平衡線路ポート(第1端子11)から入力された高周波信号を差動信号に変換して一対の平衡線路ポート(第2端子12及び第3端子13)を介して出力する。なお、差動信号における一対の信号は、その振幅が互いに均等であることが好ましい。
In the unbalanced /
ラットレースハイブリッドRHの通過特性は、例えば、図9(a)、(b)のようになる。図9(a)は、ラットレースハイブリッドRHの通過電力の特性を示し、図9(b)は、ラットレースハイブリッドRHの通過位相の特性を示す。図9(a)に示したハッチング部分がラットレースハイブリッドRHの通過帯域(通過周波数範囲)BDを示し、通過帯域BDの比帯域(=帯域幅/周波数)は、例えば、−3.5dB以上について27%である。 The passing characteristics of the rat race hybrid RH are as shown in FIGS. 9A and 9B, for example. FIG. 9A shows the characteristics of the passing power of the rat race hybrid RH, and FIG. 9B shows the characteristics of the passing phase of the rat race hybrid RH. The hatched portion shown in FIG. 9A indicates the pass band (pass frequency range) BD of the rat race hybrid RH, and the ratio band (= bandwidth / frequency) of the pass band BD is, for example, about −3.5 dB or more. 27%.
ラットレースハイブリッドRHを用いた不平衡平衡変換器100は、図7に示されるように、同一平面上に表層回路のみでレイアウトして構成することができる。しかし、同一平面上に表層回路のみでレイアウトして構成した場合、平面方向における回路のサイズ(面積)が大きくなりやすい。例えば、ラットレースハイブリッドRHを用いた不平衡平衡変換器100では、図7に示すように、全長1.5λ(基本波波長λの1.5倍の長さ)のリング線路RLが必要であるため、平面方向における回路のサイズが大きくなりやすい。
As shown in FIG. 7, the unbalanced /
また、ラットレースハイブリッドRHを用いた不平衡平衡変換器100は、図7に示すように、入力ポート(第1端子11)と出力ポート(平行2線路6)とが幾何学上略同一直線状とならないので、入出力ポートの取り出し方向が略直線上となるようにレイアウトすることが困難である。入出力ポートの取り出し方向が略直線上となるようにレイアウトできないと、不平衡平衡変換器を実装する際に配線を引き回さなければならなくなり(線路損失増大の要因になり)、不平衡平衡変換器をコンパクトに実装することが困難になる。
Further, as shown in FIG. 7, the unbalanced
そこで、実施の形態1では、ラットレースハイブリッドRHを基本構成としながら、以下の工夫を行うことで、回路のサイズを縮小するとともに入出力ポートの取り出し方向を略直線上にレイアウトすることを目指す。以下では、基本の形態と異なる部分を中心に説明する。 Therefore, in the first embodiment, the following arrangement is made with the rat race hybrid RH as a basic configuration, thereby reducing the circuit size and laying out the input / output port extraction directions on a substantially straight line. Below, it demonstrates centering on a different part from a basic form.
具体的には、不平衡平衡変換器100iは、図1及び図2に示すように、マイクロストリップ線路2(図7参照)に代えて分布結合線路2iを備える。図1は、不平衡平衡変換器100iのレイアウト構成を示す図である。図2(a)は、不平衡平衡変換器100iの表層FL(第1層L1)のレイアウト構成を示す図である。図2(b)は、不平衡平衡変換器100iの内層(第2層)L2のレイアウト構成を示す図である。図2(c)は、不平衡平衡変換器100iの内層(第3層)L3のレイアウト構成を示す図である。図1では、各層の構成を重ねて示している。
Specifically, as shown in FIGS. 1 and 2, the unbalanced /
分布結合線路2iは、図1に示すように、先端短絡の位相反転分布結合線路である。分布結合線路2iは、第1端子11と第3端子13とを接続するように、表層FL(第1層L1)の導体線路2i1と内層(第2層)L2の導体線路2i2とで電磁結合により構成されている。
As shown in FIG. 1, the distributed coupled
表層FLの導体線路2i1は、図2(a)に示すように、高周波信号の伝搬波長λの1/4の電気長を有する。内層L2の導体線路2i2は、図2(b)に示すように、高周波信号の伝搬波長λの1/4の電気長を有する。表層FLに垂直な方向から透視した場合(図1参照)、内層L2の導体線路2i2は、その一端側の部分が第1端子11に重なっている。また、表層FLの導体線路2i1及び内層L2の導体線路2i2は、高周波信号の伝搬波長λの1/4の電気長を有する。表層FLに垂直な方向から透視した場合(図1参照)、表層FLの導体線路2i1の主要部と内層L2の導体線路2i2の主要部とが互いに重なっている。表層FLの導体線路2i1及び内層L2の導体線路2i2は、リング線路RLiの一部を成すように、例えば円弧状に延びている。
As shown in FIG. 2A, the conductor line 2i1 of the surface layer FL has an electrical length that is ¼ of the propagation wavelength λ of the high-frequency signal. As shown in FIG. 2B, the conductor line 2i2 of the inner layer L2 has an electrical length that is ¼ of the propagation wavelength λ of the high-frequency signal. When seen through from the direction perpendicular to the surface layer FL (see FIG. 1), the conductor line 2i2 of the inner layer L2 has a portion on one end side thereof overlapping the
表層FLの導体線路2i1は、その一端側の部分が第3端子13に電気的に接続されており、その他端側の部分がスルーホール2i4及びスルーホール2i5を介して内層L3の接地導体に接続されている。これにより、表層FLの導体線路2i1は、その他端側が接地されている。内層L2の導体線路2i2は、その一端側の部分がスルーホール2i3を介して第1端子11に電気的に接続されており、その他端側の部分がスルーホール2i6を介して内層L3の接地導体に接続されている。これにより、内層L2の導体線路2i2は、その他端側が接地されている。すなわち、表層FLの導体線路2i1の他端側と内層L2の導体線路2i2の他端側とは、内層L3の接地導体を介して互いに短絡(先端短絡)されている。
The conductor line 2i1 of the surface layer FL is electrically connected to the third terminal 13 at one end, and connected to the ground conductor of the inner layer L3 through the through hole 2i4 and the through hole 2i5. Has been. Thereby, the other end side of the conductor line 2i1 of the surface layer FL is grounded. The conductor line 2i2 of the inner layer L2 is electrically connected to the
表層FLの導体線路2i1及び内層L2の導体線路2i2は、内層L2の導体線路2i2の線幅が表層FLの導体線路2i1の線幅を含むように構成されている。なお、表層FLの導体線路2i1の線幅が内層L2の導体線路2i2の線幅を含むように構成されていてもよい。 The conductor line 2i1 of the surface layer FL and the conductor line 2i2 of the inner layer L2 are configured such that the line width of the conductor line 2i2 of the inner layer L2 includes the line width of the conductor line 2i1 of the surface layer FL. Note that the line width of the conductor line 2i1 on the surface layer FL may be configured to include the line width of the conductor line 2i2 on the inner layer L2.
内層L2の導体線路2i2は、その一端側で第1端子11の信号をスルーホール2i3経由で受けてその他端側へ伝達する。このとき、表層FLの導体線路2i1は、内層L2の導体線路2i2内の信号を電磁結合により受けて第3端子13へ伝達する。これにより、分布結合線路2iは、電磁結合により信号が伝達される際に高周波信号で位相反転(180°シフト)するように構成されている。すなわち、分布結合線路2iでは、位相反転(180°シフト)が可能で、平衡出力の逆相を得るための電気長はλ/4となる。
The conductor line 2i2 of the inner layer L2 receives the signal of the
不平衡平衡変換器100iは、図1及び図2に示すように、接地導体抜き部7iをさらに備える。接地導体抜き部7iは、分布結合線路2iの直下に設けられている。接地導体抜き部7iは、図2(c)に示すように、内層L3の接地導体において分布結合線路2iに対応してくり抜かれた部分である。接地導体抜き部7iは、高周波信号の伝搬波長λの約1/4の電気長を有する。表層FLに垂直な方向から透視した場合(図1参照)、接地導体抜き部7iの主要部は、表層FLの導体線路2i1の主要部と内層L2の導体線路2i2の主要部とにそれぞれ重なっている。接地導体抜き部7iは、表層FLの導体線路2i1及び内層L2の導体線路2i2に対応するように、例えば円弧状に延びている。
As shown in FIGS. 1 and 2, the unbalanced /
接地導体抜き部7iの幅は、内層L2の導体線路2i2の線幅及び表層FLの導体線路2i1の線幅をそれぞれ含むように構成されている。
The width of the ground
接地導体抜き部7iにより内層L3の接地導体を分布結合線路2iから遠ざけることができるので、分布結合線路2iにおける表層FLの導体線路2i1及び内層L2の導体線路2i2の電磁結合の結合度を高めることができる。
Since the ground
不平衡平衡変換器100iは、図1及び図2に示すように、マイクロストリップ線路3(図7参照)に代えてストリップ線路3iを備える。ストリップ線路3iは、高周波信号の伝搬波長λの1/2の電気長を有する。ストリップ線路3iは、表層FLからスルーホールを介して2層線路として形成する。ストリップ線路3iは、第2端子12と第3端子13とを接続するように、表層FLの導体から内層L2の導体へ接続されたスルーホール3i2,3i3と内層L2の導体3i1とにより構成されて、高周波信号の伝搬波長λの約1/2の電気長を有する。スルーホール3i2は、第2端子12から内層L2の導体3i1の一端側の部分へ接続されている。スルーホール3i3は、第3端子13から内層L2の導体3i1の他端側の部分へ接続されている。内層L2の導体3i1は、リング線路RLiの一部を成すように、例えば円弧状に延びている。
As shown in FIGS. 1 and 2, the unbalanced /
マイクロストリップ線路1、分布結合線路2i、及びストリップ線路3iは、リング線路RLiを形成している。リング線路RLiの全長は、λ(基本波波長λの1倍の長さ)であり、基本の形態に比べて短くなっている。
The
不平衡平衡変換器100iは、図1及び図2に示すように、一対のマイクロストリップ線路4,5(図7参照)に代えて一対のマイクロストリップ線路4i,5iを備える。一対のマイクロストリップ線路4i,5iは、リング線路RLiの内側へ引き出されている。一対のマイクロストリップ線路4i,5iは、第2端子12及び第3端子13のそれぞれから互いに近づくように表層FL上を延びており、互いに均等な電気長を有する。例えば、マイクロストリップ線路4iは、第2端子12から第3端子13に近づくように延びている。マイクロストリップ線路5iは、第3端子13から第2端子12に近づくように延びている。
As shown in FIGS. 1 and 2, the unbalanced /
不平衡平衡変換器100iは、図1及び図2に示すように、平行2線路6(図7参照)に代えて平行2線路6iを備える。平行2線路6iは、ストリップ線路3iと別層で線路伝送方向が直交関係となるように配置する。平行2線路6iは、一対のマイクロストリップ線路4i,5iから、表層FLに垂直な方向から透視した場合にストリップ線路3iと略直交するように表層FL上を延びている。平行2線路6iは、互いに略平行な2つの線路6ai,6biを有する。2つの線路6ai,6biは、それぞれ、表層FLに垂直な方向から透視した場合にストリップ線路3iと略直交するように表層FL上を延びている。ストリップ線路3iにおける2つの線路6ai,6biがそれぞれ略直交する部分は、アイソレートされたポートP3(図7参照)近傍の部分である。これにより、2つの線路6ai,6bi内で伝達される信号へのストリップ線路3iからの影響を抑制できる。言い換えると、平行2線路6iとストリップ線路3iとの結合を最小限にすることが可能である。
As shown in FIGS. 1 and 2, the unbalanced /
なお、各導体の線路長が上記のように構成され、平行2線路6iが上記のように構成されていれば、表層FLの導体線路2i1、内層L2の導体線路2i2、接地導体抜き部7i、内層L2の導体3i1は、円弧状以外の形状であってもよい。
If the line length of each conductor is configured as described above and the parallel two
不平衡平衡変換器100iの等価回路は、例えば、図3に示すようになる。図3は、実施の形態1にかかる不平衡平衡変換器100iの等価回路を示す図である。なお、図3には、特性の数値を一例として示している。例えば、E=90は、λg/4を示す。インピーダンスについて、Za=50*√(2)であり、Zee=50*3.414であり、Zoo=50*0.585である。
An equivalent circuit of the unbalanced /
不平衡平衡変換器100iでは、第1端子11に高周波信号が入力されると、第2端子12及び第3端子13に互いに逆相の一対の信号が現れる。各信号は、一対のマイクロストリップ線路4i,5iを介して平行2線路6iへ伝達され、平行2線路6iから差動信号として出力される。すなわち、不平衡平衡変換器100iは、不平衡線路ポート(第1端子11)から入力された高周波信号を差動信号に変換して一対の平衡線路ポート(第2端子12及び第3端子13)を介して出力する。なお、差動信号における一対の信号は、その振幅が互いに均等であることが好ましい。
In the unbalanced /
本願のリングハイブリッドRHiの通過特性は、例えば、図4(a)、(b)のようになる。図4(a)は、本願のリングハイブリッドRHiの通過電力の特性を示し、図4(b)は、本願のリングハイブリッドRHiの通過位相の特性を示す。図4(a)に示したハッチング部分が本願のリングハイブリッドRHiの通過帯域(通過周波数範囲)BDiを示し、通過帯域BDiの比帯域(=帯域幅/周波数)は、例えば、−3.5dB以上について58%であり、基本の形態における比帯域(27%)に比べて大幅に大きくなっている。 The pass characteristics of the ring hybrid RHi of the present application are, for example, as shown in FIGS. 4A shows the characteristics of the passing power of the ring hybrid RHi of the present application, and FIG. 4B shows the characteristics of the passing phase of the ring hybrid RHi of the present application. The hatched portion shown in FIG. 4A indicates the pass band (pass frequency range) BDi of the ring hybrid RHi of the present application, and the ratio band (= bandwidth / frequency) of the pass band BDi is, for example, −3.5 dB or more. This is 58%, which is significantly larger than the specific bandwidth (27%) in the basic form.
不平衡平衡変換器100iでは、図1に示すように、入出力ポート(Single−EndポートとDifferentialポート)を一直線上にレイアウトすることが可能である。また、不平衡平衡変換器100iでは、図1に示すように、全体として、基本の形態の構成に比べて小形の不平衡平衡変換器を構成できる。
In the unbalanced /
以上のように、実施の形態1では、不平衡平衡変換器100iにおいて、先端短絡の分布結合線路2iが、第1端子11と第3端子13とを接続するように表層FLの導体線路2i1と内層L2の導体線路2i2とで電磁結合により構成され、高周波信号で位相反転する。これにより、基本の形態のリング線路RLでは、高周波信号の伝搬波長λの1.5倍の電気長を必要としていたが、実施の形態1では、リング線路RLiの全長をλの電気長に短縮でき、通過特性を広帯域化することができる(図4(a)、(b)参照)。また、一対のマイクロストリップ線路4i,5iは、第2端子12及び第3端子13のそれぞれから互いに近づくように表層FL上を延びており、互いに均等な電気長を有する。平行2線路6は、一対のマイクロストリップ線路4i,5iから、表層FLに垂直な方向から透視した場合にストリップ線路3iと略直交するように表層FL上を延びている。これにより、第1端子11と平行2線路6との距離を短縮でき、第1端子(入力ポート)11と平行2線路(出力ポート)6とを略一直線上にレイアウトできる。したがって、ラットレースハイブリッドRH(図7参照)に基づく構成において、回路のサイズを縮小でき、入出力ポートの取り出し方向を略直線上にレイアウトできる。
As described above, in the first embodiment, in the unbalanced
また、実施の形態1では、不平衡平衡変換器100iにおいて、差動信号が、均等な振幅を有し互いに逆の位相を有する一対の信号を含む。これにより、不平衡平衡変換器100iが平衡性の高い信号を出力することができる。
In the first embodiment, in the unbalanced /
また、実施の形態1では、不平衡平衡変換器100iにおいて、接地導体抜き部7iが、内層L3の接地導体において分布結合線路2iに対応してくり抜かれたものである。これにより、内層L3の接地導体を分布結合線路2iから遠ざけることができるので、分布結合線路2iにおける表層FLの導体線路2i1及び内層L2の導体線路2i2の電磁結合の結合度を高めることができる。
Further, in the first embodiment, in the unbalanced /
実施の形態2.
次に、実施の形態2にかかる不平衡平衡変換器100jについて説明する。以下では、実施の形態1と異なる部分を中心に説明する。
Next, the unbalanced /
実施の形態1では、分布結合線路2iの直下に接地導体抜き部7iを設けることで分布結合線路2iの結合度の改善を図っているが、実施の形態2では、接地導体抜き部7iの直下に誘電体共振器を追加することで分布結合線路2iの周波数特性の安定化を図る。
In the first embodiment, the degree of coupling of the distributed
具体的には、不平衡平衡変換器100jは、図5及び図6に示すように、誘電体共振器8jをさらに備える。図5(a)は、不平衡平衡変換器100jのレイアウト構成を示す図である。図5(b)は、不平衡平衡変換器100jの内層(第3層)L3のレイアウト構成を示す図である。図5(c)は、不平衡平衡変換器100jの内層(第4層)L4のレイアウト構成を示す図である。図5(a)では、各層の構成を重ねて示している。図6は、不平衡平衡変換器100jの断面構成を示す図である。
Specifically, the unbalanced /
誘電体共振器8jは、接地導体抜き部7iの直下に設けられている。誘電体共振器8jは、接地導体抜き部7iに対応するように、内層L3の接地導体L3aから内層L4の接地導体へ接続されたスルーホール8j3〜8jnと内層L3の接地導体L3a及び内層L4の接地導体8j1の間に配された誘電体8j2と内層L4の接地導体8j1とにより構成されている。これにより、誘電体共振器8jは、第1端子11に入力された高周波信号の略2倍の周波数にて共振する。すなわち、誘電体共振器8jが高周波信号の2倍の周波数で共振するため、信号周波数帯ではカットオフでかつ負荷として周波数特性を(例えば、最も)安定化させることができる。
The
以上のように、実施の形態2では、不平衡平衡変換器100jにおいて、誘電体共振器8jが高周波信号の2倍の周波数で共振するため、信号周波数帯ではカットオフとなり、安定な周波数特性を得ることができる。
As described above, in the second embodiment, in the unbalanced and
以上のように、本発明にかかる不平衡平衡変換器は、シングルエンド線路から差動線路への変換に有用である。 As described above, the unbalanced balanced converter according to the present invention is useful for conversion from a single-ended line to a differential line.
1〜5,4i,5i マイクロストリップ線路、3i ストリップ線路、6,6i 平行2線路、7i 接地導体抜き部、8j 誘電体共振器、11 第1端子、12 第2端子、13 第3端子、100,100i,100j 不平衡平衡変換器。 1-5, 4i, 5i microstrip line, 3i stripline, 6,6i parallel two lines, 7i ground conductor extraction part, 8j dielectric resonator, 11 first terminal, 12 second terminal, 13 third terminal, 100 , 100i, 100j Unbalanced to balanced converter.
Claims (4)
前記不平衡線路ポートとして前記表層に配された第1端子と、
前記一対の平衡線路ポートとして前記表層に配された第2端子及び第3端子と、
前記第1端子と前記第2端子とを接続するように前記表層に配され、前記高周波信号の伝搬波長の1/4の電気長を有し、接地導体が前記内層に設けられて構成されるマイクロストリップ線路と、
前記第1端子と前記第3端子とを接続するように前記表層の導体線路と前記第1の内層の導体線路とで電磁結合により構成され、他端が先端短絡された分布結合線路と、
前記第2端子と前記第3端子とを接続するように、前記表層の導体から前記第1の内層の導体へ接続されたスルーホールと前記第1の内層の導体とにより構成され、前記高周波信号の伝搬波長の1/2の電気長を有するストリップ線路と、
前記第2端子及び前記第3端子のそれぞれから互いに近づくように前記表層上を延びており、互いに均等な電気長を有し、接地導体が前記内層に設けられて構成される一対のマイクロストリップ線路と、
前記一対のマイクロストリップ線路から、前記表層に垂直な方向から透視した場合に前記ストリップ線路と略直交するように前記表層上を延びた平行2線路と、
を備えたことを特徴とする不平衡平衡変換器。 Provided on a multilayer dielectric substrate with multiple inner layers stacked between the front and back layers, converts high-frequency signals input from unbalanced line ports into differential signals and outputs them through a pair of balanced line ports An unbalanced balanced converter that
A first terminal arranged on the surface layer as the unbalanced line port;
A second terminal and a third terminal arranged on the surface layer as the pair of balanced line ports;
Disposed in the surface layer so as to connect the first terminal and the second terminal, wherein possess an electrical length of 1/4 of the propagation wavelength of the RF signal, Ru is configured provided with a grounding conductor in the inner layer Microstrip line,
And it is constituted by an electromagnetic coupling, distributed coupling line whose other end is short-circuited end at a said first terminal and said surface layer of the conductor lines so as to connect the third terminal first inner layer conductor lines,
The high-frequency signal includes a through hole connected from the surface layer conductor to the first inner layer conductor to connect the second terminal and the third terminal, and the first inner layer conductor. A strip line having an electrical length of ½ of the propagation wavelength of
The second extends the terminal and the third said surface layer upper to approach each other from the respective terminals, have a uniform electrical length from each other, Ru constructed ground conductor provided on the inner pair of microstrip lines When,
Parallel two lines extending on the surface layer so as to be substantially orthogonal to the strip line when viewed from a direction perpendicular to the surface layer from the pair of microstrip lines,
An unbalanced / balanced converter characterized by comprising:
ことを特徴とする請求項1に記載の不平衡平衡変換器。 The unbalanced balanced converter according to claim 1, wherein the differential signal includes a pair of signals having equal amplitude and opposite phases.
ことを特徴とする請求項1又は2に記載の不平衡平衡変換器。 The unbalanced / balanced converter according to claim 1, further comprising a ground conductor extraction portion that is hollowed out corresponding to the distributed coupling line in the ground conductor of the second inner layer.
ことを特徴とする請求項3に記載の不平衡平衡変換器。 A through hole connected to the ground conductor of the third inner layer from the ground conductor of the second inner layer so as to correspond to the ground conductor extraction portion, and forming a part of the multilayer dielectric substrate, the second dielectric substrate . inner layer of the dielectric disposed between the ground conductor and the third inner layer ground conductor, the third is constituted by an inner layer ground conductor, a resonator according to a cut-off at the signal frequency band yet The unbalanced / balanced converter according to claim 3, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013093900A JP6125886B2 (en) | 2013-04-26 | 2013-04-26 | Unbalanced balance converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013093900A JP6125886B2 (en) | 2013-04-26 | 2013-04-26 | Unbalanced balance converter |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017076307A Division JP6282367B2 (en) | 2017-04-06 | 2017-04-06 | Unbalanced balance converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014216914A JP2014216914A (en) | 2014-11-17 |
JP6125886B2 true JP6125886B2 (en) | 2017-05-10 |
Family
ID=51942239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013093900A Active JP6125886B2 (en) | 2013-04-26 | 2013-04-26 | Unbalanced balance converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6125886B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110994110A (en) * | 2019-12-31 | 2020-04-10 | 华南理工大学 | Double-sided output broadband balun power divider based on half-mode substrate integrated waveguide |
CN110994106A (en) * | 2019-12-31 | 2020-04-10 | 华南理工大学 | Double-sided output broadband power divider of multilayer substrate integrated waveguide |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59148405A (en) * | 1983-02-14 | 1984-08-25 | Matsushita Electric Ind Co Ltd | Balancing and unbalancing converter |
JPH01117503A (en) * | 1987-10-30 | 1989-05-10 | Murata Mfg Co Ltd | Phase inverter |
JPH0998005A (en) * | 1995-09-29 | 1997-04-08 | Nec Corp | Printed circuit board |
TW201228090A (en) * | 2010-12-31 | 2012-07-01 | Ind Tech Res Inst | Input apparatus on chip for differential signals and balun thereof |
-
2013
- 2013-04-26 JP JP2013093900A patent/JP6125886B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014216914A (en) | 2014-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3444892B1 (en) | Power divider/combiner | |
EP3291362A1 (en) | Combined phase shifter and multi-frequency antenna network system | |
US9030369B2 (en) | Terminationless power splitter/combiner | |
JP5153866B2 (en) | Power distributor | |
WO2019008852A1 (en) | Waveguide slot array antenna | |
RU2494502C2 (en) | Miniature broadband quadrature directional coupler on lumped elements | |
JP2014039258A (en) | Combiner/divider with interconnection structure | |
JP4645976B2 (en) | Balun | |
JP6125886B2 (en) | Unbalanced balance converter | |
JP6282367B2 (en) | Unbalanced balance converter | |
JP5854878B2 (en) | Power distributor | |
JP2016503278A (en) | Feed network | |
JP5118597B2 (en) | Power distribution synthesizer | |
JP5465102B2 (en) | Power combiner / distributor | |
JP5713197B2 (en) | Balun | |
US20110227667A1 (en) | Waveguide type rat-race circuit and mixer using same | |
JP2009224491A (en) | Multi-layer substrate | |
JP6772754B2 (en) | Merchant Balun | |
CN109428143B (en) | Three-frequency balanced coupler based on 180-degree ideal inverter | |
JP2007201596A (en) | Power distribution circuit | |
JP6419878B2 (en) | Circuit board | |
JP2023168665A (en) | High frequency circuit and radar device | |
KR20150101516A (en) | Dual band unequal power divider | |
JP6115305B2 (en) | Terminator | |
JP5750885B2 (en) | High frequency circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6125886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |