JP6124258B2 - 電子回路ユニット及び電子回路ユニットの製造方法 - Google Patents

電子回路ユニット及び電子回路ユニットの製造方法 Download PDF

Info

Publication number
JP6124258B2
JP6124258B2 JP2013171214A JP2013171214A JP6124258B2 JP 6124258 B2 JP6124258 B2 JP 6124258B2 JP 2013171214 A JP2013171214 A JP 2013171214A JP 2013171214 A JP2013171214 A JP 2013171214A JP 6124258 B2 JP6124258 B2 JP 6124258B2
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit unit
substrate
copper foil
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013171214A
Other languages
English (en)
Other versions
JP2015041667A (ja
Inventor
僚 岩崎
僚 岩崎
昇司 甲斐
昇司 甲斐
俊二 桑名
俊二 桑名
士郎 池田
士郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2013171214A priority Critical patent/JP6124258B2/ja
Priority to US14/333,137 priority patent/US9735055B2/en
Publication of JP2015041667A publication Critical patent/JP2015041667A/ja
Application granted granted Critical
Publication of JP6124258B2 publication Critical patent/JP6124258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、集合基板を切断して個片化される回路基板に電子部品等が実装されてなる電子回路ユニットと、その製造方法とに関わる。
複数個の電子回路ユニットに対応する複数の回路部を一括して集合基板に設けた後に、該集合基板を切断して個片化する製造方法は、高密度な回路構成を有する小型の電子回路ユニットにとって、生産性を格段に高めることのできる製造方法である。そのため、この種の電子回路ユニットを製造する際には、集合基板上で縦横の切断ラインによって区画された複数の矩形領域に、それぞれ配線パターンやソルダーレジスト等を一括形成し、かつ電子部品等を一括して実装する。その後、切断ラインに沿って集合基板をダイシングソー等で切断して電子回路ユニットを多数個取りするという手法が一般的である。尚、このように製造された電子回路ユニットは、集合基板の前記矩形領域に相当する部分が回路基板となる。
この種の電子回路ユニットとして、特許文献１に記載された発明が開示されている。特許文献１に記載された電子回路ユニット９００を図６に示す。
この電子回路ユニット９００では、電子回路ユニット９００用の回路基板９０２の隅部には銅箔ランド９０５が設けられており、該隅部を区画する直角な基板外縁９０２ｄと銅箔ランド９０５の外向きに膨出する外周縁との間に、略Ｌ字状のコーナースペース領域９０２ｂが延在している。コーナースペース領域９０２ｂのうち、コーナーエッジ９０２ａのごく近傍の比較的広い領域だけにソルダーレジスト９０６を設けておき、コーナーエッジ９０２ａから離れた狭い領域はソルダーレジスト９０６の存しない基板露出領域９０２ｃとなす。回路基板９０２は集合基板９１０を縦の切断ライン９１１、及び横の切断ライン９１２に沿って切断して個片化されたものであり、回路基板９０２上の高周波回路部を覆うシールドカバーの脚片が銅箔ランド９０５の取付穴９０５ａに挿入されて半田付けされる。
このように電子回路ユニット９００において、回路基板９０２のコーナースペース領域のうち、コーナーエッジ９０２ａのごく近傍の比較的広い領域だけにソルダーレジスト９０６を設けておく。そして、コーナーエッジ９０２ａから離れた狭い領域はソルダーレジストの存しない基板露出領域９０２ｃとなしておけば、集合基板９１０を縦の切断ライン９１１、及び横の切断ライン９１２に沿って切断する際に、コーナースペース領域において基板面との接触面積が十分に確保されているソルダーレジスト９０６が剥離しにくくなる。それと共に、コーナーエッジ９０２ａ付近に基板材料の樹脂バリが発生する虞がなくなる。なお、切断工程でコーナースペース領域の両端部の基板露出領域９０２ｃに樹脂バリが出来たとしても、基板露出領域９０２ｃはコーナーエッジ９０２ａから離れているため樹脂バリは目立たず、それゆえ製品化された電子回路ユニット９００の外観が損なわれる可能性は低い。
特開２０１１−０１８６９９号公報
しかしながら、電子回路ユニット９００では、集合基板９１０の基板露出領域９０２ｃの長さが比較的長いために、樹脂バリを完全に取り除くことはできていなかった。また、更に、集合基板９１０の切断時にレジストバリが発生することが判明した。電子回路ユニット９００を製造する時に、フラックス入りのリフロー半田を使用するが、シールドカバーの脚片を半田付けする際に、フラックスが広がって、切断ラインの部分に固まって残ってしまう。その結果、レジストがそのフラックスに挟まって残ってしまい、比較的長いレジストバリが発生してしまっていた。それゆえ、レジストバリが目立ってしまい、製品化された電子回路ユニット９００の外観が損なわれるという問題が発生していた。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、切断時に発生する樹脂バリ及びレジストバリを低減させることのできる、外観が損なわれることのない電子回路ユニットを提供することにある。また、第２の目的は、そのような電子回路ユニットを、工程数を増加させずに製造できる、電子回路ユニットの製造方法を提供することにある。
この課題を解決するために、本発明の電子回路ユニットは、集合基板を縦の切断ライン及び横の切断ラインに沿って切断することにより個片化された、矩形状の回路基板を備え、部品を半田付けするための銅箔ランドと、切断により形成された直交した２辺の基板外縁と、を前記回路基板の隅部の近傍に有した電子回路ユニットであって、 前記銅箔ランドの周囲にソルダーレジストが設けられていると共に、前記基板外縁の近傍に、前記ソルダーレジストが存在しない基板露出部が設けられており、前記基板露出部は、前記縦の切断ラインと前記横の切断ラインとのうちの少なくとも一方に沿って等間隔で複数並べて配置されているという特徴を有する。
このように構成された電子回路ユニットは、基板外縁の近傍に基板露出部を設けると共に、縦の切断ラインと横の切断ラインとのうちの少なくとも一方に沿って基板露出部を等間隔で複数並べて配置することで、一つの基板露出部の幅が狭くなるため、樹脂バリの長さも短くなる。その結果、切断時に発生する樹脂バリを低減することができる。また、基板外縁の近傍において、複数の基板露出部間に存在するソルダーレジストの幅も狭くなるので、切断時に発生するソルダーレジストによるバリを低減することができる。それゆえ、電子回路ユニットの外観が損なわれることがない。
また、上記の構成における本発明の電子回路ユニットにおいて、前記基板露出部は、半田付け用のフラックスが濡れ広がる領域に設けられているという特徴を有する。
このように構成された電子回路ユニットは、基板露出部を半田付け用のフラックスが濡れ広がる領域に設けることにより、効率良くレジストバリを低減させることができる。それと共に、フラックスが濡れ広がっていない領域には基板露出部を設けないため、銅箔ランド周辺以外に樹脂バリが発生することも防止することができる。
また、この課題を解決するために、本発明の電子回路ユニットの製造方法は、複数の縦の切断ライン及び複数の横の切断ラインを有した集合基板を備え、複数個の電子回路ユニットに対応する高周波回路部が前記集合基板上にそれぞれ設けられて、矩形状の回路基板を複数個得るようにした電子回路ユニットの製造方法であって、前記回路基板それぞれの隅部に銅箔ランドを設け、その後、前記銅箔ランドを除く領域にソルダーレジストを設けると同時に、直交する２本の前記切断ラインの前記隅部の近傍それぞれに前記ソルダーレジストの存在しない基板露出部を設けると共に、直交する２本の前記切断ラインのうちの少なくとも一方に沿って前記基板露出部を等間隔で複数並べて配置し、前記高周波回路部それぞれを覆うシールドカバーの脚部を前記銅箔ランド上に載置して、フラックス入りの半田で前記脚部を半田付けし、その後、前記集合基板を前記縦の切断ライン及び前記横の切断ラインに沿って切断して個片化するという特徴を有する。
このように構成された電子回路ユニットの製造方法は、基板外縁の近傍に基板露出部を設けると共に、直交する２本の切断ラインのうちの少なくとも一方に沿って基板露出部を等間隔で複数並べて配置することで、一つの基板露出部の幅が狭くなるため、樹脂バリの長さも短くなる。その結果、切断時に発生する樹脂バリを低減することができる。また、基板外縁の近傍において、複数の基板露出部間に存在するソルダーレジストの幅も狭くなるので、切断時に発生するソルダーレジストによるバリを低減することができる。それゆえ、樹脂バリ及びレジストバリを低減させることのできる電子回路ユニットを、工程数を増加させずに製造できる電子回路ユニットの製造方法を提供することができる。
本発明の電子回路ユニットは、基板外縁の近傍に基板露出部を設けると共に、縦の切断ラインと横の切断ラインとのうちの少なくとも一方に沿って基板露出部を等間隔で複数並べて配置することで、一つの基板露出部の幅が狭くなるため、樹脂バリの長さも短くなる。その結果、切断時に発生する樹脂バリを低減することができる。また、基板外縁の近傍において、複数の基板露出部間に存在するソルダーレジストの幅も狭くなるので、切断時に発生するソルダーレジストによるバリを低減することができる。それゆえ、電子回路ユニットの外観が損なわれることがない。また、樹脂バリ及びレジストバリを低減させることのできる電子回路ユニットを、工程数を増加させずに製造できる電子回路ユニットの製造方法を提供することができる。
本発明の電子回路ユニットに関わる集合基板を示す平面図である。 電子回路ユニットの構成を示す拡大平面図である。 電子回路ユニットの構成を示す拡大平面図である。 電子回路ユニットを示す斜視図である。 電子回路ユニットを示す平面図である。 従来例に係る電子回路ユニットの構成を示す模式図である。
[実施形態]
以下、本発明の実施形態について、図面を参照しながら説明する。尚、図２、図３及び図５においては、基板の各領域の表面における処理状態を分かり易く示すために、表面処理が行われている各領域それぞれにハッチングを施している。
まず、電子回路ユニット１００の製造方法及び回路基板１の四隅にある銅箔ランド２の周辺の構造について、図１乃至図４を用いて説明する。
図１は、電子回路ユニット１００を製造する基となる集合基板２０を示す平面図である。そして、図２及び図３は、まだ集合基板２０の状態である時の、回路基板１の四隅にある銅箔ランド２の周辺構造を示す拡大平面図である。また、図４は、電子回路ユニット１００を示す斜視図である。
図１に示すように、電子回路ユニット１００の製造方法では、複数の縦の切断ライン２１及び複数の横の切断ライン２２を有した集合基板２０が用意される。集合基板２０上には、複数個の電子回路ユニット１００に対応する高周波回路部６がそれぞれ設けられていると共に、高周波回路部６をそれぞれ覆うように、シールドカバー７が取り付けられる。高周波回路部６は、配線パターンや種々の電子部品（図示せず）によって構成されている。電子回路ユニット１００の製造方法は、このように構成された集合基板２０を縦の切断ライン２１及び横の切断ライン２２によって切断し、その結果、個片化された矩形状の回路基板１を複数個得るようにした製造方法である。
次に、回路基板１の隅部の構造について詳しく説明する。図２及び図３には、図１に示すＡ部、即ち、集合基板２０の中で、４つの回路基板１の隅部が集合している部分の拡大図を示している。図２に、集合基板２０上において、４つの回路基板１の隅部に銅箔ランド２が形成されている状態を示す。図２に示すように、集合基板２０は、縦の切断ライン２１及び横の切断ライン２２によって、矩形状の回路基板１にそれぞれ区画されている。個々の回路基板１は、それぞれ、後に縦の切断ライン２１及び横の切断ライン２２に沿って切断されることによって形成される、直交した２辺の基板外縁３を有している。各回路基板１の隅部の近傍には、それぞれ部品取り付け用の取付穴９が設けられている。更に、取付穴９の周囲には部品を半田付けするための銅箔ランド２が形成されている。銅箔ランド２は、その他の配線パターン（図示せず）と一括に形成される。尚、図２では、銅箔ランド２が木の葉状に形成されているが、銅箔ランド２の形状は、取付穴９の周囲を覆う形であれば、その他の形状であってもかまわない。
次に、図３に示すように、集合基板２０の内、銅箔ランド２を除く領域、少なくとも銅箔ランド２の周囲にソルダーレジスト４が設けられる。ソルダーレジスト４は、集合基板２０上の、基板コーナーエッジ２３を中心とした、４つの銅箔ランド２に囲まれた領域にも設けられる。しかし、複数の回路基板１同士の境界線である縦の切断ライン２１及び横の切断ライン２２をそれぞれ中心とした領域には、ソルダーレジスト４が設けられると同時に、ソルダーレジスト４が存在しない基板露出部５が複数設けられる。基板露出部５は、その幅を比較的細かく設定された長方形形状で、基板コーナーエッジ２３付近から銅箔ランド２の端部付近まで、等間隔で複数設けられている。ソルダーレジスト４は、銅箔ランド２の周囲において連続しているが、集合基板２０がその後、縦の切断ライン２１及び横の切断ライン２２によって切断されるため、各回路基板１の隅部にある直交した２辺の基板外縁３の近傍上には、基板露出部５を挟むようにソルダーレジスト４が細かく形成されることになる。
電子回路ユニット１００の製造方法では、高周波回路部６が矩形状の回路基板１のほぼ中央部に設けられた後、図３及び図４に示すように、シールドカバー７の四隅に設けられた脚部７ａが銅箔ランド２上に載置され、フラックス入りの半田（図示せず）を用いた半田付けによって取り付けられる。また、前述したように、各銅箔ランド２の略中央には円形の取付穴９が形成されており、脚部７ａの先端に設けられた突起部７ｂを、対応する取付穴９に挿入することにより位置決めが行われる。電子回路ユニット１００では、回路基板１上に配設された高周波回路部６をシールドカバー７で覆うことによって電磁的にシールドしている。尚、図３では、シールドカバー７の脚部７ａのみを示し、シールドカバー７の本体は省略して示している。
電子回路ユニット１００の製造方法では、集合基板２０に、シールドカバー７を含む全ての部品を搭載した状態で、縦の切断ライン２１及び横の切断ライン２２に沿って切断して、それぞれの電子回路ユニット１００を個片化するようになされている。
電子回路ユニット１００では、基板外縁３の近傍に基板露出部５を複数設けることで、１つ１つの露出部の幅が狭くなるため、切断時に発生する樹脂バリの長さも短くなる。その結果、樹脂バリがほとんど目立たなくなる。また、基板外縁３の近傍において、複数の基板露出部５の間に存在するソルダーレジスト４の幅も狭くなるので、切断時に発生するソルダーレジスト４によるバリも目立たなくなる。従って、樹脂バリ及びレジストバリを共に低減させることができる。
また、本発明の電子回路ユニット１００の製造方法では、集合基板２０を製造する際にソルダーレジスト４のパターンを変更するだけで本発明を実施することができるため、工程数を増加させずに製造することができる。
図２に、部品半田付け時における、半田付け用のフラックス８が濡れ広がる領域を示す。半田付け用のフラックス８には、取付穴９を中心とした円状に濡れ広がる特性がある。図２から分かるように、縦の切断ライン２１及び横の切断ライン２２の近傍においては、４つの銅箔ランド２に囲まれた領域に、フラックス８が濡れ広がることが分かる。図２と図３とを比較すれば分かるように、基板露出部５は、半田付け用のフラックス８が濡れ広がる領域の、基板外縁３側に設けられている。このように、基板露出部５を半田付け用のフラックス８が濡れ広がる領域に設けることにより、効率良くレジストバリを低減させることができる。それと共に、フラックス８が濡れ広がっていない領域に基板露出部５を設けないことで、樹脂バリの余計な発生を防止することができる。
次に、電子回路ユニット１００の最終的な構造について、図５を用いて説明する。図５は、図１に示した集合基板２０が切断されて個片化された個々の電子回路ユニット１００を示す平面図である。
図５に示すように、電子回路ユニット１００は、回路基板１と高周波回路部６と、高周波回路部６を覆うシールドカバー７とで構成されている。回路基板１の四隅の領域には銅箔ランド２が設けられており、シールドカバー７が、銅箔ランド２上で半田付けされている。各銅箔ランド２の周囲には基板露出部５を除いてソルダーレジスト４が設けられている。
図５に示すように、ソルダーレジスト４は、銅箔ランド２の外側に連続して設けられているが、各回路基板１の隅部にある直交した２辺の基板外縁３の近傍上には、基板露出部５とソルダーレジスト４とが交互に形成されている。このことによって切断時に発生する樹脂バリ及びレジストバリが低減される。
以上説明したように、本発明の電子回路ユニットは、基板外縁の近傍に基板露出部を複数設けることで、一つの基板露出部の幅が狭くなるため、樹脂バリの長さも短くなる。その結果、切断時に発生する樹脂バリを低減することができる。また、基板外縁の近傍において、複数の基板露出部間に存在するソルダーレジストの幅も狭くなるので、切断時に発生するソルダーレジストによるバリを低減することができる。それゆえ、電子回路ユニットの外観が損なわれることがない。また、樹脂バリ及びレジストバリを低減させることのできる電子回路ユニットを、工程数を増加させずに製造できる電子回路ユニットの製造方法を提供することができる。
本発明は上記の第１実施形態の記載に限定されず、その効果が発揮される態様で適宜変更して実施することができる。例えば、シールドカバー７の脚部７ａに突起部７ｂを設けて、それを回路基板１の取付穴９に挿入して位置決めを行ったが、他の方法で位置決めを行うことができれば、突起部７ｂ及び取付穴９を設けなくても良い。
１ 回路基板
２ 銅箔ランド
３ 基板外縁
４ ソルダーレジスト
５ 基板露出部
６ 高周波回路部
７ シールドカバー
７ａ 脚部
７ｂ 突起部
８ フラックス
９ 取付穴
２０ 集合基板
２１ 縦の切断ライン
２２ 横の切断ライン
２３ 基板コーナーエッジ

Claims (3)

  1. 集合基板を縦の切断ライン及び横の切断ラインに沿って切断することにより個片化された、矩形状の回路基板を備え、部品を半田付けするための銅箔ランドと、切断により形成された直交した２辺の基板外縁と、を前記回路基板の隅部の近傍に有した電子回路ユニットであって、
    前記銅箔ランドの周囲にソルダーレジストが設けられていると共に、前記基板外縁の近傍に、前記ソルダーレジストが存在しない基板露出部が設けられており、
    前記基板露出部は、前記縦の切断ラインと前記横の切断ラインとのうちの少なくとも一方に沿って等間隔で複数並べて配置されていることを特徴とする電子回路ユニット。
  2. 前記基板露出部は、半田付け用のフラックスが濡れ広がる領域に設けられていることを特徴とする請求項１記載の電子回路ユニット。
  3. 複数の縦の切断ライン及び複数の横の切断ラインを有した集合基板を備え、
    複数個の電子回路ユニットに対応する高周波回路部が前記集合基板上にそれぞれ設けられて、矩形状の回路基板を複数個得るようにした電子回路ユニットの製造方法であって、
    前記回路基板それぞれの隅部に銅箔ランドを設け、その後、前記銅箔ランドを除く領域にソルダーレジストを設けると同時に、直交する２本の前記切断ラインの前記隅部の近傍それぞれに前記ソルダーレジストの存在しない基板露出部を設けると共に、直交する２本の前記切断ラインのうちの少なくとも一方に沿って前記基板露出部を等間隔で複数並べて配置し、
    前記高周波回路部それぞれを覆うシールドカバーの脚部を前記銅箔ランド上に載置して、フラックス入りの半田で前記脚部を半田付けし、その後、前記集合基板を前記縦の切断ライン及び前記横の切断ラインに沿って切断して個片化することを特徴とする電子回路ユニットの製造方法。
JP2013171214A 2013-08-21 2013-08-21 電子回路ユニット及び電子回路ユニットの製造方法 Active JP6124258B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013171214A JP6124258B2 (ja) 2013-08-21 2013-08-21 電子回路ユニット及び電子回路ユニットの製造方法
US14/333,137 US9735055B2 (en) 2013-08-21 2014-07-16 Electronic circuit unit and method of manufacturing electronic circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171214A JP6124258B2 (ja) 2013-08-21 2013-08-21 電子回路ユニット及び電子回路ユニットの製造方法

Publications (2)

Publication Number Publication Date
JP2015041667A JP2015041667A (ja) 2015-03-02
JP6124258B2 true JP6124258B2 (ja) 2017-05-10

Family

ID=52479634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171214A Active JP6124258B2 (ja) 2013-08-21 2013-08-21 電子回路ユニット及び電子回路ユニットの製造方法

Country Status (2)

Country Link
US (1) US9735055B2 (ja)
JP (1) JP6124258B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474451B (zh) * 2011-09-15 2015-02-21 Chipmos Technologies Inc 覆晶封裝結構及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273918B2 (ja) * 2003-10-14 2009-06-03 パナソニック株式会社 モジュールの製造方法
JP4376884B2 (ja) * 2006-09-20 2009-12-02 シャープ株式会社 半導体装置及び、半導体装置の製造方法
JP5151158B2 (ja) * 2007-01-23 2013-02-27 富士通セミコンダクター株式会社 パッケージ、およびそのパッケージを用いた半導体装置
KR101009130B1 (ko) * 2009-02-05 2011-01-18 삼성전기주식회사 웨이퍼 레벨 방열 패키지 및 그 제조방법
JP5463092B2 (ja) * 2009-07-07 2014-04-09 アルプス電気株式会社 電子回路ユニットおよびその製造方法
KR101288284B1 (ko) * 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
US9735055B2 (en) 2017-08-15
US20150054157A1 (en) 2015-02-26
JP2015041667A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
JP5951863B2 (ja) 電子部品モジュール及びその製造方法
JP2011187677A (ja) モジュール
US9854663B2 (en) Radio frequency module
US9572264B2 (en) Electronic component module, board, and method of manufacturing electronic component module
JP6296391B2 (ja) 受信装置及びシールドケース接続方法
JP6163836B2 (ja) 半導体装置
JP6124258B2 (ja) 電子回路ユニット及び電子回路ユニットの製造方法
JP2014165210A (ja) モジュール基板
JP5581972B2 (ja) 電子部品、及び電子装置
JP5463092B2 (ja) 電子回路ユニットおよびその製造方法
TW201340792A (zh) 印刷電路板
JP2014197618A (ja) 半田ランド及びレーザー半田付け方法
TW201301969A (zh) 電路板鎖孔ｅｍｉ防制方法及治具
TWI632844B (zh) Anti-electromagnetic interference shielding device and manufacturing method thereof
JP2004128274A (ja) チップ部品のバスバーへの接合構造
JP2019009216A (ja) 半導体装置の製造方法および半導体装置
JP2008166485A (ja) モジュール
JP2004342888A (ja) 回路基板および表面実装型コネクタの実装構造
JP2007194328A (ja) プリント配線板及び半導体装置
JP6091824B2 (ja) 回路基板の表面実装構造、該表面実装構造を備えたプリント基板
JP2016136577A (ja) 電子回路モジュール
JP4212880B2 (ja) 回路基板アセンブリ
JP2009239015A (ja) 半導体装置
JP2007258404A (ja) シールドケース搭載基板とその製造方法
JP2010080701A (ja) モジュールとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170328

R151 Written notification of patent or utility model registration

Ref document number: 6124258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350