JP6121371B2 - チップ電子部品及びその実装基板 - Google Patents

Description

本発明は、チップ電子部品及びその実装基板に関する。

チップ電子部品の一つであるインダクター（ｉｎｄｕｃｔｏｒ）は、抵抗及びキャパシターとともに電子回路をなしてノイズ（Ｎｏｉｓｅ）を除去する代表的な受動素子であり、電磁気的特性を用いてキャパシターと組み合わされて特定周波数帯域の信号を増幅させる共振回路やフィルター（Ｆｉｌｔｅｒ）回路などの構成に用いられる。

近年、各種の通信デバイスまたはディスプレイデバイスなどのＩＴデバイスの小型化及び薄膜化が加速化しており、このようなＩＴデバイスに採用されるインダクター、キャパシター、トランジスターなどの各種の素子も小型化及び薄型化するための研究が行われつつある。これに伴い、インダクターに対しても、小型で且つ高密度の自動表面実装が可能なチップへの転換が急速に進んでおり、薄膜の絶縁基板の上下面にめっきにより形成されたコイルパターン上に、磁性粉末を樹脂と混合して形成した薄膜型チップインダクターが開発されている。

この薄膜型チップインダクターは、絶縁基板上にコイルパターンを形成した後、外部に磁性体材料を充填して製作する。

特に、コイルにおいて、コイルの面積を増加させて直流抵抗（Ｒｄｃ）特性を改善することは、薄膜型チップインダクターの効率に大きな影響を与える。

上記コイルの面積を増加させる方法として異方性めっきという方法を適用することで、薄膜型チップインダクターの直流抵抗（Ｒｄｃ）特性を向上させるための研究が行われている。

上記異方性めっき方法は、高い電流密度により、めっきがコイルの上方にのみ成長するように考案された技術である。

しかし、高い電流密度下でめっきを行うことから、速度による銅（Ｃｕ）イオン供給不足によってコイルパターンの端部でめっき焼け現象が発生し、コイルパターン間の厚さ偏差も大きい。したがって、この問題を改善する方法が要求されている。

したがって、コイルパターンのめっき焼け現象、めっき厚さの偏差及びショート不良を改善するための研究が要求されており、インダクターの直流抵抗（Ｒｄｃ）特性を改善するための研究も要求されている。

特開平１１‐２０４３３７号公報

本発明は、チップ電子部品及びその実装基板を提供することをその目的とする。

上述の課題を解決するために、本発明の一実施形態によると、絶縁基板、及び上記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、上記コイル導体パターンの端部と連結されるように上記磁性体本体の両端部に形成された外部電極と、を含み、上記コイル導体パターンは、パターンめっき層と、上記パターンめっき層上に形成された電解めっき層と、上記電解めっき層上に形成された異方性めっき層と、を含み、上記磁性体本体の長さ‐厚さ方向の断面において、上記電解めっき層は、上記絶縁基板に隣接した下辺の長さが上辺の長さより長い、チップ電子部品が提供される。

上記電解めっき層の断面形状は、台形状とすることができる。

上記電解めっき層の上面は、平面とすることができる。

上記異方性めっき層は、上記絶縁基板上から形成することができる。

上記コイル導体パターンのアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）は、１．５〜５．５とすることができる。

上記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができる。

また、本発明の他の実施形態によると、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられたチップ電子部品と、を含み、上記チップ電子部品は、絶縁基板、及び上記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、上記コイル導体パターンの端部と連結されるように上記磁性体本体の両端部に形成された外部電極と、を含み、上記コイル導体パターンは、パターンめっき層と、上記パターンめっき層上に形成された電解めっき層と、上記電解めっき層上に形成された異方性めっき層と、を含み、上記磁性体本体の長さ‐厚さ方向の断面において、上記電解めっき層は、上記絶縁基板に隣接した下辺の長さが上辺の長さより長い、チップ電子部品の実装基板が提供される。

上記電解めっき層の断面形状は台形状とすることができる。

上記電解めっき層の上面は平面とすることができる。

上記異方性めっき層は上記絶縁基板上から形成することができる。

上記コイル導体パターンのアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）は、１．５〜５．５とすることができる。

上記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができる。

本発明の一実施形態によるチップ電子部品によると、上記コイル導体パターンにおける電解めっき層の断面形状が略台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、ショート不良の発生を最小化することができる。

また、上記電解めっき層の断面形状が略台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、異方性めっき層が電解めっき層の最下部から成長するので、コイル導体パターンのアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が向上し、直流抵抗（Ｒｄｃ）特性を改善することができる。

また、本発明の一実施形態によるチップ電子部品によると、コイル導体パターンのサイズを減少させることができるため、小さいサイズのチップにも異方性めっきを安定して適用することができる。

本発明の一実施形態によるチップ電子部品の内部コイルパターンが見えるように図示した概略斜視図である。 図１のＩ‐Ｉ´線に沿った断面図である。 図２のＡ部分の一実施形態を拡大して図示した概略図である。 図１のチップ電子部品が印刷回路基板に実装された状態を図示した斜視図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

以下、本発明の一実施形態によるチップ電子部品を説明するにあたり、特に薄膜型チップインダクターを例に挙げて説明するが、これに制限されない。

図１は、本発明の一実施形態によるチップ電子部品の内部コイルパターンが見えるように図示した概略斜視図であり、図２は、図１のＩ‐Ｉ´線に沿った断面図であり、図３は、図２のＡ部分の一実施形態を拡大して図示した概略図である。

図１〜図３を参照すると、チップ電子部品の一例として、電源供給回路の電源ラインに用いられる薄膜型チップインダクター１００が開示されている。上記チップ電子部品は、チップビーズ（ｃｈｉｐ ｂｅａｄｓ）、チップフィルター（ｃｈｉｐ ｆｉｌｔｅｒ）などに適切に応用されることができる。

上記薄膜型チップインダクター１００は、磁性体本体５０と、絶縁基板２３と、コイル導体パターン４２、４４と、を含む。

磁性体本体５０は、薄膜型チップインダクター１００の外観をなすものであって、磁気特性を有する材料であれば特に制限されず、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されることができる。上記フェライトとしては、Ｍｎ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ‐Ｃｕ系フェライト、Ｍｎ‐Ｍｇ系フェライト、Ｂａ系フェライト、またはＬｉ系フェライトなどを用い、上記金属系軟磁性材料としては、Ｆｅ‐Ｓｉ‐Ｂ‐Ｃｒ系非晶質金属粉末材料を用いることができるが、これに制限されるものではない。

磁性体本体５０は六面体形状であることができる。本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に表示されたＬ、Ｗ、及びＴは、それぞれ長さ方向、幅方向、厚さ方向を意味する。上記磁性体本体５０は、長さ方向の長さが幅方向の長さより大きい直六面体形状を有することができる。

上記磁性体本体５０の内部に形成される絶縁基板２３は、薄膜に形成され、めっきによりコイル導体パターン４２、４４を形成することができるものであればその材質に特に制限はなく、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板などとすることができる。

上記絶縁基板２３の中央部を貫通して孔が形成され、上記孔に、フェライトまたは金属系軟磁性材料などの磁性体を充填してコア部を形成することができる。磁性体で充填されたコア部が形成されることにより、インダクタンス（Ｉｎｄｕｃｔａｎｃｅ；Ｌ）を向上させることができる。

上記絶縁基板２３の一面にコイル形状のパターンを有するコイル導体パターン４２が形成され、上記絶縁基板２３の反対面にもコイル形状のパターンを有するコイル導体パターン４４を形成することができる。

上記コイル導体パターン４２、４４は、スパイラル（ｓｐｉｒａｌ）形状のコイルパターンを含むことができ、上記絶縁基板２３の一面及び反対面に形成されたコイル導体パターン４２、４４は、上記絶縁基板２３に形成されたビア電極４６を介して、互いに電気的に接続することができる。

上記コイル導体パターン４２、４４及びビア電極４６は、電気伝導性に優れた金属を含んで形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などで形成することができる。

上記コイル導体パターン４２、４４の表面には絶縁膜を形成することができる。

上記絶縁膜は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ；ＰＲ）を用いた露光及び現像工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程などの公知の方法で形成することができる。

上記絶縁膜は、薄膜で形成することができるものであれば特に制限されず、例えば、フォトレジスト（ＰＲ）、エポキシ（ｅｐｏｘｙ）系樹脂などで形成することができる。

上記絶縁基板２３の一面に形成されたコイル導体パターン４２の一端部は、上記磁性体本体５０の長さ方向の一端面に露出され、上記絶縁基板２３の反対面に形成されたコイル導体パターン４４の一端部は、上記磁性体本体５０の長さ方向の他の端面に露出させることができる。

上記磁性体本体５０の長さ方向の両端面に露出された上記コイル導体パターン４２、４４と接続するように、上記磁性体本体５０の長さ方向の両端面には外部電極３１、３２を形成することができる。

上記外部電極３１、３２は、上記磁性体本体５０の厚さ方向の両端面及び／または幅方向の両端面に延びるように形成することができる。

上記外部電極３１、３２は、電気伝導性に優れた金属を含んで形成され、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）などの単独またはこれらの合金などで形成することができる。

本発明の一実施形態によると、上記コイル導体パターン４２、４４は、パターンめっき層４２ａ、４４ａと、上記パターンめっき層４２ａ、４４ａ上に形成された電解めっき層４２ｂ、４４ｂと、上記電解めっき層４２ｂ、４４ｂ上に形成された異方性めっき層４２ｃ、４４ｃと、を含み、上記磁性体本体５０の長さ‐厚さ方向の断面において、上記電解めっき層４２ｂ、４４ｂは、上記絶縁基板２３に隣接した下辺の長さが上辺の長さより長いことを特徴とする。

上記コイルの面積を増加させる方法として異方性めっきという方法を適用することで、薄膜型チップインダクターの直流抵抗（Ｒｄｃ）特性を向上させるための研究が行われている。

上記異方性めっき方法は、高い電流密度により、めっきがコイルの上方にのみ成長するように考案された技術である。

しかし、高い電流密度下でめっきを行うことから、速度による銅（Ｃｕ）イオン供給不足によって、コイル導体パターンの端部でめっき焼け現象が発生し、コイル導体パターン間の厚さ偏差も大きくなるため、ショート不良が発生するという問題があった。

しかし、本発明の一実施形態によると、上記電解めっき層４２ｂ、４４ｂは、上記絶縁基板２３に隣接した下辺の長さが上辺の長さより長いことを特徴とするため、上記コイル導体パターン間の大きな厚さ偏差によって発生するショート不良問題を解決することができる。

すなわち、上記電解めっき層４２ｂ、４４ｂが、上記絶縁基板２３に隣接した下辺の長さが上辺の長さより長い形状を有するため、異方性めっき層４２ｃ、４４ｃが電解めっき層４２ｂ、４４ｂの最下部から成長する。これにより、コイル導体パターン４２、４４間の厚さ偏差を減少させることができるため、隣接したコイル導体パターン間のショートの発生を防止することができる。

また、コイル導体パターン４２、４４間の厚さ偏差を減少させることで、隣接したコイル導体パターンの間でショートが発生することを防止できるため、異方性めっき層４２ｃ、４４ｃをより高く成長させることができる。これにより、コイル導体パターンのアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が向上し、直流抵抗（Ｒｄｃ）特性を改善することができる。

また、本発明の一実施形態によるチップ電子部品によると、コイル導体パターン４２、４４のサイズを減少させることで、小さいサイズのチップにも異方性めっきを安定して適用することができる。

上記電解めっき層４２ｂ、４４ｂの断面形状は、特に制限されず、例えば、台形状とすることができる。

上記コイル導体パターン４２、４４のうち電解めっき層４２ｂ、４４ｂの断面形状が台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、ショート不良の発生を最小化させることができる。

すなわち、上記電解めっき層４２ｂ、４４ｂの断面形状が台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、異方性めっき層４２ｃ、４４ｃが電解めっき層の最下部から成長し、これを垂直方向に安定して成長させることができる。

これにより、上記コイル導体パターン４２、４４の厚さ偏差が減少して、隣接したコイル導体パターン間のショートの発生を防止することができる。

また、異方性めっき層４２ｃ、４４ｃが垂直方向に安定して成長するため、コイル導体パターンのアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が向上し、直流抵抗（Ｒｄｃ）特性を改善することができる。

上記電解めっき層４２ｂ、４４ｂの上面は平面とすることができるが、必ずしもこれに制限されない。

上記電解めっき層４２ｂ、４４ｂの上面が平面であるため、従来の丸い形状の電解めっき層の断面形状に比べ、異方性めっき層４２ｃ、４４ｃを電解めっき層の最下部から垂直方向に安定して成長させることができる。

これにより、コイル導体パターン４２、４４のアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が向上し、直流抵抗（Ｒｄｃ）特性を改善することができる。

上記異方性めっき層４２ｃ、４４ｃは、上記絶縁基板２３上から形成することができる。

上述のように、上記異方性めっき層４２ｃ、４４ｃが、上記絶縁基板２３上から形成されるため、すなわち、電解めっき層の最下部から成長するため、異方性めっき層４２ｃ、４４ｃを垂直方向に安定して成長させることができる。

上記コイル導体パターンの形状を形成する工程は一つの実施例に過ぎないため、これに限定されず、様々な方法が適用されることができる。

本発明の一実施形態によると、上記コイル導体パターン４２、４４のアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）は１．５〜５．５とすることができる。

本発明の一実施形態によるチップ電子部品において上記コイル導体パターン４２、４４によって直流抵抗（Ｒｄｃ）を最小化するためには、コイルの断面積を大きくすることが有利である。そのために、厚さ方向にコイルを成長させる異方性めっき方法を適用することができる。

上記異方性めっき方法を適用してコイル導体パターンを厚さ方向に多く成長させる場合、コイルの断面積が増加して直流抵抗（Ｒｄｃ）特性が改善する効果がある。

すなわち、本発明の一実施形態によると、上記コイル導体パターン４２、４４のアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が１．５〜５．５を満たすように調節することで、コイルの断面積が増加して直流抵抗（Ｒｄｃ）特性が改善する効果がある。

上記コイル導体パターン４２、４４のアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が１．５未満である場合には、アスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が１に近いことから、制限された空間内で断面積が増加する効果が少ないため、直流抵抗（Ｒｄｃ）特性の改善効果が少ない。

その反面、上記コイル導体パターン４２、４４のアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ；Ａ／Ｒ）が５．５を超過する場合には、コイルの断面積が増加して直流抵抗（Ｒｄｃ）特性が改善される効果はあるが、めっきの不均一な成長によってショート不良が発生する恐れがあり、銅（Ｃｕ）イオンの低い供給速度により発生し得るめっき焼けによって直流抵抗（Ｒｄｃ）特性が低下する問題があり得る。

本発明の一実施形態によると、上記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができるが、これに制限されるものではない。

以下、本発明の一実施形態によるチップ電子部品の製造工程について説明する。

先ず、絶縁基板２３にコイル導体パターン４２、４４を形成することができる。

薄膜の絶縁基板２３上に、電気めっき法などでコイル導体パターン４２、４４を形成することができる。この際、上記絶縁基板２３としては、特に制限されず、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板などを用いることができる。また、上記絶縁基板２３は、４０〜１００μｍの厚さを有することができる。

上記コイル導体パターン４２、４４の形成方法の例として電気めっき法が挙げられるが、これに制限されない。また、コイル導体パターン４２、４４は、電気伝導性に優れた金属を含んで形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などで形成することができる。

上記絶縁基板２３の一部に孔を形成し、この孔に伝導性物質を充填することでビア電極４６を形成することができる。上記ビア電極４６を介して、絶縁基板２３の一面及び反対面に形成されたコイル導体パターン４２、４４を互いに電気的に接続することができる。

上記絶縁基板２３の中央部に、ドリル、レーザー、サンドブラスト、打ち抜き加工などを行うことで絶縁基板２３を貫通する孔を形成することができる。

印刷法により形成されたパターンめっき層４２ａ、４４ａ上に等方性めっきにより電解めっき層４２ｂ、４４ｂを形成し、高密度の電流を印加して異方性めっきを行うことでコイルの厚さ方向に異方性めっき層４２ｃ、４４ｃを成長させ、これにより、上記コイル導体パターン４２、４４を形成することができる。

通常の電解めっき層は、等方性めっきを用いて形成されるため、上面が丸いドーム状または球状である。

しかし、本発明の一実施形態によると、上記電解めっき層４２ｂ、４４ｂを等方性めっきにより形成し、且つ印加する電流を調節することで、上記絶縁基板２３に隣接した下辺の長さが上辺の長さより長い台形状に製作することができる。

具体的には、印加電流の密度を高めることで、絶縁基板２３に隣接した下辺の長さが長く、上部に向かうほど印加電流の密度を低めることで、上辺の長さが短い形状、すなわち、台形状の電解めっき層４２ｂ、４４ｂを具現することができる。

次に、上記電解めっき層４２ｂ、４４ｂ上に異方性めっきを適用して、異方性めっき層４２ｃ、４４ｃを形成することができる。この場合、上述のように、上記異方性めっき層４２ｃ、４４ｃが、上記絶縁基板２３上から形成されるため、すなわち、電解めっき層４２ｂ、４４ｂの最下部から成長するため、異方性めっき層４２ｃ、４４ｃが垂直方向に安定して成長することができる。

次に、上記コイル導体パターン４２、４４の表面に絶縁膜を形成することができる。上記絶縁膜の形成方法としては、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ；ＰＲ）を用いた露光及び現像工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程などの公知の方法を用いることができる。

上記絶縁膜は、薄膜の絶縁膜を形成することができるものであれば特に制限されず、例えば、フォトレジスト（ＰＲ）、エポキシ（ｅｐｏｘｙ）系樹脂などを含んで形成されることができる。

上記絶縁膜は、１μｍ〜３μｍの厚さに形成することができる。上記絶縁膜の厚さが１μｍ未満である場合には、絶縁膜の損傷によるリーク電流が発生し、高周波でインダクタンスが低くなる波形不良またはコイル間のショート不良が発生する恐れがあり、３μｍを超過する場合には、容量特性が低下し得る。

次に、上記コイル導体パターン４２、４４が形成された絶縁基板２３の上部及び下部に磁性体層を積層して磁性体本体５０を形成することができる。

磁性体層を絶縁基板２３の両面に積層した後、ラミネート法や静水圧プレス法で圧着することで、磁性体本体５０を形成することができる。この際、上記孔を磁性体で充填することで、コア部を形成することができる。

また、上記磁性体本体５０の端面に露出されたコイル導体パターン４２、４４と接続する外部電極３１、３２を形成することができる。

上記外部電極３１、３２は、電気伝導性に優れた金属を含有するペーストで形成されることができる。例えば、上記ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）などの単独またはこれらの合金などを含有する伝導性ペーストであることができる。外部電極３１、３２は、外部電極３１、３２の形状によって印刷法やディッピング（ｄｉｐｐｉｎｇ）法などを行って形成することができる。

その他、上述の本発明の一実施形態によるチップ電子部品の特徴と同一の部分についての説明は省略する。

チップ電子部品の実装基板
図４は、図１のチップ電子部品が印刷回路基板に実装された状態を図示した斜視図である。

図４を参照すると、本実施形態によるチップ電子部品１００の実装基板２００は、チップ電子部品１００が水平に実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔して形成された第１及び第２電極パッド２２１、２２２と、を含む。

この際、上記チップ電子部品１００は、第１及び第２外部電極３１、３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触するように配置された状態で、半田２３０により印刷回路基板２１０と電気的に連結することができる。

上記の説明を除き、上述の本発明の第１実施形態によるチップ電子部品の特徴と重複される説明は省略する。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 薄膜型チップインダクター
２３ 絶縁基板
３１、３２ 外部電極
４２、４４ コイル導体パターン
４２ａ、４４ａ パターンめっき層
４２ｂ、４４ｂ 電解めっき層
４２ｃ、４４ｃ 異方性めっき層
４６ ビア電極
５０ 磁性体本体
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ 半田

Claims (8)

1. 絶縁基板、及び前記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、
   前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
   前記コイル導体パターンは、パターンめっき層と、前記パターンめっき層を覆うように形成された電解めっき層と、前記電解めっき層上に形成された異方性めっき層と、を含み、前記磁性体本体の長さ‐厚さ方向の断面において、前記電解めっき層は、前記絶縁基板に隣接した下辺の長さが上辺の長さより長く、前記異方性めっき層は前記絶縁基板上から形成されることを特徴とする、チップ電子部品。
2. 前記電解めっき層の断面形状は台形状であることを特徴とする、請求項１に記載のチップ電子部品。
3. 前記電解めっき層の上面は平面であることを特徴とする、請求項１に記載のチップ電子部品。
4. 前記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することを特徴とする、請求項１に記載のチップ電子部品。
5. 上部に第１及び第２電極パッドを有する印刷回路基板と、
   前記印刷回路基板上に設けられたチップ電子部品と、を含み、
   前記チップ電子部品は、絶縁基板、及び前記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、前記コイル導体パターンは、パターンめっき層と、前記パターンめっき層を覆うように形成された電解めっき層と、前記電解めっき層上に形成された異方性めっき層と、を含み、前記磁性体本体の長さ‐厚さ方向の断面において、前記電解めっき層は、前記絶縁基板に隣接した下辺の長さが上辺の長さより長く、前記異方性めっき層は前記絶縁基板上から形成されることを特徴とする、チップ電子部品の実装基板。
6. 前記電解めっき層の断面形状は台形状であることを特徴とする、請求項５に記載のチップ電子部品の実装基板。
7. 前記電解めっき層の上面は平面であることを特徴とする、請求項５に記載のチップ電子部品の実装基板。
8. 前記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することを特徴とする、請求項５に記載のチップ電子部品の実装基板。

Images