JP6107059B2 - レイアウトパターンの補正方法 - Google Patents
レイアウトパターンの補正方法 Download PDFInfo
- Publication number
- JP6107059B2 JP6107059B2 JP2012242617A JP2012242617A JP6107059B2 JP 6107059 B2 JP6107059 B2 JP 6107059B2 JP 2012242617 A JP2012242617 A JP 2012242617A JP 2012242617 A JP2012242617 A JP 2012242617A JP 6107059 B2 JP6107059 B2 JP 6107059B2
- Authority
- JP
- Japan
- Prior art keywords
- opc
- area
- processing
- functional block
- layout pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、実施の形態のパターン補正方法を実行するパターン補正装置2の構成図である。
図2は、マスターマシン4の構成図である。
スレーブマシン6の構成は、図2に示すマスターマシン4の構成と略同じである。ただしスレーブマシン6のHDDには、マスターマシン4の命令に応答してOPC処理を実行するOPCプログラムが記録されている。
図3〜5は、実施の形態のレイアウトパターン補正方法のフローチャートの一例である。
マスターマシン4は、まずフォトマスクのパターン(以下、レイアウトパターンと呼ぶ)を取得する。取得されるレイアウトパターンは、集積回路の形成に用いられる複数のフォトマスクそれぞれのパターンを有している。
図6は、集積回路のレイアウトパターン28を説明する図である。
図10〜13は、レイアウトパターンの分割工程を説明する図である。
機能ブロックの最小線幅は、その機能および世代(例えば、65nm世代)に応じて固有の値を有する。マスターマシン4は、機能ブロック領域30を分割する単位エリアのサイズを、機能ブロック領域30ごとに決定する(S8)。マスターマシン4はさらに、機能ブロック領域30の外側の領域(以下、機能ブロック外領域と呼ぶ)を分割する単位エリアのサイズを決定する(S8)。最小線幅に基づいて単位エリアのサイズを決定することにより、単位エリアに含まれるパターンのデータ量を概ねねらい値に揃えることができる。それにより、コンピュータでOPC処理する際に必要となるメモリ量がある程度予測することができ、後述する再測定(S20)および単位サイズの再設定の手間を抑制することができる。
マスターマシン4は単位サイズデータ54(図11)を参照して例えば、OPC処理が行われていない機能ブロック領域30のうち単位サイズ60が最も小さいものを、OPC処理を行うブロック(以下、処理対処ブロックと呼ぶ)に決定する(S10)。図11に示す例では、マスターマシン4はブロック名「SRAM1」に対応する第1機能ブロック30a(図6)を選択する。
次にマスターマシン4は図12に示すように、選択された機能ブロック領域30を単位エリア62に分割する(S12)。単位エリア62は上述したように、単位サイズ60を有する領域である。
図14及び15は、同時処理数の決定工程を説明する図である。
マスターマシン4は図14に示すように、機能ブロック領域30から分割された複数の単位エリア62から、複数のエリア72(以下、サンプルエリアと呼ぶ)を選択する。サンプルエリア72の数は例えば、ステップS4で識別子を取得したスレーブマシン6と同数である。サンプルエリア72の数は、スレーブマシン6の数より少なくてもよい。
マスターマシン4は、ステップS14でメモリ使用量が記録された単位エリアデータ64(図15)を参照して、ステップS14で測定されたメモリ使用量のうち最大のメモリ使用量(以下、最大メモリ使用量と呼ぶ)を検出する(S16)。
マスターマシン4は、各スレーブマシン6のOPC処理に使用可能なメモリ容量(以下、使用可能メモリ量と呼ぶ)が最大メモリ使用量以上であるか判断する(S18)。
各スレーブマシン6の使用可能メモリ量にステップS16で検出した最大メモリ使用量より小さいものが存在する場合、マスターマシン4は単位サイズ60(図11)を縮小する(S20)。その後マスターマシン4はステップS12に戻り、メモリ使用量を再測定する(S12〜S16)。
各スレーブマシン6の使用可能メモリ量が全て最大メモリ使用量以上の場合、マスターマシン4は、各スレーブマシン6にOPC処理の実行が可能か問い合わせる。
マスターマシン4は、OPC処理の実行が可能と回答した各スレーブマシン6が報告した空きメモリ量から、該報告時点での該スレーブマシン6の使用可能メモリ量M1(ステップS18参照)を算出する。マスターマシン4はさらに、算出した使用可能メモリ量M1をステップS16で検出した最大メモリ使用量M2で割り算して、各スレーブマシン6の同時処理数C(=M1/M2)を算出する(S24)。割り算の結果が整数でない場合には、少数点以下は切り捨てられる。スレーブマシン6が多コアマシンの場合、同時処理数Cは、使用可能メモリ量M1を最大メモリ使用量M2とコア数で割り算した数である。
同時処理数Cが1以上の場合、同時処理数と同数の単位エリア62を有する領域(以下、処理エリアと呼ぶ)をスレーブマシン6がOPC処理しても、メモリ不足が起きる可能性は低い。しかし同時処理数が1より小さい場合には、メモリ不足が起きる可能性が高い。そこでマスターマシン4は、ステップS22で処理命令先に決定したスレーブマシン6の同時使用量が1以上か否かを判断する(S26)。
―処理エリアの決定(S28、S30)―
マスターマシン4は、OPC処理が開始されていない単位エリア62の数がステップ24で算出した同時処理数Cのうちの最も大きい値Cmaxに並列数nを掛け算して得られる数値(=Cmax×n;以下、最大並列処理数と呼ぶ)より多いか判断する(S28)。OPC処理は、マスターマシン4がスレーブマシン6にOPC処理を命令した時点で開始する。
マスターマシン4は、ステップS22で処理命令先に決定されたスレーブマシン6に、ステップS30で決定した処理エリア74のOPC処理を命令する。
マスターマシン4はステップS34でスレーブマシン6にOPC処理を命令するとOPC処理の結果を待たずに、ステップS10で選択した機能ブロック30にOPC処理が開始されてない単位エリア62が存在するか判断する。この時マスターマシン4は、単位エリアデータ64の処理状況68(図15)を参照する。
ステップS28においてOPC処理が開始されていない単位エリア62の数が最大並列処理数(=Cmax×n)以下と判断した場合、処理エリア74に含まれる単位エリア62の数を1に決定する。すなわち単位エリア62を、OPCの処理対象に決定する。
ステップS36でOPC処理が開始されていない単位エリア62が存在しないと判断した場合、マスターマシン4は全てのOPC処理が終了するまで待機する。
OPC処理が済んでいない機能ブロック30が存在しないと判断した場合、マスターマシン4はさらに、機能ブロック外領域のOPC処理が終わっているか判断する(S40)。
機能ブロック外領域のOPC処理が終わっていると判断した場合、マスターマシン4は、OPC処理されたパターンを合成する(S42)。これにより、OPC処理されたマスクパターンが形成される。具体的には例えばマスターマシン4は、OPCデータに含まれるパターンデータをOR処理により合成する。
スレーブマシン6が一度にOPC処理できるパターン数は、コンピュータのメモリ容量によって制限される。そこでマスターマシン4は機能ブロック領域および機能ブロック外領域を単位エリア62に分割し、該単位エリア62を有する処理エリア74(図16)をOPC処理する。
図18及び19は、平準化処理(S32)を説明する図である。
集積回路のレイアウトパターンから機能ブロックに対応する機能ブロック領域を検出する工程と、
前記機能ブロック領域のパターン密度に基づいて、前記機能ブロック領域を分割するサイズを決定する工程と、
前記機能ブロック領域を、決定された前記サイズに分割して単位エリアを生成する工程と、
前記単位エリアをコンピュータにOPC処理させる工程と
を有するレイアウトパターンの補正方法。
付記1に記載のレイアウトパターンの補正方法において、
前記パターン密度は、前記機能ブロック領域に含まれるパターンの最小線幅に基づいて決定されることを特徴とするレイアウトパターンの補正方法。
付記1に記載のレイアウトパターンの補正方法において、
前記コンピュータに前記OPC処理させる工程では前記コンピュータを複数用意し、前記複数のコンピュータのうち前記OPC処理を実行していない第1コンピュータに前記OPCを命令した後に前記OPC処理が開始されていない前記単位エリアが存在する場合には、前記複数のコンピュータのうち前記OPC処理を実行していない第2コンピュータに前記OPC処理が開始されていない前記単位エリアの前記OPCを命令する
ことを特徴とするレイアウトパターンの補正方法。
付記1乃至3いずれか一項に記載のレイアウトパターンの補正方法において、さらに、
前記コンピュータに前記OPC処理させる工程の前に、複数の前記単位エリアから複数のエリアを選択し、選択された前記複数のエリアそれぞれにおけるOPC処理のメモリ使用量を測定する工程を有し、
前記コンピュータに前記OPC処理させる工程では、前記OPC処理が開始されていない前記単位エリアから一または複数の単位エリアを選択し、選択された前記各単位エリアを含む処理エリアを前記コンピュータにOPC処理させ、
前記処理エリアに含まれる前記単位エリアの数は、前記各コンピュータのOPC処理に使用可能なメモリ容量を測定された前記メモリ使用量のうちの最大のメモリ使用量で割り算して得られる同時処理数であることを
特徴とするレイアウトパターンの補正方法。
付記4のいずれか1項に記載のレイアウトパターンの補正方法において、
前記コンピュータに前記OPC処理させる工程では、複数の前記処理エリアを複数の前記コンピュータに並列してOPC処理させ、
前記各処理エリアに含まる前記単位エリアの数は、
前記OPC処理が開始されていない前記単位エリアが一定数より多く存在する場合に、前記各処理エリアを前記OPC処理する前記コンピュータが処理可能な最も大きい数であり、
前記OPC処理が開始されていない前記単位エリアが前記一定数以下の場合には、1であることを
特徴とするレイアウトパターンの補正方法。
付記5に記載のレイアウトパターンの補正方法において、
前記一定数は、前記各処理エリアをOPC処理する前記コンピュータごとに得られる前記同時処理数のうち最も大きい値に前記コンピュータの数を乗じた数であることを
特徴とするレイアウトパターンの補正方法。
付記4に記載のレイアウトパターンの補正方法において、
前記OPC処理のメモリ使用量を測定する工程では、前記複数のエリアの少なくとも一部を、前記機能ブロック領域の中央部から選択することを
特徴とするレイアウトパターンの補正方法。
4・・・マスターマシン
6・・・スレーブマシン
30・・・機能ブロック領域
54・・・単位サイズデータ
62・・・単位エリア
74・・・処理エリア
Claims (6)
- 集積回路のレイアウトパターンから機能ブロックに対応する機能ブロック領域を検出する工程と、
前記機能ブロック領域のパターン密度に基づいて、前記機能ブロック領域を分割するサイズを決定する工程と、
前記機能ブロック領域を、決定された前記サイズに分割して単位エリアを生成する工程と、
前記単位エリアをコンピュータにOPC処理させる工程と
を有するレイアウトパターンの補正方法。 - 請求項1に記載のレイアウトパターンの補正方法において、
前記パターン密度は、前記機能ブロック領域に含まれるパターンの最小線幅に基づいて決定されることを特徴とするレイアウトパターンの補正方法。 - 請求項1又は2に記載のレイアウトパターンの補正方法において、さらに、
前記コンピュータに前記OPC処理させる工程の前に、複数の前記単位エリアから複数のエリアを選択し、選択された前記複数のエリアそれぞれにおけるOPC処理のメモリ使用量を測定する工程を有し、
前記コンピュータに前記OPC処理させる工程では、前記OPC処理が開始されていない前記単位エリアから一または複数の単位エリアを選択し、選択された前記各単位エリアを含む処理エリアを前記コンピュータにOPC処理させ、
前記処理エリアに含まれる前記単位エリアの数は、前記各コンピュータのOPC処理に使用可能なメモリ容量を測定された前記メモリ使用量のうちの最大のメモリ使用量で割り算して得られる同時処理数であることを
特徴とするレイアウトパターンの補正方法。 - 請求項3に記載のレイアウトパターンの補正方法において、
前記コンピュータに前記OPC処理させる工程では、複数の前記処理エリアを複数の前記コンピュータに並列してOPC処理させ、
前記各処理エリアに含まる前記単位エリアの数は、
前記OPC処理が開始されていない前記単位エリアが一定数より多く存在する場合に、前記各処理エリアを前記OPC処理する前記コンピュータが処理可能な最も大きい数であり、
前記OPC処理が開始されていない前記単位エリアが前記一定数以下の場合には、1であることを
特徴とするレイアウトパターンの補正方法。 - 請求項4に記載のレイアウトパターンの補正方法において、
前記一定数は、前記各処理エリアをOPC処理する前記コンピュータごとに得られる前記同時処理数のうち最も大きい値に前記コンピュータの数を乗じた数であることを
特徴とするレイアウトパターンの補正方法。 - 請求項3に記載のレイアウトパターンの補正方法において、
前記OPC処理のメモリ使用量を測定する工程では、前記複数のエリアの少なくとも一部を、前記機能ブロック領域の中央部から選択することを
特徴とするレイアウトパターンの補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012242617A JP6107059B2 (ja) | 2012-11-02 | 2012-11-02 | レイアウトパターンの補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012242617A JP6107059B2 (ja) | 2012-11-02 | 2012-11-02 | レイアウトパターンの補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014092655A JP2014092655A (ja) | 2014-05-19 |
JP6107059B2 true JP6107059B2 (ja) | 2017-04-05 |
Family
ID=50936771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012242617A Expired - Fee Related JP6107059B2 (ja) | 2012-11-02 | 2012-11-02 | レイアウトパターンの補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6107059B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6482190B2 (ja) * | 2014-06-10 | 2019-03-13 | キヤノン株式会社 | リソグラフィに関するシミュレーションを行う演算方法、装置及びプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
JP2000323377A (ja) * | 1999-05-07 | 2000-11-24 | Nikon Corp | 近接効果補正方法 |
JP3360662B2 (ja) * | 1999-10-05 | 2002-12-24 | 日本電気株式会社 | 電子線ビーム描画方法および電子線ビーム描画用マスク |
SE0104131D0 (sv) * | 2001-12-10 | 2001-12-10 | Micronic Laser Systems Ab | Improved method and apparatus for image formation |
JP2004212482A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | フォトマスクの製造方法 |
JP2006235184A (ja) * | 2005-02-24 | 2006-09-07 | Seiko Epson Corp | 設計パターン補正装置、設計パターン補正方法、サイズ設定用データ算出装置、サイズ設定用データ算出方法、及びプログラム |
US7650587B2 (en) * | 2006-11-30 | 2010-01-19 | International Business Machines Corporation | Local coloring for hierarchical OPC |
JP4996972B2 (ja) * | 2007-05-21 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | マスクデータ生成方法およびマスクデータ生成システム |
-
2012
- 2012-11-02 JP JP2012242617A patent/JP6107059B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014092655A (ja) | 2014-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10643015B2 (en) | Properties in electronic design automation | |
US8683392B2 (en) | Double patterning methodology | |
JP4979142B2 (ja) | Icレイアウトの電気特性の計算 | |
US8930857B2 (en) | Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof | |
JP4530049B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
US20090106715A1 (en) | Programmable Design Rule Checking | |
WO2008063651A9 (en) | Model-based design verification | |
JP2013149286A (ja) | レイアウト設計データの増分分析 | |
US20140337810A1 (en) | Modular platform for integrated circuit design analysis and verification | |
JP2011197520A (ja) | フォトマスク製造方法 | |
CN101226326B (zh) | 使用具有可调精度的模拟检验掩模版图印刷适性的方法和*** | |
CN115470741B (zh) | 用于光源掩模协同优化的方法、电子设备和存储介质 | |
JP2003203849A (ja) | リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム | |
US20110145770A1 (en) | Device Annotation | |
JP6107059B2 (ja) | レイアウトパターンの補正方法 | |
JP2009014790A (ja) | フォトマスクパターン検証方法、フォトマスクパターン検証装置、半導体集積回路の製造方法、フォトマスクパターン検証制御プログラムおよび可読記憶媒体 | |
JP2014182219A (ja) | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 | |
JP5309623B2 (ja) | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 | |
JP2019159905A (ja) | 生成プログラム、生成装置及び生成方法 | |
JP4946655B2 (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 | |
JP2015201055A (ja) | 欠陥箇所予測装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 | |
US20230108555A1 (en) | Layout check system using full-chip layout and layout check method using the same | |
JP6123398B2 (ja) | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 | |
US20220292249A1 (en) | Efficient scheduling of tasks for resolution enhancement technique operations | |
JP5708103B2 (ja) | 設計支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6107059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |