JP6107059B2

JP6107059B2 - Layout pattern correction method

Info

Publication number: JP6107059B2
Application number: JP2012242617A
Authority: JP
Inventors: 弘貴吉岡; 雅彦峯村; 一弥須川
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2012-11-02
Filing date: 2012-11-02
Publication date: 2017-04-05
Anticipated expiration: 2032-11-02
Also published as: JP2014092655A

Description

本発明は、レイアウトパターンの補正方法に関する。 The present invention relates to a layout pattern correction method.

フォトマスク上に数十ｎｍ間隔で配置されたパターンをレジスト膜に転写すると、フォトマスク上のパターンとは異なった形状を有するレジストパターンが形成される。このようなパターン形状の変形は、フォトマスク上のパターンを光近接効果補正（Optical Proximity Correction; 以下ＯＰＣ処理と呼ぶ）することで抑制される。 When a pattern arranged at intervals of several tens of nanometers on a photomask is transferred to a resist film, a resist pattern having a shape different from the pattern on the photomask is formed. Such deformation of the pattern shape is suppressed by performing optical proximity correction (hereinafter referred to as OPC processing) on the pattern on the photomask.

特開２００４−２１２４８２号公報JP 2004-212482 A

ＯＰＣ処理は、コンピュータにより行われる。しかしコンピュータが一度にＯＰＣ処理できるパターン数は、コンピュータのメモリ容量によって制限される。そこでフォトマスクのパターンは複数の領域（以下、ＯＰＣエリアと呼ぶ）に分割され、複数のコンピュータが並列してそれぞれのＯＰＣエリアをＯＰＣ処理する。 The OPC process is performed by a computer. However, the number of patterns that the computer can perform OPC at a time is limited by the memory capacity of the computer. Therefore, the photomask pattern is divided into a plurality of regions (hereinafter referred to as OPC areas), and a plurality of computers perform OPC processing on the respective OPC areas in parallel.

集積回路が微細化すると、フォトマスクのパターン密度は増加する。するとＯＰＣエリア内のパターン数が増加し、ＯＰＣ処理に使用されるメモリ量が増加する。その結果、メモリ不足によりＯＰＣ処理に障害をきたし易くなる。 When the integrated circuit is miniaturized, the pattern density of the photomask increases. Then, the number of patterns in the OPC area increases, and the amount of memory used for OPC processing increases. As a result, the OPC process is liable to be damaged due to a memory shortage.

そこで集積回路が微細化すると、フォトマスクパターンの分割数を増やしてＯＰＣ処理が行われる。フォトマスクパターンの分割数が増加すると、ＯＰＣエリアが小さくなる。するとＯＰＣエリア内のパターン数が減少し、ＯＰＣ処理に使用されるメモリ量が抑制される。このため、ＯＰＣ処理に障害をきたし難くなる。 Therefore, when the integrated circuit is miniaturized, the OPC process is performed by increasing the number of divisions of the photomask pattern. When the division number of the photomask pattern you increase, OPC area decreases. Then, the number of patterns in the OPC area decreases, and the amount of memory used for the OPC process is suppressed. For this reason, it becomes difficult to cause an obstacle to the OPC processing.

しかしＯＰＣエリアの処理時間は、分割数に反比例して減少しない。分割数がＮ倍になった時の一ＯＰＣエリア当たりの処理時間は、分割前の処理時間の１／Ｎより長い。このためフォトマスクパターンの分割数が増加すると、フォトマスク全体のＯＰＣ処理時間が長くなる。 However, the processing time of the OPC area does not decrease in inverse proportion to the number of divisions. The processing time per OPC area when the number of divisions is N times is longer than 1 / N of the processing time before the division. For this reason, when the number of divisions of the photomask pattern increases, the OPC processing time of the entire photomask becomes longer.

上記の問題を解決するために、本方法の一観点によれば、集積回路のレイアウトパターンから機能ブロックに対応する機能ブロック領域を検出する工程と、前記機能ブロック領域のパターン密度に基づいて、前記機能ブロック領域を分割するサイズを決定する工程と、前記機能ブロック領域を、決定された前記サイズに分割して単位エリアを生成する工程と、前記単位エリアをコンピュータにＯＰＣ処理させる工程とを有するレイアウトパターンの補正方法が提供される。 In order to solve the above problem, according to one aspect of the present method, the step of detecting a functional block area corresponding to a functional block from a layout pattern of an integrated circuit, and the pattern density of the functional block area, A layout including a step of determining a size for dividing a functional block region, a step of generating a unit area by dividing the functional block region into the determined size, and a step of causing a computer to perform OPC processing on the unit area pattern of correction how is provided.

開示の方法によれば、フォトマスクパターンのＯＰＣ処理にかかる時間が短くなる。 According to the disclosed method, the time required for the OPC processing of the photomask pattern is shortened.

図１は、実施の形態のパターン補正方法を実行するパターン補正装置の構成図である。FIG. 1 is a configuration diagram of a pattern correction apparatus that executes a pattern correction method according to an embodiment. 図２は、マスターマシンの構成図である。FIG. 2 is a configuration diagram of the master machine. 図３は、実施の形態のレイアウトパターン補正方法のフローチャートの一例である。 Figure 3 is an example of a flowchart of the layout pattern correction method of implementation forms. 図４は、実施の形態のレイアウトパターン補正方法のフローチャートの一例である。 Figure 4 is an example of a flowchart of the layout pattern correction method of implementation forms. 図５は、実施の形態のレイアウトパターン補正方法のフローチャートの一例である。 Figure 5 is an example of a flowchart of the layout pattern correction method of implementation forms. 図６は、集積回路のレイアウトパターンを説明する図である。FIG. 6 is a diagram for explaining a layout pattern of an integrated circuit. 図７は、ネットリストの構成を示す図である。FIG. 7 is a diagram showing the configuration of the net list. 図８は、ネーミングルールを説明する図である。FIG. 8 is a diagram for explaining a naming rule. 図９は、機能ブロックの位置データを説明するテーブルである。 Figure 9 is a table illustrating the positional data of the function block. 図１０は、レイアウトパターンの分割工程を説明する図である。FIG. 10 is a diagram for explaining a layout pattern dividing step. 図１１は、単位サイズデータを説明するテーブルである。Figure 11 is a table that describes the unit size data. 図１２は、レイアウトパターンの分割工程を説明する図である。FIG. 12 is a diagram for explaining a layout pattern dividing step. 図１３は、単位エリアデータを説明するテーブルである。Figure 13 is a table that describes the unit area data. 図１４は、同時処理数の決定工程を説明する図である。FIG. 14 is a diagram for explaining the process of determining the number of simultaneous processes. 図１５は、同時処理数の決定工程を説明する図である。FIG. 15 is a diagram for explaining the process of determining the number of simultaneous processes. 図１６は、処理エリアの決定方法を説明する図である。FIG. 16 is a diagram illustrating a method for determining a processing area. 図１７は、ＯＰＣエリアが小さい場合の問題を説明する図である。FIG. 17 is a diagram illustrating a problem when the OPC area is small. 図１８は、平準化処理を説明する図である。FIG. 18 is a diagram for explaining the leveling process. 図１９は、平準化処理を説明する図である。FIG. 19 is a diagram illustrating the leveling process.

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof. Note that, even if the drawings are different, corresponding parts are denoted by the same reference numerals, and description thereof is omitted.

（１）パターン補正装置
図１は、実施の形態のパターン補正方法を実行するパターン補正装置２の構成図である。 (1) Pattern Correction Device FIG. 1 is a configuration diagram of a pattern correction device 2 that executes the pattern correction method of the embodiment.

パターン補正装置２は図１に示すように、マスターマシン４と、マスターマシン４の命令に従ってＯＰＣ処理を実行するスレーブマシン６と、マスターマシン４とスレーブマシン６を接続するネットワーク８とを有する。マスターマシン４およびスレーブマシン６は、コンピュータである。 As shown in FIG. 1, the pattern correction apparatus 2 includes a master machine 4, a slave machine 6 that executes OPC processing in accordance with instructions from the master machine 4, and a network 8 that connects the master machine 4 and the slave machine 6. The master machine 4 and the slave machine 6 are computers.

パターン補正装置２は、マスターマシン４によりレイアウトパターン（フォトマスク全体のパターン）を複数の領域に分割し、分割された領域をスレーブマシン６に並列処理させる。 The pattern correction apparatus 2 divides a layout pattern (a pattern of the entire photomask) into a plurality of areas by the master machine 4 and causes the slave machine 6 to process the divided areas in parallel.

―マスターマシン―
図２は、マスターマシン４の構成図である。 ―Master machine―
FIG. 2 is a configuration diagram of the master machine 4.

マスターマシン４は、例えばＣＰＵ（Central Processing Unit）１０と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１４と、ハードディスクを有するＨＤＤ（Hard Disk Drive）１６とを有する。ＨＤＤ１６は、コンピュータにより読取可能な記録媒体である。 The master machine 4 includes, for example, a CPU (Central Processing Unit) 10, a ROM (Read Only Memory) 12, a RAM (Random Access Memory) 14, and an HDD (Hard Disk Drive) 16 having a hard disk. The HDD 16 is a computer-readable recording medium.

さらにマスターマシン４は、ネットワークインターフェース１８と、キーボードやマウスなどの入力機器２０と、表示装置２２と、バス２４とを有する。バス２４には、上記各装置（ＣＰＵ等）が接続される。 The master machine 4 further includes a network interface 18, an input device 20 such as a keyboard and a mouse, a display device 22, and a bus 24. Each device (CPU or the like) is connected to the bus 24.

ＲＡＭ１４は、ＣＰＵ１０が直接アクセスできる主記憶装置（メインメモリ）である。ＨＤＤ１６は、補助記憶装置である。マスターマシン４は、ＤＶＤＤ（Digital Versatile Disc Driver）などの他の補助記憶装置を有してもよい。ＤＶＤＤには、ＤＶＤ−Ｒ（Digital Versatile Disk Recordable）などの記録媒体が装着される。 The RAM 14 is a main storage device (main memory) that can be directly accessed by the CPU 10. The HDD 16 is an auxiliary storage device. The master machine 4 may have another auxiliary storage device such as a DVDD (Digital Versatile Disc Driver). A recording medium such as a DVD-R (Digital Versatile Disk Recordable) is mounted on the DVDD.

ＣＰＵ１０はＨＤＤ１６を制御するとともに、ＨＤＤ１６に記録されたプログラムをＲＡＭ１４にロードし、ロードされたプログラムを実行する。ＲＡＭ１４にはプログラム以外にも、ＣＰＵ１０がプログラムを実行する際の途中データが一時的に記録される。 The CPU 10 controls the HDD 16, loads a program recorded on the HDD 16 into the RAM 14, and executes the loaded program. In addition to the program, the RAM 14 temporarily stores data during execution of the program by the CPU 10.

ＲＯＭ１２には、ＣＰＵ１０が実行する基本的なプログラム等が記録されている。 The ROM 12 stores basic programs executed by the CPU 10.

ＨＤＤ１６には、実施の形態のパターン補正方法をＣＰＵ１０に実行させるレイアウトパターン補正プログラム２６が記録されている。レイアウトパターン補正プログラムは、ＣＰＵ１０が実行可能なプログラムである。 The HDD 16 stores a layout pattern correction program 26 that causes the CPU 10 to execute the pattern correction method of the embodiment. The layout pattern correction program is a program that can be executed by the CPU 10.

―スレーブマシン―
スレーブマシン６の構成は、図２に示すマスターマシン４の構成と略同じである。ただしスレーブマシン６のＨＤＤには、マスターマシン４の命令に応答してＯＰＣ処理を実行するＯＰＣプログラムが記録されている。 ―Slave machine―
The configuration of the slave machine 6 is substantially the same as the configuration of the master machine 4 shown in FIG. However, an OPC program for executing an OPC process in response to an instruction from the master machine 4 is recorded in the HDD of the slave machine 6.

マスターマシン４とスレーブマシン６を有するコンピュータ群は、マスターマシン４のＣＰＵ１０がレイアウトパターン補正プログラム２６を実行するとともにスレーブマシンのＣＰＵがＯＰＣプログラムを実行することで、パターン補正装置になる。 The computer group having the master machine 4 and the slave machine 6 becomes a pattern correction device when the CPU 10 of the master machine 4 executes the layout pattern correction program 26 and the CPU of the slave machine executes the OPC program.

（２）パターン補正方法
図３〜５は、実施の形態のレイアウトパターン補正方法のフローチャートの一例である。 (2) Pattern Correction Method FIGS. 3 to 5 are examples of a flowchart of the layout pattern correction method according to the embodiment.

（i）前工程（Ｓ２〜Ｓ４）
マスターマシン４は、まずフォトマスクのパターン（以下、レイアウトパターンと呼ぶ）を取得する。取得されるレイアウトパターンは、集積回路の形成に用いられる複数のフォトマスクそれぞれのパターンを有している。 (I) Previous process (S2 to S4)
First, the master machine 4 acquires a photomask pattern (hereinafter referred to as a layout pattern). The obtained layout pattern has a pattern of each of a plurality of photomasks used for forming an integrated circuit.

具体的にはマスターマシン４は図３に示すように、ネットワーク８を介して集積回路の形成に用いられるフォトマスクの図形データ（以下、レイアウトデータと呼ぶ）を取得する（Ｓ２）。取得されたレイアウトデータは、例えばＨＤＤ１６に記録される。 Specifically, as shown in FIG. 3, the master machine 4 acquires graphic data (hereinafter referred to as layout data) of a photomask used for forming an integrated circuit via the network 8 (S2). The acquired layout data is recorded in the HDD 16, for example.

レイアウトデータは、例えばフォトマスクに含まれる各パターンの「形状」を表す形状情報と各パターンの「座標」と各パターンが含まれる「レイヤー」を表すレイヤー情報とを有する。「レイヤー」は、集積回路の形成に用いられる複数のフォトマスクを識別する識別子である。 The layout data includes, for example, shape information representing “shape” of each pattern included in the photomask, “coordinates” of each pattern, and layer information representing “layer” including each pattern. “Layer” is an identifier for identifying a plurality of photomasks used for forming an integrated circuit.

「形状」は例えば、多角形である。「座標」は例えば、各パターンの頂点座標である。レイヤーの識別子は例えば、層番号と型番号である。レイアウトデータのフォーマットは例えば、GDS II（Graphic Design System II）またはOASIS(Open Artwork System Interchange Standard)である。 The “shape” is, for example, a polygon. “Coordinates” are, for example, vertex coordinates of each pattern. The layer identifier is, for example, a layer number and a model number. The layout data format is, for example, GDS II (Graphic Design System II) or OASIS (Open Artwork System Interchange Standard).

マスターマシン４はさらに、ネットワーク８を介して該レイアウトデータに対応するネットリストを取得する（Ｓ２）。取得されたネットリストは、例えばＨＤＤ１６に記録される。 The master machine 4 further acquires a net list corresponding to the layout data via the network 8 (S2). The acquired netlist is recorded in, for example, the HDD 16.

マスターマシン４はさらに、ネットワーク８を介して上記レイアウトデータに対応するネーミングルールを取得する（Ｓ２）。取得されたネーミングルールは、例えばＨＤＤ１６に記録される。 The master machine 4 further acquires a naming rule corresponding to the layout data via the network 8 (S2). The acquired naming rule is recorded in, for example, the HDD 16.

マスターマシン４はさらに、ＯＰＣ処理するレイヤーの識別情報を取得する（Ｓ２）。具体的には例えばレイヤー名（例えば、「第１金属層」）がマスクパターンの設計者により、入力機器２０によりマスターマシン４に入力される。入力された識別情報は、例えば上記識別子に変換されＨＤＤ１６に記録される。 The master machine 4 further acquires identification information of the layer to be OPC processed (S2). Specifically, for example, a layer name (for example, “first metal layer”) is input to the master machine 4 by the input device 20 by the designer of the mask pattern. The input identification information is converted into the identifier, for example, and recorded in the HDD 16.

以後「レイアウトパターン」とは、取得されたレイヤー識別情報に対応するフォトマスク全体のパターンを意味する。「レイアウトデータ」とは、このレイアウトパターンのデータである。 Hereinafter, the “layout pattern” means a pattern of the entire photomask corresponding to the acquired layer identification information. “Layout data” is data of this layout pattern.

さらにマスターマシン４は図３に示すように、ネットワーク８に接続された各コンピュータに問い合わせてＯＰＣ処理の実行が可能な装置の識別情報（ホスト名など）を取得する（Ｓ４）。取得された識別情報は例えば、ＨＤＤ１６に記録される。ＯＰＣ処理の実行が可能なコンピュータの識別情報は、予めＨＤＤ１６に記録されていてもよい。取得された識別情報に対応するコンピュータは、スレーブマシン６として利用される。 Further, as shown in FIG. 3, the master machine 4 inquires each computer connected to the network 8 and acquires identification information (host name, etc.) of an apparatus capable of executing the OPC process (S4). The acquired identification information is recorded in the HDD 16, for example. The identification information of the computer capable of executing the OPC process may be recorded in the HDD 16 in advance. A computer corresponding to the acquired identification information is used as the slave machine 6.

（ii）機能ブロック領域の検出（Ｓ６）
図６は、集積回路のレイアウトパターン２８を説明する図である。 (Ii) Function block area detection (S6)
FIG. 6 is a diagram for explaining the layout pattern 28 of the integrated circuit.

ＡＳＩＣ（Application Specific Integrated Circuit）など集積回路は、一定の機能を有する機能ブロック（例えば、ＳＲＡＭ（Static Random Access Memory）やＣＰＵなど）を含んでいる。このような集積回路のレイアウトパターン２８は図６に示すように、機能ブロックに対応する機能ブロック領域３０を含んでいる。 An integrated circuit such as an ASIC (Application Specific Integrated Circuit) includes a functional block having a certain function (for example, an SRAM (Static Random Access Memory) or a CPU). As shown in FIG. 6, the integrated circuit layout pattern 28 includes a functional block area 30 corresponding to the functional block.

マスターマシン４は、集積回路のレイアウトパターン２８から機能ブロックに対応する機能ブロック領域３０を検出する（Ｓ６）。 The master machine 4 detects the functional block area 30 corresponding to the functional block from the layout pattern 28 of the integrated circuit (S6).

具体的には例えばマスターマシン４はまず、レイアウトパターン２８に対応するネットリスト（結線情報）からセル名を検出する。 Specifically, for example, the master machine 4 first detects a cell name from a net list (connection information) corresponding to the layout pattern 28.

図７は、ネットリストの構成を示す図である。集積回路は、集積回路に含まれる各ゲート（論理ゲートやバッファなど）の端子（ピン）がどのように接続されているかを示す結線情報により表される。 FIG. 7 is a diagram showing the configuration of the net list. Integrated circuit is represented by connection information indicating terminals of the gate (such as logic gates and buffers) included in the integrated circuit (pin) is any good urchin connection.

ネットリストには図７に示すように、各機能ブロックの結線情報３２が記録されている。ネットリストはさらに、ネット名３４とセル名３６とを有している。ネット名３４は、機能ブロックの整理番号である。セル名３６は、機能ブロックのネットリスト上の名称である。ネット名３４およびセル名３６は、結線情報３２に対応している。 As shown in FIG. 7, connection information 32 of each functional block is recorded in the net list. The net list further includes a net name 34 and a cell name 36. The net name 34 is a function block reference number. The cell name 36 is a name on the net list of the functional block. The net name 34 and the cell name 36 correspond to the connection information 32.

機能ブロック領域３０(図６参照)内の各パターンのデータ（形状情報、座標、レイヤー情報；以後、パターンデータと呼ぶ）は、ネットリストのセル名３６が対応付けられている。 Each pattern data (shape information, coordinates, layer information; hereinafter referred to as pattern data) in the functional block area 30 (see FIG. 6) is associated with a cell name 36 of the netlist.

マスターマシン４はまず、ステップＳ２で取得したネットリストからセル名３６を検出する。マスターマシン４はネットリストから検出したセル名３６をキーとして、ステップＳ２で取得したレイアウトデータを検索して、各機能ブロック領域３０内のパターンに対応するパターンデータを検出する。マスターマシン４は検出したパターンデータに基づいて、各機能ブロック領域３０の位置座標（例えば、対角する頂点の座標）を算出する。 First, the master machine 4 detects the cell name 36 from the net list acquired in step S2. The master machine 4 searches the layout data acquired in step S2 using the cell name 36 detected from the net list as a key, and detects pattern data corresponding to the pattern in each functional block area 30. Based on the detected pattern data, the master machine 4 calculates position coordinates (for example, coordinates of diagonal vertices) of each functional block region 30.

図８は、ネーミングルール３８を説明する図である。ネーミングルール３８は、セル名３６とデバイスパターン４０の対応関係を示すデータである。デバイスパターン３８は、機能ブロックの名称（以下、機能ブロック名と呼ぶ）である。デバイスパターン４０から、機能ブロックの機能や最小線幅などを知ることができる。 FIG. 8 is a diagram for explaining the naming rule 38. The naming rule 38 is data indicating the correspondence between the cell name 36 and the device pattern 40. The device pattern 38 is a function block name (hereinafter referred to as a function block name). From the device pattern 40, the function of the functional block, the minimum line width, and the like can be known.

マスターマシン４はステップＳ２で取得したネーミングルール３８を検索して、ネットリストから検出したセル名３６に対応するデバイスパターン４０を検出する。 The master machine 4 searches the naming rule 38 acquired in step S2, and detects the device pattern 40 corresponding to the cell name 36 detected from the net list.

マスターマシン４は、算出した機能ブロック領域３０の位置座標と検出したデバイスパターン４０とを有する機能ブロック領域３０の位置データを生成する。図９は、機能ブロック領域３０の位置データ４２を説明するテーブルである。 The master machine 4 generates position data of the functional block area 30 having the calculated position coordinates of the functional block area 30 and the detected device pattern 40. FIG. 9 is a table for explaining the position data 42 of the functional block area 30.

機能ブロック領域３０の位置データ４２は例えば図９に示すように、機能ブロック名４４（すなわち、デバイスパターン４０）を有する複数のデータ（例えば、レコード）を有する。該データはそれぞれ、機能ブロック名４４と、機能ブロック名４４に対応する機能ブロック領域３０の左下頂点の位置座標４６と、該機能ブロック名４４に対応する機能ブロック領域３０の右上頂点の位置座標４８とを有する。座標の単位は、例えばμｍである。 The position data 42 in the functional block area 30 includes a plurality of data (for example, records) having a functional block name 44 (that is, a device pattern 40) as shown in FIG. 9, for example. The data includes a function block name 44, a position coordinate 46 of the lower left vertex of the function block area 30 corresponding to the function block name 44, and a position coordinate 48 of the upper right vertex of the function block area 30 corresponding to the function block name 44, respectively. And have. The unit of coordinates is, for example, μm.

機能ブロック領域３０の位置データ４２を参照することで、機能ブロック領域３０の位置と機能ブロック３０の最小線幅などを知ることができる。 By referring to the position data 42 of the functional block area 30, the position of the functional block area 30 and the minimum line width of the functional block 30 can be known.

（iii）分割工程（Ｓ８〜Ｓ１２）
図１０〜１３は、レイアウトパターンの分割工程を説明する図である。 (Iii) Division process (S8 to S12)
10 to 13 are diagrams for explaining a layout pattern dividing step.

図６に示すように、集積回路のレイアウトパターン２８は多くの場合、複数の機能ブロック領域３０を有している。第１機能ブロック領域３０ａ〜第３機能ブロック領域３０ｃは、例えばＳＲＡＭに対応する領域である。第４機能ブロック領域３０ｄは、例えばロジック回路に対応する領域である。第５機能ブロック領域３０ｅは、例えば入出力回路に対応する領域である。 As shown in FIG. 6, the layout pattern 28 of the integrated circuit often has a plurality of functional block regions 30. The first function block area 30a to the third function block area 30c are areas corresponding to, for example, an SRAM. The fourth functional block region 30d is a region corresponding to, for example, a logic circuit. The fifth functional block area 30e is an area corresponding to, for example, an input / output circuit.

図１０（ａ）には、第１機能ブロック領域３０ａ内の一部分が示されている。図１０（ｂ）には、第５機能ブロック領域３０ｅ内の一部分が示されている。図１０（ａ）及び（ｂ）に示すように、第１機能ブロック領域３０ａ内のパターン５０の線幅と第５機能ブロック領域３０ｅのパターン５２の線幅は異なる。第２機能ブロック領域３０ｂ〜第４機能ブロック領域３０ｄ内のパターンの線幅も、他のブロック内の線幅とは異なる。 FIG. 10A shows a part in the first functional block region 30a. FIG. 10B shows a part in the fifth functional block region 30e. As shown in FIGS. 10A and 10B, the line width of the pattern 50 in the first functional block region 30a is different from the line width of the pattern 52 in the fifth functional block region 30e. The line widths of the patterns in the second functional block region 30b to the fourth functional block region 30d are also different from the line widths in the other blocks.

―単位サイズの決定（Ｓ８）―
機能ブロックの最小線幅は、その機能および世代（例えば、６５ｎｍ世代）に応じて固有の値を有する。マスターマシン４は、機能ブロック領域３０を分割する単位エリアのサイズを、機能ブロック領域３０ごとに決定する（Ｓ８）。マスターマシン４はさらに、機能ブロック領域３０の外側の領域（以下、機能ブロック外領域と呼ぶ）を分割する単位エリアのサイズを決定する（Ｓ８）。最小線幅に基づいて単位エリアのサイズを決定することにより、単位エリアに含まれるパターンのデータ量を概ねねらい値に揃えることができる。それにより、コンピュータでＯＰＣ処理する際に必要となるメモリ量がある程度予測することができ、後述する再測定（Ｓ２０）および単位サイズの再設定の手間を抑制することができる。 -Determination of unit size (S8)-
The minimum line width of a functional block has a unique value depending on its function and generation (for example, 65 nm generation). The master machine 4 determines the size of the unit area for dividing the functional block area 30 for each functional block area 30 (S8). The master machine 4 further determines the size of a unit area for dividing an area outside the functional block area 30 (hereinafter referred to as an area outside the functional block) (S8). By determining the size of the unit area based on the minimum line width, the data amount of the pattern included in the unit area can be roughly set to a target value. As a result, the amount of memory required for OPC processing by the computer can be predicted to some extent, and the trouble of remeasurement (S20) and resetting of the unit size described later can be suppressed.

単位エリアは、一定のサイズを有する領域である。単位エリアのサイズとは例えば、単位エリアが矩形領域の場合、各辺の一定の長さである。単位エリアのサイズは以後、単位サイズと呼ばれる。 The unit area is an area having a certain size. The size of the unit area is, for example, a certain length of each side when the unit area is a rectangular area. The unit area size is hereinafter referred to as a unit size.

単位サイズは例えば、各機能ブロック（機能ブロック領域３０に対応する機能ブロック）の最小線幅の数倍（例えば、４〜１０倍）の辺長である。マスターマシン４は、決定した単位サイズを有する単位サイズデータを生成する。図１１は、単位サイズデータ５４を説明するテーブルである。 The unit size is, for example, a side length several times (for example, 4 to 10 times) the minimum line width of each functional block (functional block corresponding to the functional block region 30). The master machine 4 generates unit size data having the determined unit size. FIG. 11 is a table for explaining the unit size data 54.

単位サイズデータ５４は図１１に示すように、機能ブロック名４４または機能ブロック外領域の名称５６に対応するブロック名５８と該ブロック名５８に対応する領域の単位サイズ６０とをそれぞれ有する複数のデータ（例えば、レコード）を有する。単位サイズの単位は、例えばμｍである。例えば「ＳＲＡＭ１」の単位サイズは、縦６．５μｍ、横６．５μｍである。 As shown in FIG. 11, the unit size data 54 includes a plurality of pieces of data each having a block name 58 corresponding to the function block name 44 or the name 56 of the area outside the function block and a unit size 60 of the area corresponding to the block name 58. (For example, record). The unit of the unit size is, for example, μm. For example, the unit size of “SRAM1” is 6.5 μm in length and 6.5 μm in width.

各機能ブロック領域の最小線幅は、例えば入力機器２０からマスターマシン４に入力される。具体的には例えばマスターマシン４は、ステップＳ６で検出した機能ブロック名４４を表示装置２２に表示する。するとマスクパターンの設計者は、機能ブロック名４４から判明する各機能ブロックの最小線幅をマスターマシン４に入力する。 The minimum line width of each functional block area is input from the input device 20 to the master machine 4, for example. Specifically, for example, the master machine 4 displays the function block name 44 detected in step S6 on the display device 22. Then, the mask pattern designer inputs the minimum line width of each functional block found from the functional block name 44 to the master machine 4.

―処理対象ブロックの決定（Ｓ１０）―
マスターマシン４は単位サイズデータ５４（図１１）を参照して例えば、ＯＰＣ処理が行われていない機能ブロック領域３０のうち単位サイズ６０が最も小さいものを、ＯＰＣ処理を行うブロック（以下、処理対処ブロックと呼ぶ）に決定する（Ｓ１０）。図１１に示す例では、マスターマシン４はブロック名「ＳＲＡＭ１」に対応する第１機能ブロック３０ａ（図６）を選択する。 -Determination of processing target block (S10)-
For example, the master machine 4 refers to the unit size data 54 (FIG. 11), and, for example, among the functional block areas 30 that have not been subjected to OPC processing, the block having the smallest unit size 60 is subjected to OPC processing (hereinafter referred to as processing processing). (Referred to as a block) (S10). In the example shown in FIG. 11, the master machine 4 selects the first functional block 30a (FIG. 6) corresponding to the block name “SRAM1”.

単位サイズ６０が最も小さい機能ブロック領域を処理対象ブロックに選択することで、メモリ不足によりＯＰＣ処理に障害をきたさないかを早期に検知することができる。 By selecting the functional block area having the smallest unit size 60 as the processing target block, it is possible to detect at an early stage whether or not the OPC processing is hindered due to a memory shortage.

―機能ブロックの分割（Ｓ１２）―
次にマスターマシン４は図１２に示すように、選択された機能ブロック領域３０を単位エリア６２に分割する（Ｓ１２）。単位エリア６２は上述したように、単位サイズ６０を有する領域である。 ―Division of functional blocks (S12) ―
Next, as shown in FIG. 12, the master machine 4 divides the selected functional block area 30 into unit areas 62 (S12). The unit area 62 is an area having the unit size 60 as described above.

さらにマスターマシン４は、分割された単位エリア６２の位置などを表すデータ６４（以下、単位エリアデータと呼ぶ）を生成する。図１３は、単位エリアデータ６４を説明するテーブルである。図１３に示すように単位エリアデータ６４は例えば、単位エリア６２の対角する頂点の座標６６と処理状況６８とメモリ使用量７０とをそれぞれ有する複数のデータ（例えば、レコード）を有している。 Further, the master machine 4 generates data 64 (hereinafter referred to as unit area data) representing the position of the divided unit area 62 and the like. FIG. 13 is a table for explaining the unit area data 64. As shown in FIG. 13, the unit area data 64 has, for example, a plurality of data (for example, records) each having a coordinate 66 of a diagonal vertex of the unit area 62, a processing status 68, and a memory usage 70. .

頂点座標６６は例えば、単位エリア６２の左下の頂点座標と単位エリア６２の右上の頂点座標である。処理状況６８は、各単位エリア６２のＯＰＣ処理が開始済み（すなわち、各単位エリア６２のＯＰＣ処理をスレーブマシン６に命令済み）であるか否かを示す。ＯＰＣ処理が終了している場合も、「ＯＰＣ処理は開始済み」である。 The vertex coordinates 66 are, for example, the lower left vertex coordinates of the unit area 62 and the upper right vertex coordinates of the unit area 62. The processing status 68 indicates whether or not the OPC processing of each unit area 62 has been started (that is, the OPC processing of each unit area 62 has been instructed to the slave machine 6). Even when the OPC process is completed, the “OPC process has been started”.

処理状況６８の初期値は、未処理である。メモリ使用量７０は、各単位エリア６２のＯＰＣ処理に使われるメモリ量である。メモリ使用量７０の初期値は、ヌル・データである。 The initial value of the processing status 68 is unprocessed. The memory usage 70 is the amount of memory used for the OPC process of each unit area 62. The initial value of the memory usage 70 is null data.

（iv）同時処理数の決定工程（Ｓ１４〜Ｓ２６）
図１４及び１５は、同時処理数の決定工程を説明する図である。 (Iv) Step of determining the number of simultaneous processes (S14 to S26)
14 and 15 are diagrams for explaining the process of determining the number of simultaneous processes.

―メモリ使用量の測定（Ｓ１４）―
マスターマシン４は図１４に示すように、機能ブロック領域３０から分割された複数の単位エリア６２から、複数のエリア７２（以下、サンプルエリアと呼ぶ）を選択する。サンプルエリア７２の数は例えば、ステップＳ４で識別子を取得したスレーブマシン６と同数である。サンプルエリア７２の数は、スレーブマシン６の数より少なくてもよい。 -Measurement of memory usage (S14)-
As shown in FIG. 14, the master machine 4 selects a plurality of areas 72 (hereinafter referred to as sample areas) from a plurality of unit areas 62 divided from the functional block region 30. For example, the number of sample areas 72 is the same as the number of slave machines 6 that acquired the identifier in step S4. The number of sample areas 72 may be smaller than the number of slave machines 6.

マスターマシン４は、ステップＳ４で取得した識別子に対応するスレーブマシン６それぞれに、サンプルエリア７２のＯＰＣ処理を行わせる。各スレーブマシン６は、異なるサンプルエリア７２をＯＰＣ処理する。尚、あるエリア（領域）をＯＰＣ処理するとは、該エリア内のパターンをＯＰＣ処理することを意味する。 The master machine 4 causes each slave machine 6 corresponding to the identifier acquired in step S4 to perform the OPC process of the sample area 72. Each slave machine 6 performs OPC processing on a different sample area 72. Note that OPC processing of an area (area) means that OPC processing is performed on a pattern in the area.

各スレーブマシン６は、ＯＰＣ処理に使用されたメモリ使用量をマスターマシン４に送信する。メモリ使用量は、例えば各スレーブマシン６のＯＳ（Operating System）により検出される。各スレーブマシン６はさらに、ＯＰＣ処理されたサンプルエリア７２のパターンデータをマスターマシン４に送信する。 Each slave machine 6 transmits the amount of memory used for the OPC process to the master machine 4. The memory usage is detected by, for example, an OS (Operating System) of each slave machine 6. Each slave machine 6 further transmits the pattern data of the sample area 72 subjected to the OPC process to the master machine 4.

各スレーブマシン６のＯＰＣ処理プログラムは、略同じものである。したがって各スレーブマシン６のメモリ使用量は、処理対象ブロックが同じであれば略同じである。 The OPC processing program of each slave machine 6 is substantially the same. Therefore, the memory usage of each slave machine 6 is substantially the same if the processing target blocks are the same.

マスターマシン４は各サンプルエリア７２のメモリ使用量を受信すると、単位エリアデータ６４（図１３参照）のメモリ使用量７０を受信したメモリ使用量で書き換える。具体的にはマスターマシン４は、ＯＰＣ処理された各サンプルエリア７２の頂点座標６６に対応するメモリ使用量７０の初期値（ヌルデータ）を、該各サンプルエリア７２をＯＰＣ処理したスレーブマシン６のメモリ使用量で置き換える。 When the master machine 4 receives the memory usage of each sample area 72, the master machine 4 rewrites the memory usage 70 of the unit area data 64 (see FIG. 13) with the received memory usage. Specifically, the master machine 4 uses the initial value (null data) of the memory usage 70 corresponding to the vertex coordinates 66 of each sample area 72 subjected to the OPC processing, and the memory of the slave machine 6 that performs the OPC processing for each sample area 72. Replace with usage.

マスターマシン４はさらに、図１５に示すように、単位エリアデータ６４の処理状況６８を変更する。具体的にはマスターマシン４は、（ＯＰＣ処理が行われた）各サンプルエリア７２に対応する処理状況６８を、ＯＰＣ処理の開始済みを意味する「完了」に変更する。 The master machine 4 further changes the processing status 68 of the unit area data 64 as shown in FIG. The master machine 4 is specifically, to change the processing-like status 68 corresponding to the (OPC processing is performed) each sample area 72, to "completion", which means started the OPC process.

マスターマシン４はさらに、ＯＰＣ処理された各サンプルエリア７２のパターンデータを有するレイアウトデータ（以下、ＯＰＣデータと呼ぶ）を生成する。ＯＰＣデータのフォーマットは例えば、GDS IIまたはOASISである。ＯＰＣデータのフォーマットは、GDS IIまたはOASISへの変換が可能な他のフォーマットであってもよい。 The master machine 4 further generates layout data (hereinafter referred to as OPC data) having pattern data of each sample area 72 subjected to OPC processing. The format of the OPC data is, for example, GDS II or OASIS. The OPC data format may be other formats that can be converted to GDS II or OASIS.

このような手順によりマスターマシン４は、選択された複数のエリア（サンプルエリア７２）それぞれにおけるＯＰＣ処理のメモリ使用量（主記憶装置におけるメモリ使用量）を測定する（Ｓ１４）。なお後述するように、マスターマシン４は単位サイズを縮小して、メモリ使用量を再測定することがある。 By such a procedure, the master machine 4 measures the memory usage (memory usage in the main storage device) of the OPC process in each of the plurality of selected areas (sample area 72) (S14). Incidentally, as described later, the master machine 4 to shrink the unit size, it is possible to re-measure the memory usage.

サンプルエリア７２の一部（例えば、半数）は、パターン密度が高くなり易い機能ブロック領域３０の中央部から選択されることが好ましい。 A part (for example, half) of the sample area 72 is preferably selected from the central part of the functional block region 30 where the pattern density tends to be high.

メモリ使用量は、全てのサンプルエリア７２について測定されることが好ましい。しかし所定の時間内に全ての測定が終了しない場合には、マスターマシン４は全サンプルエリアのうちの一定数（例えば、７〜８割）の測定が終了した時点で、ステップ１４を終了してもよい。 The memory usage is preferably measured for all sample areas 72. However, if all the measurements are not completed within a predetermined time, the master machine 4 ends step 14 when a certain number (for example, 70 to 80%) of all the sample areas have been measured. Also good.

―最大メモリ使用量の検出（Ｓ１６）―
マスターマシン４は、ステップＳ１４でメモリ使用量が記録された単位エリアデータ６４（図１５）を参照して、ステップＳ１４で測定されたメモリ使用量のうち最大のメモリ使用量（以下、最大メモリ使用量と呼ぶ）を検出する（Ｓ１６）。 -Detection of maximum memory usage (S16)-
The master machine 4 refers to the unit area data 64 (FIG. 15) in which the memory usage is recorded in step S14, and the maximum memory usage (hereinafter referred to as the maximum memory usage) among the memory usage measured in step S14. (Referred to as quantity) is detected (S16).

―判断（Ｓ１８）―
マスターマシン４は、各スレーブマシン６のＯＰＣ処理に使用可能なメモリ容量（以下、使用可能メモリ量と呼ぶ）が最大メモリ使用量以上であるか判断する（Ｓ１８）。 -Judgment (S18)-
The master machine 4 determines whether the memory capacity that can be used for the OPC process of each slave machine 6 (hereinafter referred to as “usable memory amount”) is equal to or greater than the maximum memory usage amount (S18).

使用可能メモリ量は例えば、スレーブマシン６の空きメモリ量に一定の係数（例えば、０．８）を掛け算して得られるメモリ量である。空きメモリ量とは、アプリケーションプログラムを実行していないスレーブマシン６で使用されていないメモリの量である。使用可能メモリ量は、予測値である。 The usable memory amount is, for example, a memory amount obtained by multiplying the free memory amount of the slave machine 6 by a certain coefficient (for example, 0.8). The free memory amount is the amount of memory that is not used by the slave machine 6 that is not executing the application program. The usable memory amount is a predicted value.

―再測定（Ｓ２０）―
各スレーブマシン６の使用可能メモリ量にステップＳ１６で検出した最大メモリ使用量より小さいものが存在する場合、マスターマシン４は単位サイズ６０（図１１）を縮小する（Ｓ２０）。その後マスターマシン４はステップＳ１２に戻り、メモリ使用量を再測定する（Ｓ１２〜Ｓ１６）。 -Remeasurement (S20)-
If there is a usable memory amount of each slave machine 6 that is smaller than the maximum memory usage detected in step S16, the master machine 4 reduces the unit size 60 (FIG. 11) (S20). Thereafter, the master machine 4 returns to step S12 and remeasures the memory usage (S12 to S16).

―処理命令先マシンの決定（Ｓ２２）―
各スレーブマシン６の使用可能メモリ量が全て最大メモリ使用量以上の場合、マスターマシン４は、各スレーブマシン６にＯＰＣ処理の実行が可能か問い合わせる。 -Determination of processing instruction destination machine (S22)-
When the usable memory amount of each slave machine 6 is equal to or greater than the maximum memory use amount, the master machine 4 inquires each slave machine 6 whether the OPC process can be executed.

スレーブマシン６はＯＰＣ処理の実行が可能な場合、ＯＰＣ処理の実行が可能であることをマスターマシン４に回答する。スレーブマシン６はさらに、回答時点での空きメモリ量をマスターマシン４に報告する。スレーブマシン６は、先に命令されたＯＰＣ処理の実行中などの理由で新たなＯＰＣ処理の実行が困難な場合、新たなＯＰＣ処理の実行が困難であることをマスターマシン４に回答する。 When the slave machine 6 can execute the OPC process, it replies to the master machine 4 that the OPC process can be executed. Further, the slave machine 6 reports the free memory amount at the time of answering to the master machine 4. If the execution of the new OPC process is difficult due to reasons such as the execution of the previously instructed OPC process, the slave machine 6 replies to the master machine 4 that the execution of the new OPC process is difficult.

マスターマシン４は例えば、ＯＰＣ処理の実行が可能であると最初に回答したスレーブマシン６を、ＯＰＣ処理の命令先に決定する（Ｓ２２）。マスターマシン４はさらに、ＯＰＣ処理の実行が可能と回答したスレーブマシンの数（以下、並列数と呼ぶ）をカウントし記録する。 For example, the master machine 4 determines the slave machine 6 that firstly replied that the execution of the OPC process is possible as the instruction destination of the OPC process (S22). Further, the master machine 4 counts and records the number of slave machines (hereinafter referred to as the parallel number) that answered that the OPC process can be executed.

―同時処理数の算出（Ｓ２４）―
マスターマシン４は、ＯＰＣ処理の実行が可能と回答した各スレーブマシン６が報告した空きメモリ量から、該報告時点での該スレーブマシン６の使用可能メモリ量Ｍ１（ステップＳ１８参照）を算出する。マスターマシン４はさらに、算出した使用可能メモリ量Ｍ１をステップＳ１６で検出した最大メモリ使用量Ｍ２で割り算して、各スレーブマシン６の同時処理数Ｃ（＝Ｍ１／Ｍ２）を算出する（Ｓ２４）。割り算の結果が整数でない場合には、少数点以下は切り捨てられる。スレーブマシン６が多コアマシンの場合、同時処理数Ｃは、使用可能メモリ量Ｍ１を最大メモリ使用量Ｍ２とコア数で割り算した数である。 -Calculation of the number of simultaneous processes (S24)-
The master machine 4 calculates the available memory amount M1 (see step S18) of the slave machine 6 at the time of reporting from the free memory amount reported by each slave machine 6 that has replied that the execution of the OPC process is possible. Further, the master machine 4 divides the calculated usable memory amount M1 by the maximum memory usage amount M2 detected in step S16 to calculate the simultaneous processing number C (= M1 / M2) of each slave machine 6 (S24). . If the result of the division is not an integer, the decimal point is rounded down. When the slave machine 6 is a multi-core machine, the simultaneous processing number C is a number obtained by dividing the usable memory amount M1 by the maximum memory usage amount M2 and the number of cores.

算出された同時処理数Ｃは、各スレーブマシン６がメモリ不足を起こさずに同時にＯＰＣ処理できる単位エリア６２の最大数である。 The calculated simultaneous processing number C is the maximum number of unit areas 62 in which each slave machine 6 can simultaneously perform OPC processing without causing a memory shortage.

―同時処理数の検査（Ｓ２６）―
同時処理数Ｃが１以上の場合、同時処理数と同数の単位エリア６２を有する領域（以下、処理エリアと呼ぶ）をスレーブマシン６がＯＰＣ処理しても、メモリ不足が起きる可能性は低い。しかし同時処理数が１より小さい場合には、メモリ不足が起きる可能性が高い。そこでマスターマシン４は、ステップＳ２２で処理命令先に決定したスレーブマシン６の同時使用量が１以上か否かを判断する（Ｓ２６）。 -Inspection of the number of simultaneous processing (S26)-
When the number of simultaneous processes C is 1 or more, even if the slave machine 6 performs the OPC process on an area having the same number of unit areas 62 as the number of simultaneous processes (hereinafter referred to as a process area), it is unlikely that a memory shortage will occur. However, if the number of simultaneous processes is smaller than 1, there is a high possibility that a memory shortage will occur. Therefore, the master machine 4 determines whether or not the simultaneous usage amount of the slave machine 6 determined as the processing instruction destination in step S22 is 1 or more (S26).

同時使用量が１より小さい場合には、マスターマシン４はステップＳ２２に戻り、別の処理命令先を決定する。同時使用量が１以上の場合には、マスターマシン４はステップＳ２８に進む。 If the simultaneous usage amount is smaller than 1, the master machine 4 returns to step S22 and determines another processing instruction destination. If the simultaneous usage amount is 1 or more, the master machine 4 proceeds to step S28.

（v）ＯＰＣ処理（Ｓ２８、Ｓ３０、Ｓ３４）
―処理エリアの決定（Ｓ２８、Ｓ３０）―
マスターマシン４は、ＯＰＣ処理が開始されていない単位エリア６２の数がステップ２４で算出した同時処理数Ｃのうちの最も大きい値Ｃmaxに並列数ｎを掛け算して得られる数値（＝Ｃmax×ｎ；以下、最大並列処理数と呼ぶ）より多いか判断する（Ｓ２８）。ＯＰＣ処理は、マスターマシン４がスレーブマシン６にＯＰＣ処理を命令した時点で開始する。 (V) OPC processing (S28, S30, S34)
-Determination of processing area (S28, S30)-
The master machine 4 is a numerical value (= Cmax × n) obtained by multiplying the largest value Cmax of the simultaneous processing numbers C calculated in step 24 by the number of unit areas 62 for which the OPC processing has not started is multiplied by the parallel number n. Hereinafter referred to as the maximum number of parallel processes) is determined (S28). The OPC process starts when the master machine 4 instructs the slave machine 6 to perform the OPC process.

この時マスターマシン４は、単位エリアデータ６４（図１５）を参照して、ＯＰＣ処理が開始していない単位エリア６２（処理状況５８が「未処理」の単位エリア）の数を検出する。 At this time, the master machine 4 refers to the unit area data 64 (FIG. 15), and detects the number of unit areas 62 where the OPC processing has not started (unit areas whose processing status 58 is “unprocessed”).

ＯＰＣ処理が開始していない単位エリア６２の数が最大並列処理数（＝Ｃｍａｘ×ｎ）より多いと判断した場合、マスターマシン４はスレーブマシン６にＯＰＣ処理させる処理エリアを決定する。図１６は、処理エリアの決定方法を説明する図である。 If it is determined that the number of unit areas 62 for which OPC processing has not started is greater than the maximum number of parallel processes (= Cmax × n), the master machine 4 determines a processing area for the slave machine 6 to perform OPC processing. FIG. 16 is a diagram illustrating a method for determining a processing area.

図１６には、単位エリア６２に分割された機能ブロック領域３０が示されている。ハッチングされている単位エリア６２は、ＯＰＣ処理が開始済みである。ハッチングされていない単位エリア６２は、ＯＰＣ処理が開始されていない。 FIG. 16 shows the functional block area 30 divided into unit areas 62. The hatched unit area 62 has already started the OPC process. In the unit area 62 that is not hatched, the OPC process is not started.

マスターマシン４は図１６に示すように、ＯＰＣ処理が開始されていない単位エリア（ＯＰＣ処理済みのものも含む）から一または複数のエリアを選択し、選択された単位エリア６２を有する領域を処理エリア７４に決定する（Ｓ３０）。この時マスターマシン４は、単位エリアデータ６４（図１５参照）の処理状況６８を参照して、ＯＰＣ処理が開始されていない単位エリア（処理状況５８が「未処理」の単位エリア）の一部または全部を処理エリア７４に含める領域に決定する。 As shown in FIG. 16, the master machine 4 selects one or a plurality of areas from the unit areas (including those that have been OPC processed) where the OPC processing has not started, and processes the area having the selected unit area 62. The area 74 is determined (S30). At this time, the master machine 4 refers to the processing status 68 of the unit area data 64 (see FIG. 15), and part of the unit area where the OPC processing is not started (the unit area whose processing status 58 is “unprocessed”). Alternatively, the entire area is determined to be included in the processing area 74.

処理エリア７４に含まる単位エリア６２の数は、ステップＳ２２でＯＰＣ処理の命令先を決定したスレーブマシン６の同時処理数Ｃである。同時処理数Ｃは多くの場合、２以上である。 The number of unit areas 62 included in the processing area 74 is the simultaneous processing number C of the slave machine 6 that has determined the instruction destination of the OPC processing in step S22. The number C of simultaneous processes is often 2 or more.

ＯＰＣ処理されていない単位エリア６２の数が同時処理数Ｃより少ない場合、処理エリア７４に含まれる単位エリア６２の数は同時処理数Ｃより小さくする。 When the number of unit areas 62 not subjected to OPC processing is smaller than the simultaneous processing number C, the number of unit areas 62 included in the processing area 74 is made smaller than the simultaneous processing number C.

すなわち処理エリア７４に含まれる単位エリア６２の数は、同時処理数Ｃ以下に制限される。一方、処理エリア７４の形状は一定の形状に制限されない。例えば、処理エリア７４の形状はＬ字形であってもよい。 That is, the number of unit areas 62 included in the processing area 74 is limited to the number of simultaneous processes C or less. On the other hand, the shape of the processing area 74 is not limited to a certain shape. For example, the shape of the processing area 74 may be L-shaped.

尚、ステップ３２は後述する「（vi）平準化処理」で説明する。 Step 32 will be described in “(vi) Leveling process” described later.

―ＯＰＣ処理（Ｓ３４）―
マスターマシン４は、ステップＳ２２で処理命令先に決定されたスレーブマシン６に、ステップＳ３０で決定した処理エリア７４のＯＰＣ処理を命令する。 -OPC processing (S34)-
The master machine 4 commands the slave machine 6 determined as the processing command destination in step S22 to perform the OPC process in the processing area 74 determined in step S30.

マスターマシン４はＯＰＣ処理を命令すると、単位エリアデータ６４（図１５参照）のうち上記処理エリア７４に含まれる単位エリア６２の処理状況６８を「未処理」から「完了」に変更する。 When the master machine 4 instructs the OPC processing, the processing status 68 of the unit area 62 included in the processing area 74 in the unit area data 64 (see FIG. 15) is changed from “unprocessed” to “completed”.

ＯＰＣ処理を命令されたスレーブマシン６は、上記処理エリア７４のＯＰＣ処理を行う。スレーブマシン６はＯＰＣ処理が終わると、ＯＰＣ処理の結果をマスターマシン４に送信する。マスターマシン４に送信される「ＯＰＣ処理の結果」は、ＯＰＣ処理されたパターンのパターンデータ（以下、ＯＰＣ処理されたパターンデータと呼ぶ）である。 The slave machine 6 instructed to perform the OPC process performs the OPC process in the processing area 74. When the OPC process is completed, the slave machine 6 transmits the result of the OPC process to the master machine 4. The “OPC process result” transmitted to the master machine 4 is pattern data of an OPC-processed pattern (hereinafter referred to as OPC-processed pattern data).

マスターマシン４はＯＰＣ処理されたパターンデータを受信すると、受信したパターンデータをＯＰＣデータに追加する。ＯＰＣデータは、ステップＳ１４で説明したように、ＯＰＣ処理されたパターンデータを有するレイアウトデータである。 When the master machine 4 receives the OPC-processed pattern data, the master machine 4 adds the received pattern data to the OPC data. As described in step S14, the OPC data is layout data having pattern data subjected to OPC processing.

―未処理エリアのＯＰＣ処理（Ｓ３６）―
マスターマシン４はステップＳ３４でスレーブマシン６にＯＰＣ処理を命令するとＯＰＣ処理の結果を待たずに、ステップＳ１０で選択した機能ブロック３０にＯＰＣ処理が開始されてない単位エリア６２が存在するか判断する。この時マスターマシン４は、単位エリアデータ６４の処理状況６８（図１５）を参照する。 -OPC processing of unprocessed area (S36)-
When the master machine 4 commands the slave machine 6 to execute the OPC process in step S34, the master machine 4 does not wait for the result of the OPC process and determines whether there is a unit area 62 in which the OPC process has not been started in the function block 30 selected in step S10. . At this time, the master machine 4 refers to the processing status 68 (FIG. 15) of the unit area data 64.

ＯＰＣ処理が開始していない単位エリア６２が存在すると判断した場合、マスターマシン４はステップＳ２２に戻って、ステップＳ２２〜ステップＳ３６を再度実行する。これにより、複数の処理エリア７４がそれぞれ、複数のスレーブマシン６により並列してＯＰＣ処理される。 If it is determined that there is a unit area 62 for which the OPC process has not started, the master machine 4 returns to step S22 and executes steps S22 to S36 again. As a result, the plurality of processing areas 74 are each subjected to OPC processing in parallel by the plurality of slave machines 6.

マスターマシン４はステップＳ３６で、複数のスレーブマシン６のうちＯＰＣ処理を実行していない（すなわち、実行中でない）第１スレーブマシン６にＯＰＣを命令した後にＯＰＣ処理が開始されていない単位エリアが存在するか否か判断する。マスターマシン４は、ＯＰＣ処理が開始されていない単位エリアが存在すると判断するとステップＳ２２に戻って、複数のコンピュータ６のうちＯＰＣ処理を実行していない第２コンピュータにＯＰＣ処理が開始されていない単位エリアのＯＰＣを命令する。 In step S36, the master machine 4 has a unit area in which the OPC process is not started after instructing the OPC process to the first slave machine 6 that is not executing the OPC process (that is, not being executed) among the plurality of slave machines 6. Determine if it exists. When the master machine 4 determines that there is a unit area for which the OPC process has not been started, the master machine 4 returns to step S22, and a unit in which the OPC process has not been started for the second computer that is not executing the OPC process among the plurality of computers 6 is returned. Command area OPC.

（vi）平準化処理（Ｓ３２）
ステップＳ２８においてＯＰＣ処理が開始されていない単位エリア６２の数が最大並列処理数（＝Ｃｍａｘ×ｎ）以下と判断した場合、処理エリア７４に含まれる単位エリア６２の数を１に決定する。すなわち単位エリア６２を、ＯＰＣの処理対象に決定する。 (Vi) Leveling process (S32)
If it is determined in step S28 that the number of unit areas 62 for which OPC processing has not started is equal to or less than the maximum number of parallel processes (= Cmax × n), the number of unit areas 62 included in the processing area 74 is determined to be 1. That is, the unit area 62 is determined as an OPC processing target.

これにより後述するように、各スレーブマシン６で処理される単位エリア６２の数が平準化される。 Thereby, as will be described later, the number of unit areas 62 processed in each slave machine 6 is leveled.

（vii）未処理ブロックのＯＰＣ処理（Ｓ３８）
ステップＳ３６でＯＰＣ処理が開始されていない単位エリア６２が存在しないと判断した場合、マスターマシン４は全てのＯＰＣ処理が終了するまで待機する。 (Vii) OPC processing of unprocessed block (S38)
If it is determined in step S36 that there is no unit area 62 for which OPC processing has not started, the master machine 4 waits until all OPC processing is completed.

全てのＯＰＣ処理が終了すると、マスターマシン４はＯＰＣ処理が済んだ機能ブロック領域３０のブロック名５８を記録する。マスターマシン４はさらに、ＯＰＣ処理が済んでいない機能ブロック３０が存在するか判断する（Ｓ３８）。 When all the OPC processes are completed, the master machine 4 records the block name 58 of the functional block area 30 for which the OPC process has been completed. The master machine 4 further determines whether there is a functional block 30 that has not been subjected to the OPC process (S38).

ＯＰＣ処理が済んでいない機能ブロック３０が存在すると判断した場合には、マスターマシン４はステップＳ１０に戻って、ＯＰＣ処理が済んでいない機能ブロック３０に対してステップＳ１０〜ステップＳ３６を再度実行する。 When it is determined that there is a functional block 30 that has not been subjected to the OPC process, the master machine 4 returns to step S10 and executes steps S10 to S36 again for the functional block 30 that has not been subjected to the OPC process.

（viii）機能ブロック外領域のＯＰＣ処理（Ｓ４０）
ＯＰＣ処理が済んでいない機能ブロック３０が存在しないと判断した場合、マスターマシン４はさらに、機能ブロック外領域のＯＰＣ処理が終わっているか判断する（Ｓ４０）。 (Viii) OPC processing of area outside functional block (S40)
When it is determined that there is no functional block 30 that has not been subjected to the OPC process, the master machine 4 further determines whether the OPC process for the area outside the functional block has been completed (S40).

機能ブロック外領域のＯＰＣ処理が終わっていないと判断した場合、マスターマシン４はステップＳ１０に戻って、機能ブロック外領域に対してステップＳ１０〜ステップＳ３８を再度実行する。この時マスターマシン４およびスレーブマシン６は、機能ブロック外領域を機能ブロック領域とみなして各ステップを実行する。 If it is determined that the OPC processing for the function block outside area is not completed, the master machine 4 returns to Step S10 and executes Steps S10 to S38 again for the function block outside area. At this time, the master machine 4 and the slave machine 6 execute each step by regarding the area outside the functional block as the functional block area.

（ix）後処理（Ｓ４２）
機能ブロック外領域のＯＰＣ処理が終わっていると判断した場合、マスターマシン４は、ＯＰＣ処理されたパターンを合成する（Ｓ４２）。これにより、ＯＰＣ処理されたマスクパターンが形成される。具体的には例えばマスターマシン４は、ＯＰＣデータに含まれるパターンデータをＯＲ処理により合成する。 (Ix) Post-processing (S42)
If it is determined that the OPC processing for the area outside the functional block has been completed, the master machine 4 synthesizes the OPC-processed pattern (S42). As a result, a mask pattern subjected to the OPC process is formed. Specifically, for example, the master machine 4 combines pattern data included in the OPC data by OR processing.

マスターマシン４はさらに、ＯＰＣ処理されたマスクパターンを出力する。出力されるマスクパターンのフォーマットは、例えばGDS IIまたはOASISである。 The master machine 4 further outputs a mask pattern subjected to OPC processing. Format of the mask pattern output is, for example, a GDS II or OASIS.

（３）単位エリアごとのＯＰＣ処理
スレーブマシン６が一度にＯＰＣ処理できるパターン数は、コンピュータのメモリ容量によって制限される。そこでマスターマシン４は機能ブロック領域および機能ブロック外領域を単位エリア６２に分割し、該単位エリア６２を有する処理エリア７４（図１６）をＯＰＣ処理する。 (3) OPC processing for each unit area The number of patterns that the slave machine 6 can perform OPC processing at a time is limited by the memory capacity of the computer. Therefore, the master machine 4 divides the functional block area and the functional block outside area into unit areas 62, and performs OPC processing on the processing area 74 (FIG. 16) having the unit areas 62.

単位エリア６２は、全てのスレーブマシン６がメモリ不足を起こさずにＯＰＣ処理できる領域である。単位エリア６２は、ブロック領域（機能ブロック領域および機能ブロック外領域）ごとに異なる。 The unit area 62 is an area where all slave machines 6 can perform OPC processing without causing a memory shortage. The unit area 62 is different for each block area (functional block area and non-functional block area).

そこで各ブロック領域の単位エリア６２のうち最も小さい単位エリア６２でレイアウトパターンを分割し、該分割により得られる領域（ＯＰＣエリア）内のパターンをＯＰＣ処理することも考えられる。この場合ＯＰＣエリアが予め決定されていれば、Ｓ６〜Ｓ３２は省略される。しかし、ＯＰＣエリアの決定は容易ではない。さらに上記のように最も小さいＯＰＣエリアをＯＰＣ処理する方法には、レイアウトパターン全体のＯＰＣ処理時間が長くなるという問題がある。 Therefore, it is also conceivable to divide the layout pattern in the smallest unit area 62 among the unit areas 62 of each block area, and perform OPC processing on the pattern in the area (OPC area) obtained by the division. In this case, if the OPC area is determined in advance, S6 to S32 are omitted. However, it is not easy to determine the OPC area. Furthermore, the method of performing OPC processing on the smallest OPC area as described above has a problem that the OPC processing time of the entire layout pattern becomes long.

図１７は、ＯＰＣエリア７６が小さい場合の問題を説明する図である。ＯＰＣ処理では、ＯＰＣエリア７６内のマスクパターン７８の像が近接するマスクパターン８０から受ける影響が補正される。このためＯＰＣ処理は、ＯＰＣエリア７６より広い領域８２内の全てのパターンに対して行われる。しかしＯＰＣ処理されたパターンのうちＯＰＣエリア７６内のパターンだけが利用され、ＯＰＣエリア７６の外側でＯＰＣ処理されたパターンのデータは捨てられる。 FIG. 17 is a diagram for explaining a problem when the OPC area 76 is small. In the OPC process, the influence of the image of the mask pattern 78 in the OPC area 76 from the adjacent mask pattern 80 is corrected. For this reason, the OPC process is performed on all patterns in the area 82 wider than the OPC area 76. However, only the pattern within the OPC area 76 among the OPC processed patterns is used, and the data of the pattern subjected to the OPC processing outside the OPC area 76 is discarded.

したがってレイアウトパターン全体のＯＰＣ処理にかかる時間（以下、全ＯＰＣ処理時間と呼ぶ）は、ＯＰＣエリア７６が小さくなりレイアウトパターンの分割数が増えるほど増加する。このためＯＰＣエリア７６が小さくなるほど、全ＯＰＣ処理時間は長くなる。 Therefore, the time required for the OPC processing of the entire layout pattern (hereinafter referred to as the total OPC processing time) increases as the OPC area 76 decreases and the number of layout pattern divisions increases. For this reason, the smaller the OPC area 76, the longer the total OPC processing time.

さらに分割された領域がマスターマシン４とスレーブマシン６の間で送受信される回数も、ＯＰＣエリア７６が小さくなりレイアウトパターンの分割数が増えるほど多くなる。このため、全ＯＰＣ処理時間はさらに長くなる。 Further, the number of times the divided area is transmitted / received between the master machine 4 and the slave machine 6 also increases as the OPC area 76 becomes smaller and the layout pattern division number increases. This further increases the total OPC processing time.

一方図３〜１６を参照して説明したレイアウトパターンの補正方法によれば、各スレーブマシン６によりＯＰＣ処理される領域（処理エリア７４）が広くなるので、全ＯＰＣ処理時間は短くなる。さらに分割された領域がマスターマシン４とスレーブマシン６の間で送受信される回数が少なくなるので、全ＯＰＣ処理時間はさらに短くなる。 On the other hand, according to the layout pattern correction method described with reference to FIGS. 3 to 16, since the area (processing area 74) subjected to OPC processing by each slave machine 6 is widened, the total OPC processing time is shortened. Furthermore, since the number of times that the divided area is transmitted and received between the master machine 4 and the slave machine 6 is reduced, the total OPC processing time is further shortened.

（４）平準化処理
図１８及び１９は、平準化処理（Ｓ３２）を説明する図である。 (4) Leveling Process FIGS. 18 and 19 are diagrams for explaining the leveling process (S32).

図１８には、ステップＳ２２〜３６により処理エリア７４が順次ＯＰＣ処理される過程が示されている。横軸は、各スレーブマシン６の名称である。縦軸は、各スレーブマシンＳＬ１〜ＳＬ５により処理される単位エリア６２の数（処理数）である。 FIG. 18 shows a process in which the processing area 74 is sequentially OPC processed in steps S22 to S36. The horizontal axis is the name of each slave machine 6. The vertical axis represents the number of unit areas 62 (number of processes) processed by each of the slave machines SL1 to SL5.

今、スレーブマシンＳＬ１の同時処理数を１とする。スレーブマシンＳＬ２の同時処理数を２とする。スレーブマシンＳＬ３の同時処理数を３とする。スレーブマシンＳＬ４の同時処理数を４とする。スレーブマシンＳＬ５の同時処理数を５とする。単位エリア６２の総数は２５とする。 Now, the number of simultaneous processes of the slave machine SL1 is 1. The number of simultaneous processes of the slave machine SL2 is 2. Assume that the number of simultaneous processes of the slave machine SL3 is three. Assume that the number of simultaneous processes of the slave machine SL4 is four. The number of simultaneous processes of the slave machine SL5 is 5. The total number of unit areas 62 is 25.

ステップＳ２２〜Ｓ３６により処理エリア７４が順次スレーブマシンＳＬ１〜ＳＬ５に割り当てられ、複数のスレーブマシン６が複数の処理エリア７４を並列してＯＰＣ処理する。図１８に示す例では、一巡目の割り当て（処理命令）により各スレーブマシンＳＬ１〜ＳＬ５が処理する単位エリア６２の数８４は、各スレーブマシンＳＬ１〜ＳＬ５の同時処理数である。 The processing areas 74 are sequentially assigned to the slave machines SL1 to SL5 through steps S22 to S36, and the plurality of slave machines 6 perform the OPC process on the plurality of processing areas 74 in parallel. In the example shown in FIG. 18, the number 84 of unit areas 62 processed by each slave machine SL1 to SL5 by the first round of allocation (processing instruction) is the number of simultaneous processes of each slave machine SL1 to SL5.

二巡目の割り当てにより各スレーブマシンＳＬ１〜ＳＬ５が処理する単位エリア６２の数８６は、スレーブマシンＳＬ１では同時処理数（＝１）である。スレーブマシンＳＬ２〜スレーブマシンＳＬ５では零である。これは、スレーブマシンＳＬ１に処理エリア７４が割り当てられる時点で、スレーブマシンＳＬ２〜スレーブマシンＳＬ５は一巡目で割り当てられたＯＰＣ処理が済んでいないためである（Ｓ２２）。 The number 86 of unit areas 62 processed by the slave machines SL1 to SL5 by the second round allocation is the number of simultaneous processes (= 1) in the slave machine SL1. It is zero in slave machine SL2 to slave machine SL5. This is because when the processing area 74 is assigned to the slave machine SL1, the slave machine SL2 to the slave machine SL5 have not completed the OPC process assigned in the first round (S22).

三巡目の割り当てにより各スレーブマシンＳＬ１〜ＳＬ５が処理する単位エリア６２の数８８は、スレーブマシンＳＬ１とスレーブマシンＳＬ２では同時処理数である。スレーブマシンＳＬ３〜スレーブマシンＳＬ５では零である。 The number 88 of unit areas 62 processed by each of the slave machines SL1 to SL5 by the third round allocation is the number of simultaneous processes in the slave machine SL1 and the slave machine SL2. It is zero in slave machine SL3 to slave machine SL5.

この時の最大同時処理数Ｃｍａｘは、スレーブマシンＳＬ１の同時処理数（＝１）とスレーブマシンＳＬ２の同時処理数Ｃ（＝２）のうち最も大きい同時処理数（＝２）である。並列数ｎは２である。したがって最大並列処理数（＝Ｃｍａｘ×ｎ）は、４（＝２×２）である。ＯＰＣ処理が開始されていない単位エリア６２の数は、９である。 The maximum simultaneous processing number Cmax at this time is the largest simultaneous processing number (= 2) among the simultaneous processing number (= 1) of the slave machine SL1 and the simultaneous processing number C (= 2) of the slave machine SL2. The parallel number n is 2. Therefore, the maximum number of parallel processes (= Cmax × n) is 4 (= 2 × 2). The number of unit areas 62 in which the OPC process has not started is nine.

故に、ＯＰＣ処理が開始されていない単位エリア６２の数（＝９）は、最大並列処理数（＝４）より大きい。このためスレーブマシンＳＬ１とスレーブマシンＳＬ２には、同時処理数と同数の単位エリア６２を含む処理エリア７４が割り当てられる（Ｓ３０）。 Therefore, the number (= 9) of unit areas 62 in which the OPC process has not started is larger than the maximum number of parallel processes (= 4). Therefore, the processing area 74 including the same number of unit areas 62 as the number of simultaneous processes is allocated to the slave machine SL1 and the slave machine SL2 (S30).

四巡目の割り当てでは、スレーブマシンＳＬ１とスレーブマシンＳＬ３に単位エリア６２が割り当てられる。この時の最大同時処理数Ｃｍａｘは、スレーブマシンＳＬ１の同時処理数Ｃ（＝１）とスレーブマシンＳＬ３の同時処理数Ｃ（＝３）のうち最も大きい同時処理数Ｃｍａｘ（＝３）である。並列数ｎは２である。したがって最大並列処理数（＝Ｃｍａｘ×ｎ）は、６（＝３×２）である。ＯＰＣ処理が開始されていない単位エリア６２の数は、６である。 In the fourth allocation, the unit area 62 is allocated to the slave machine SL1 and the slave machine SL3. The maximum simultaneous processing number Cmax at this time is the largest simultaneous processing number Cmax (= 3) among the simultaneous processing number C (= 1) of the slave machine SL1 and the simultaneous processing number C (= 3) of the slave machine SL3. The parallel number n is 2. Therefore, the maximum number of parallel processes (= Cmax × n) is 6 (= 3 × 2). The number of unit areas 62 in which the OPC process has not started is six.

故に、ＯＰＣ処理が開始されていない単位エリア６２の数（＝６）は、最大並列処理数（＝６）以下である。このためスレーブマシンＳＬ１とスレーブマシンＳＬ３には、単位エリアが割り当てられる（Ｓ３２）。 Therefore, the number (= 6) of unit areas 62 where the OPC process has not started is equal to or less than the maximum number of parallel processes (= 6). For this reason, unit areas are allocated to the slave machines SL1 and SL3 (S32).

五巡目の割り当てでも、ＯＰＣ処理が開始されていない単位エリア６２の数は、最大並列処理数以下になる。したがってスレーブマシンＳＬ１〜ＳＬ４に、単位エリアが割り当てられる。このため図１８に示すように、各スレーブマシンＳＬ１〜ＳＬ５の処理数は平準化される。各スレーブマシン６の同時処理数および単位エリア６２の総数は、図１８の例と同じである。 Even in the fifth round of allocation, the number of unit areas 62 for which OPC processing has not started is equal to or less than the maximum number of parallel processes. Therefore, unit areas are allocated to the slave machines SL1 to SL4. For this reason, as shown in FIG. 18, the number of processes of each of the slave machines SL1 to SL5 is leveled. The number of simultaneous processes of each slave machine 6 and the total number of unit areas 62 are the same as in the example of FIG.

図１９には、平準化処理（Ｓ３２）が行われない場合の例が示されている。横軸は、各スレーブマシン６の名称である。縦軸は、各スレーブマシン６により処理される単位エリア６２の数（処理数）である。 FIG. 19 shows an example in which the leveling process (S32) is not performed. The horizontal axis is the name of each slave machine 6. The vertical axis represents the number of unit areas 62 processed by each slave machine 6 (the number of processes).

三巡目の割り当てまでは各スレーブマシンの処理数は、平準化処理を行う場合と同じである。しかし図１９に示す例では、四順目以降も各スレーブマシンの処理数は同時処理数と同数である。このため図１９に示すように、各スレーブマシンの処理数にバラつきが生じる。その結果、全ＯＰＣ処理時間が長くなる。 Until the third round of allocation, the number of processes of each slave machine is the same as when performing the leveling process. However, in the example shown in FIG. 19, the number of processes of each slave machine is the same as the number of simultaneous processes after the fourth order. For this reason, as shown in FIG. 19, the number of processes of each slave machine varies. As a result, the total OPC processing time becomes longer.

各割り当てサイクルでＯＰＣ処理が開始（命令）される単位エリア６２の数は最大でも、最大並列処理数（＝Ｃｍａｘ×ｎ）である。したがって図１８に示すように、ＯＰＣ処理が開始（命令）されていない単位エリア６２の数が最大並列処理数以下になった時点でＯＰＣ処理する領域を単位エリアにすれば、各スレーブマシンの処理数に生じるバラつきは小さくなる。 The maximum number of unit areas 62 in which OPC processing is started (commanded) in each allocation cycle is the maximum number of parallel processes (= Cmax × n). Therefore, as shown in FIG. 18, when the number of unit areas 62 for which OPC processing is not started (commanded) becomes equal to or less than the maximum number of parallel processing, the area of the OPC processing is set as the unit area. Variations in numbers are reduced.

以上の例では、ＯＰＣ処理が開始されていない単位エリア６２の数が最大並列処理数（＝Ｃｍａｘ×ｎ）以下の場合に、平準化処理が行われる。しかしＯＰＣ処理が開始されていない単位エリア６２の数が最大並列処理数以外の一定数以下の場合に、平準化処理が行われてもよい。 In the above example, the leveling process is performed when the number of unit areas 62 for which the OPC process has not started is equal to or less than the maximum number of parallel processes (= Cmax × n). However, the leveling process may be performed when the number of unit areas 62 for which the OPC process has not started is equal to or less than a certain number other than the maximum number of parallel processes.

例えば、ＯＰＣ処理が開始されていない単位エリア６２の数が同時処理数のうち２番に大きい同時処理数に並列数ｎをかけた数以下の場合に、平準化処理が行われてもよい。この場合でも、スレーブマシンの処理数に生じるバラつきは、平準化処理を行わない場合より小さくなる。 For example, the leveling process may be performed when the number of unit areas 62 in which the OPC process has not been started is equal to or less than the number of simultaneous processings that is the second largest among the simultaneous processing numbers multiplied by the parallel number n. Even in this case, the variation occurring in the number of processes of the slave machine is smaller than that in the case where the leveling process is not performed.

以上の例ではマスターマシン４は、ＯＰＣ処理を行わない。しかしマスターマシン４が、スレーブマシン６とともにＯＰＣ処理を行ってもよい。 In the above example, the master machine 4 does not perform the OPC process. However, the master machine 4 may perform the OPC process together with the slave machine 6.

以上の実施の形態に関し、更に以下の付記を開示する。 Regarding the above embodiment, the following additional notes are disclosed.

（付記１）
集積回路のレイアウトパターンから機能ブロックに対応する機能ブロック領域を検出する工程と、
前記機能ブロック領域のパターン密度に基づいて、前記機能ブロック領域を分割するサイズを決定する工程と、
前記機能ブロック領域を、決定された前記サイズに分割して単位エリアを生成する工程と、
前記単位エリアをコンピュータにＯＰＣ処理させる工程と
を有するレイアウトパターンの補正方法。 (Appendix 1)
Detecting a functional block area corresponding to the functional block from the layout pattern of the integrated circuit;
Determining a size of dividing the functional block area based on a pattern density of the functional block area;
Dividing the functional block region into the determined size to generate a unit area;
And a step of causing the computer to perform OPC processing on the unit area.

（付記２）
付記１に記載のレイアウトパターンの補正方法において、
前記パターン密度は、前記機能ブロック領域に含まれるパターンの最小線幅に基づいて決定されることを特徴とするレイアウトパターンの補正方法。 (Appendix 2)
In the layout pattern correction method according to attachment 1,
The method of correcting a layout pattern, wherein the pattern density is determined based on a minimum line width of a pattern included in the functional block region.

（付記３）
付記１に記載のレイアウトパターンの補正方法において、
前記コンピュータに前記ＯＰＣ処理させる工程では前記コンピュータを複数用意し、前記複数のコンピュータのうち前記ＯＰＣ処理を実行していない第１コンピュータに前記ＯＰＣを命令した後に前記ＯＰＣ処理が開始されていない前記単位エリアが存在する場合には、前記複数のコンピュータのうち前記ＯＰＣ処理を実行していない第２コンピュータに前記ＯＰＣ処理が開始されていない前記単位エリアの前記ＯＰＣを命令する
ことを特徴とするレイアウトパターンの補正方法。 (Appendix 3)
In the layout pattern correction method according to attachment 1,
In the step of causing the computer to perform the OPC process, a plurality of the computers are prepared, and the OPC process is not started after instructing the OPC to a first computer that is not executing the OPC process among the plurality of computers. If there is an area, a layout pattern in which the OPC of the unit area in which the OPC processing is not started is instructed to a second computer that is not executing the OPC processing among the plurality of computers. Correction method.

（付記４）
付記１乃至３いずれか一項に記載のレイアウトパターンの補正方法において、さらに、
前記コンピュータに前記ＯＰＣ処理させる工程の前に、複数の前記単位エリアから複数のエリアを選択し、選択された前記複数のエリアそれぞれにおけるＯＰＣ処理のメモリ使用量を測定する工程を有し、
前記コンピュータに前記ＯＰＣ処理させる工程では、前記ＯＰＣ処理が開始されていない前記単位エリアから一または複数の単位エリアを選択し、選択された前記各単位エリアを含む処理エリアを前記コンピュータにＯＰＣ処理させ、
前記処理エリアに含まれる前記単位エリアの数は、前記各コンピュータのＯＰＣ処理に使用可能なメモリ容量を測定された前記メモリ使用量のうちの最大のメモリ使用量で割り算して得られる同時処理数であることを
特徴とするレイアウトパターンの補正方法。 (Appendix 4)
In the layout pattern correction method according to any one of appendices 1 to 3,
Before the step of causing the computer to perform the OPC process, the method includes a step of selecting a plurality of areas from the plurality of unit areas and measuring a memory usage amount of the OPC process in each of the selected areas.
In the step of causing the computer to perform the OPC process, one or a plurality of unit areas are selected from the unit areas where the OPC process is not started, and the computer is caused to perform an OPC process on a processing area including the selected unit areas. ,
The number of unit areas included in the processing area is the number of simultaneous processes obtained by dividing the memory capacity usable for OPC processing of each computer by the maximum memory usage of the measured memory usage. A layout pattern correction method characterized by being.

（付記５）
付記４のいずれか１項に記載のレイアウトパターンの補正方法において、
前記コンピュータに前記ＯＰＣ処理させる工程では、複数の前記処理エリアを複数の前記コンピュータに並列してＯＰＣ処理させ、
前記各処理エリアに含まる前記単位エリアの数は、
前記ＯＰＣ処理が開始されていない前記単位エリアが一定数より多く存在する場合に、前記各処理エリアを前記ＯＰＣ処理する前記コンピュータが処理可能な最も大きい数であり、
前記ＯＰＣ処理が開始されていない前記単位エリアが前記一定数以下の場合には、１であることを
特徴とするレイアウトパターンの補正方法。 (Appendix 5)
In the layout pattern correction method according to any one of appendix 4,
In the step of causing the computer to perform the OPC process, a plurality of the processing areas are subjected to an OPC process in parallel with the plurality of computers,
The number of unit areas included in each processing area is:
When there are more than a certain number of unit areas where the OPC processing has not started, the processing area is the largest number that can be processed by the computer that performs the OPC processing,
The layout pattern correction method according to claim 1, wherein the unit area in which the OPC processing has not started is 1 when the unit area is equal to or less than the predetermined number.

（付記６）
付記５に記載のレイアウトパターンの補正方法において、
前記一定数は、前記各処理エリアをＯＰＣ処理する前記コンピュータごとに得られる前記同時処理数のうち最も大きい値に前記コンピュータの数を乗じた数であることを
特徴とするレイアウトパターンの補正方法。 (Appendix 6)
In the layout pattern correction method according to attachment 5,
The layout pattern correction method according to claim 1, wherein the predetermined number is a value obtained by multiplying the largest value among the simultaneous processing numbers obtained for each computer that performs OPC processing on each processing area by the number of the computers.

（付記７）
付記４に記載のレイアウトパターンの補正方法において、
前記ＯＰＣ処理のメモリ使用量を測定する工程では、前記複数のエリアの少なくとも一部を、前記機能ブロック領域の中央部から選択することを
特徴とするレイアウトパターンの補正方法。 (Appendix 7)
In the layout pattern correction method according to attachment 4,
In more engineering to measure memory usage before Symbol OPC process, the correction method of the layout pattern, wherein a least a portion of said plurality of areas is selected from the central portion of the functional block area.

２・・・パターン補正装置
４・・・マスターマシン
６・・・スレーブマシン
３０・・・機能ブロック領域
５４・・・単位サイズデータ
６２・・・単位エリア
７４・・・処理エリア 2 ... Pattern correction device 4 ... Master machine 6 ... Slave machine 30 ... Functional block area 54 ... Unit size data 62 ... Unit area 74 ... Processing area

Claims

集積回路のレイアウトパターンから機能ブロックに対応する機能ブロック領域を検出する工程と、
前記機能ブロック領域のパターン密度に基づいて、前記機能ブロック領域を分割するサイズを決定する工程と、
前記機能ブロック領域を、決定された前記サイズに分割して単位エリアを生成する工程と、
前記単位エリアをコンピュータにＯＰＣ処理させる工程と
を有するレイアウトパターンの補正方法。 Detecting a functional block area corresponding to the functional block from the layout pattern of the integrated circuit;
Determining a size of dividing the functional block area based on a pattern density of the functional block area;
Dividing the functional block region into the determined size to generate a unit area;
And a step of causing the computer to perform OPC processing on the unit area.

請求項１に記載のレイアウトパターンの補正方法において、
前記パターン密度は、前記機能ブロック領域に含まれるパターンの最小線幅に基づいて決定されることを特徴とするレイアウトパターンの補正方法。 The layout pattern correction method according to claim 1,
The method of correcting a layout pattern, wherein the pattern density is determined based on a minimum line width of a pattern included in the functional block region.

請求項１又は２に記載のレイアウトパターンの補正方法において、さらに、
前記コンピュータに前記ＯＰＣ処理させる工程の前に、複数の前記単位エリアから複数のエリアを選択し、選択された前記複数のエリアそれぞれにおけるＯＰＣ処理のメモリ使用量を測定する工程を有し、
前記コンピュータに前記ＯＰＣ処理させる工程では、前記ＯＰＣ処理が開始されていない前記単位エリアから一または複数の単位エリアを選択し、選択された前記各単位エリアを含む処理エリアを前記コンピュータにＯＰＣ処理させ、
前記処理エリアに含まれる前記単位エリアの数は、前記各コンピュータのＯＰＣ処理に使用可能なメモリ容量を測定された前記メモリ使用量のうちの最大のメモリ使用量で割り算して得られる同時処理数であることを
特徴とするレイアウトパターンの補正方法。 The layout pattern correction method according to claim 1, further comprising:
Before the step of causing the computer to perform the OPC process, the method includes a step of selecting a plurality of areas from the plurality of unit areas and measuring a memory usage amount of the OPC process in each of the selected areas.
In the step of causing the computer to perform the OPC process, one or a plurality of unit areas are selected from the unit areas where the OPC process is not started, and the computer is caused to perform an OPC process on a processing area including the selected unit areas. ,
The number of unit areas included in the processing area is the number of simultaneous processes obtained by dividing the memory capacity usable for OPC processing of each computer by the maximum memory usage of the measured memory usage. A layout pattern correction method characterized by being.

請求項３に記載のレイアウトパターンの補正方法において、
前記コンピュータに前記ＯＰＣ処理させる工程では、複数の前記処理エリアを複数の前記コンピュータに並列してＯＰＣ処理させ、
前記各処理エリアに含まる前記単位エリアの数は、
前記ＯＰＣ処理が開始されていない前記単位エリアが一定数より多く存在する場合に、前記各処理エリアを前記ＯＰＣ処理する前記コンピュータが処理可能な最も大きい数であり、
前記ＯＰＣ処理が開始されていない前記単位エリアが前記一定数以下の場合には、１であることを
特徴とするレイアウトパターンの補正方法。 The layout pattern correction method according to claim 3,
In the step of causing the computer to perform the OPC process, a plurality of the processing areas are subjected to an OPC process in parallel with the plurality of computers,
The number of unit areas included in each processing area is:
When there are more than a certain number of unit areas where the OPC processing has not started, the processing area is the largest number that can be processed by the computer that performs the OPC processing,
The layout pattern correction method according to claim 1, wherein the unit area in which the OPC processing has not started is 1 when the unit area is equal to or less than the predetermined number.

請求項４に記載のレイアウトパターンの補正方法において、
前記一定数は、前記各処理エリアをＯＰＣ処理する前記コンピュータごとに得られる前記同時処理数のうち最も大きい値に前記コンピュータの数を乗じた数であることを
特徴とするレイアウトパターンの補正方法。 The layout pattern correction method according to claim 4,
The layout pattern correction method according to claim 1, wherein the predetermined number is a value obtained by multiplying the largest value among the simultaneous processing numbers obtained for each computer that performs OPC processing on each processing area by the number of the computers.

請求項３に記載のレイアウトパターンの補正方法において、
前記ＯＰＣ処理のメモリ使用量を測定する工程では、前記複数のエリアの少なくとも一部を、前記機能ブロック領域の中央部から選択することを
特徴とするレイアウトパターンの補正方法。 The layout pattern correction method according to claim 3,
In more engineering to measure memory usage before Symbol OPC process, the correction method of the layout pattern, wherein a least a portion of said plurality of areas is selected from the central portion of the functional block area.