JP6083783B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6083783B2 JP6083783B2 JP2012133001A JP2012133001A JP6083783B2 JP 6083783 B2 JP6083783 B2 JP 6083783B2 JP 2012133001 A JP2012133001 A JP 2012133001A JP 2012133001 A JP2012133001 A JP 2012133001A JP 6083783 B2 JP6083783 B2 JP 6083783B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- semiconductor layer
- semiconductor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
同図においては、p型のシリコン基板61内部に酸素イオンを注入し、高温の熱処理によりp型のシリコン基板61内部に埋め込み酸化膜62を形成した後、素子分離領域形成用トレンチ及び埋め込み酸化膜63により島状に絶縁分離された薄膜のp型のSOI基板64が形成され、このp型のSOI基板64上にはゲート酸化膜69を介してゲート電極70が設けられ、ゲート電極70の側壁にサイドウォール71が設けられ、p型のSOI基板64には、ゲート電極70に自己整合してn型ソースドレイン領域(66、67)及びサイドウォール71に自己整合してn+型ソースドレイン領域(65、68)が設けられ、n+型ソースドレイン領域(65、68)にはそれぞれバリアメタル74を有する導電プラグ75を介してバリアメタル77を有するCu配線78が接続されている慣例的なLDD(Lightly Doped Drain)構造からなるNチャネルのMIS電界効果トランジスタが形成されている。
したがつて、周囲を絶縁膜で囲まれたソースドレイン領域を形成できることによる接合容量の低減、サブスレッショルド特性を改善できることによる閾値電圧の低減、SOI基板へのコンタクト領域の除去による微細化・・・等により通常のバルクウエハーに形成するMIS電界効果トランジスタからなる半導体集積回路に比較し、高速化、低電力化及び高集積化が可能となる。
しかしSIMOX法によるSOI基板の形成を行うため、極めて高価な高ドーズのイオン注入マシンを購入しなければならないこと及び高ドーズ量の酸素をイオン注入するために、極めて長い製造時間を要することによるコスト高の問題、酸素イオンの注入により形成するシリコン酸化膜厚の制御が難しく、完全空乏型の薄膜のSOI基板の形成が難しいことによる速度特性の不安定性、あるいは10インチ〜12インチの大口径ウエハーの使用における酸素イオン注入による結晶欠陥のダメージ修復に関する特性の不安定性等の欠点があった。
またSOI構造をつくる別の手段として、市販されている、貼り合わせSOIウエハーを利用し、ウエハーメーカーの低コスト化技術に頼ったとしても、量産段階においてバルクウエハーの3倍程度と極めてコスト高であるという欠点があった。
また大口径ウエハーにおけるSOI基板の安定した薄膜化が難しく、完全空乏型のSOI基板の形成が難しいため、高速特性の安定性に問題があった。
またSOI基板下の導電体(半導体基板又は下層配線)に、ゲート電極に印加される電圧と異なる電圧が印加された場合、SOI基板底部に生ずる微小なバックチャネルリークを防止できなかったことによる高信頼性が達成されていないという欠点もあった。
またチャネル長の微細化はできるが、SOI基板の上面のみにしかチャネル領域を形成できなかったため、チャネル幅の微細化ができず、ショートチャネル化している割に高集積化が達成できなかった。
(1)かなりのコスト高になり、付加価値の高い特殊用途の製品にしか使用できず、廉価な汎用品に適用できる技術に乏しかったこと。
(2)大口径ウエハーにおけるSOI基板の薄膜化の制御性が難しいため、完全空乏化させた完全な単結晶半導体層からなるSOI基板の形成が難しく、内蔵する多数のMIS電界効果トランジスタの特性の安定性が得られにくかったこと。
(3)SOI構造に形成したMIS電界効果トランジスタのSOI基板下に導電体(半導体基板又は下層配線)が存在した場合、ゲート電極に印加される電圧と異なる電圧が印加された場合(特にオン電圧が印加された場合)、SOI基板底部に生ずる微小なバックチャネルリークを防止できなかったこと。
(4)ゲート電極で制御できるチャネル領域をSOI基板の上面のみにしか形成できなかったため、チャネル長の微細化に伴うチャネル幅の微細化ができなかったこと。
また従来例には示されていないが、特許文献1に関して
(5)SOI基板である半導体層をエピタキシャル成長により形成する場合、エピタキシャル半導体層の成長時において、主に下地の絶縁膜が接触する構造を使用しているため、接触する下地絶縁膜の影響を受け、部分的に非晶質化を含む半導体層となり、完全な単結晶半導体層からなるSOI基板が得られなかったので、リーク特性に問題があったこと。
等の問題が顕著になりつつあり、現状技術により微細なSOI構造のMIS電界効果トランジスタを形成しているだけでは、さらなる高速化、高性能化及び高信頼性が困難になってきたことである。
またエピタキシャル成長半導体層形成後に、自己整合的に埋め込みシリコン酸化膜を形成できるため、完全な単結晶半導体層を得るために必要な下地絶縁膜バリア層とバックチャネルリークを防止するために必要な包囲型ゲート電極とを絶縁分離することが可能である。
また下地絶縁膜バリア層上に成長するシリコン窒化膜の膜厚により、半導体層の膜厚を決定できるため、大口径ウエハーによる製造にも対応できる、薄膜の完全空乏型の単結晶半導体層からなるSOI基板を容易に形成することが可能である。
またゲート酸化膜を介して設けられたゲート電極により半導体層(チャネル領域)を包囲して形成できるため、SOI構造に特有なバックチャネル効果を改善でき、チャネル以外の電流経路をも遮断でき、ゲート電極による完全なチャネル制御が可能であるばかりでなく、4面(上下面及びチャネル幅方向の2側面)にチャネルを形成できるため、表面(上面)の占有面積を増やすことなくチャネル幅を増加できるため、駆動電流を増加させることが可能である。
また微細なチャネル領域を形成する箇所の半導体層に自己整合して、MIS電界効果トランジスタの構成要素(低濃度及び高濃度のソースドレイン領域、ゲート酸化膜及び包囲型ゲート電極)を微細に形成することも可能である。
また格子定数の小さな半導体層(歪みSi層)を、左右から格子定数の大きな半導体層(SiGe層)により挟んだ構造の単結晶半導体層を形成できるため、左右の半導体層(SiGe層)から半導体層(歪みSi層)の格子定数を広げることが可能で、キャリアの移動度を増加させることができることによる高速化が可能である。
また半導体層と金属層の化合物である、いわゆるメタルソースドレイン領域(サリサイド層)に形成することも可能で、ソースドレイン領域の抵抗を低減することにより高速化を可能にすることもできる。
また下地絶縁膜バリア層下に下層配線(W)を形成でき、慣例的な配線体を省略できるため、MIS電界効果トランジスタのサイズを縮小できること及び配線体の自由度が増すため、より微細化が可能となる。
即ち、高速大容量通信装置、携帯情報端末、車載用機器、各種電子機械機器、宇宙関連機器等に対応可能な半導体集積回路の製造を可能とする、高速、高信頼、高性能、低電力及び高集積を併せ持つ半導体装置を得ることができる。
本発明者は当該技術を、下地絶縁膜バリア層及び包囲型ゲート電極を備えた、絶縁膜上のMIS電界効果トランジスタ(MISFET with Barrier Layer and Surrounding Gate On Insulator)構造と命名し、MBALSUG(エムバルサッグ)と略称する。
(1)Si基板上に第1の絶縁膜、第2の絶縁膜、下地絶縁膜バリア層及び半導体層膜厚規定用絶縁膜を積層する。
(2)選択的に半導体層膜厚規定用絶縁膜、下地絶縁膜バリア層、第2の絶縁膜及び第1の絶縁膜を順次エッチングし、Si基板の一部を露出する。
(3)露出したSi基板上に縦(垂直)方向エピタキシャルSi層を成長させ、このSi層上に選択化学気相成長導電膜を形成する。
(4)選択的に半導体層膜厚規定用絶縁膜を除去し、縦(垂直)方向エピタキシャルSi層の側面の一部から下地絶縁膜バリア層上に横(水平)方向エピタキシャルSi層を成長させる。(下地の絶縁膜の影響がない完全な単結晶半導体層を形成、MIS電界効果トランジスタのソースドレイン領域形成用半導体層)
(5)横(水平)方向エピタキシャルSi層上にシリコン酸化膜を形成し、シリコン酸化膜をマスク層として、選択化学気相成長導電膜、縦(垂直)方向エピタキシャルSi層、半導体層膜厚規定用絶縁膜及び下地絶縁膜バリア層を順次エッチングし、2段の開孔部を形成する。
(6)形成された開孔部に絶縁膜を平坦に埋め込み、素子分離領域を形成する。
(7)全面にマスク層となる上層絶縁膜を形成して後、チャネル部に相当する箇所の上層絶縁膜、Si層及びその周囲の絶縁膜を除去する開孔部を形成する。
(8)開孔部を通じ、下地絶縁膜バリア層を若干等方性エッチングし、Si層下に間隙部を形成する。
(9)間隙部に第3の絶縁膜を埋め込む。(以後形成する包囲型ゲート電極と下地絶縁膜バリア層とを絶縁分離する。)
(10)露出したSi層の側面間にチャネル領域形成用のSi層を成長する。(直下は空孔で、完全な単結晶半導体層を形成、MIS電界効果トランジスタのチャネル領域形成用半導体層)
(11)チャネル領域形成用のSi層の周囲にゲート絶縁膜を介して包囲型ゲート電極を平坦に埋め込む。(MIS電界効果トランジスタのゲート酸化膜及び包囲型ゲート電極形成)
(12)包囲型ゲート電極に自己整合してSi層にMIS電界効果トランジスタのソースドレイン領域を形成する。
(13)層間絶縁膜を形成後、ビア及び配線を形成し、配線が適宜接続されたMIS電界効果トランジスタを完成する。
等の技術を使用して、
半導体基板上に第1の絶縁膜が設けられ、第1の絶縁膜上に第2の絶縁膜が選択的に設けられ、第2の絶縁膜上に下地絶縁膜バリア層及び第3の絶縁膜が選択的に設けられ、下地絶縁膜バリア層及び第3の絶縁膜上に一対の第1の半導体層が設けられ、一対の第1の半導体層間に第2の半導体層が挟まれた構造からなる半導体層(SOI基板)が島状に絶縁分離されて設けられ、第2の半導体層の周囲にはゲート絶縁膜を介して、第1の絶縁膜上に包囲型ゲート電極が設けられ、第1の半導体層には概略高濃度及び低濃度ソースドレイン領域が設けられ、第2の半導体層には概略チャネル領域が設けられ、高濃度のソースドレイン領域及び包囲型ゲート電極には配線体が接続されているSOI構造のMIS電界効果トランジスタからなる半導体集積回路を形成したものである。
全図を通じ同一対象物は同一符号で示す。ただし、側断面図における斜線は主要な絶縁膜のみに記載し、配線は若干の前後のずれを含んで描かれており、また発明の要部を示すため、水平方向及び垂直方向のサイズは正確な寸法を示していない。
図1〜図21は本発明の半導体装置における第1の実施例で、図1はチャネル長方向の模式側断面図、図2はチャネル幅方向で、チャネル領域部の模式側断面図、図3はチャネル幅方向で、包囲型ゲート電極近傍のソースドレイン領域部の模式側断面図、図4はチャネル幅方向で、導電プラグ接続部のソースドレイン領域部の模式側断面図、図5〜図21は製造方法の工程断面図である。
図1〜図4はシリコン(Si)基板を使用し、MBALSUG構造に形成したショートチャネルのNチャネルMIS電界効果トランジスタを含む半導体集積回路の一部を示しており、1は1015cm−3程度のp型のシリコン(Si)基板、2は100nm程度のシリコン窒化膜(Si3N4)、3は80nm程度のシリコン酸化膜(SiO2)、4は70nm程度の素子分離領域のシリコン窒化膜(Si3N4)、5は20nm程度の下地絶縁膜バリア層(TiN)、6は20nm程度の埋め込みシリコン酸化膜(SiO2)、7は1017cm−3程度のp型の横(水平)方向エピタキシャルSi層(ソースドレイン領域形成部)、8は1017cm−3程度のp型の横(水平)方向エピタキシャルSi層(チャネル領域部)、9は1020cm−3程度のn+型ソース領域、10は5×1017cm−3程度のn型ソース領域、11は5×1017cm−3程度のn型ドレイン領域、12は1020cm−3程度のn+型ドレイン領域、13は5nm程度のゲート酸化膜(SiO2)、14は長さ30nm程度、厚さ100nm程度の包囲型ゲート電極(WSi)、15は20nm程度のサイドウォール(SiO2)、16は400nm程度の燐珪酸ガラス(PSG)膜、17は20nm程度のシリコン窒化膜(Si3N4)、18は10nm程度のバリアメタル(TiN)、19は導電プラグ(W)、20は500nm程度の層間絶縁膜(SiOC)、21は10nm程度のバリアメタル(TaN)、22は500nm程度のCu配線(Cuシード層含む)、23は20nm程度のバリア絶縁膜を示している。
またエピタキシャル成長半導体層形成後に、自己整合的に埋め込みシリコン酸化膜(SiO2)を形成できるため、完全な単結晶半導体層を得るために必要な下地絶縁膜バリア層(TiN)とバックチャネルリークを防止するために必要な包囲型ゲート電極(WSi)とを絶縁分離することが可能である。
また下地絶縁膜バリア層(TiN)上に成長するシリコン窒化膜(Si3N4)の膜厚により、半導体層の膜厚を決定できるため、大口径ウエハーによる製造にも対応できる、薄膜の完全空乏型の単結晶半導体層からなるSOI基板を容易に形成することが可能である。
またゲート酸化膜(SiO2)を介して設けられたゲート電極(WSi)により半導体層(チャネル領域)を包囲して形成できるため、SOI構造に特有なバックチャネル効果を改善でき、チャネル以外の電流経路をも遮断でき、ゲート電極(WSi)による完全なチャネル制御が可能であるばかりでなく、4面(上下面及びチャネル幅方向の2側面)にチャネルを形成できるため、表面(上面)の占有面積を増やすことなくチャネル幅を増加できるため、駆動電流を増加させることが可能である。
また微細なチャネル領域を形成する箇所の半導体層に自己整合して、MIS電界効果トランジスタの構成要素(低濃度及び高濃度のソースドレイン領域、ゲート酸化膜及び包囲型ゲート電極)を微細に形成することも可能である。
即ち、高速大容量通信装置、携帯情報端末、車載用機器、各種電子機械機器、宇宙関連機器等に対応可能な半導体集積回路の製造を可能とする、高速、高信頼、高性能、低電力及び高集積を併せ持つ半導体装置を得ることができる。
化学気相成長により、p型のシリコン基板1上にシリコン窒化膜(Si3N4)2を100nm程度成長する。次いで化学気相成長により、80nm程度のシリコン酸化膜(SiO2)3を成長する。次いで化学気相成長により、20nm程度の下地絶縁膜バリア層(TiN)5を成長する。次いで化学気相成長により、エピタキシャル半導体層膜厚規定用絶縁膜となるシリコン窒化膜(Si3N4)24を60nm程度成長する。
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト(図示せず)をマスク層として、シリコン窒化膜(Si3N4)24、下地絶縁膜バリア層(TiN)5、シリコン酸化膜(SiO2)3及びシリコン窒化膜(Si3N4)2を順次異方性ドライエッチングし、開孔部を形成する。次いでレジスト(図示せず)を除去する。
次いで露出したp型のシリコン基板1上にp型の縦(垂直)方向エピタキシャルSi層25を成長する。次いで化学的機械研磨(Chemical Mechanical Polishing 以後CMPと略称)し、シリコン窒化膜(Si3N4)24の平坦面より突出した縦(垂直)方向エピタキシャルSi層25を平坦化する。次いで選択化学気相成長法により30nm程度のタングステン膜26を成長する。
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト(図示せず)をマスク層として、シリコン窒化膜(Si3N4)24を異方性ドライエッチングし、縦(垂直)方向エピタキシャルSi層25の一部側面及び下地絶縁膜バリア層(TiN)5の上面を露出する開孔部を形成する。次いでレジスト(図示せず)を除去する。
次いで露出した縦(垂直)方向エピタキシャルSi層25の側面から下地絶縁膜バリア層(TiN)5上にp型の横(水平)方向エピタキシャルSi層7を成長し、シリコン窒化膜(Si3N4)24の開孔部を埋め込む。ここで成長したSi層7は下地絶縁膜バリア層(TiN)5により下地のシリコン酸化膜(SiO2)3の影響を受けない完全な単結晶半導体層となる。(この下地絶縁膜バリア層(TiN)5がないと下地のシリコン酸化膜(SiO2)3の影響を受け一部が非晶質化した半導体層となってしまい、ソースドレイン領域間に微少な電流リークを生じる原因となる。)次いでSi層7の表面を900℃程度で酸化し、20nm程度のシリコン酸化膜(SiO2)27を成長する。
次いでシリコン酸化膜(SiO2)27をマスク層として、タングステン膜26、Si層25、シリコン窒化膜(Si3N4)24及び下地絶縁膜バリア層(TiN)5を順次異方性ドライエッチングし、2段の開孔部を形成する。
次いで化学気相成長により、70nm程度のシリコン窒化膜(Si3N4)を成長する。次いでSi層7の平坦面上のシリコン窒化膜(Si3N4)及びシリコン酸化膜(SiO2)27を化学的機械研磨(CMP)し、シリコン窒化膜(Si3N4)4を開孔部に平坦に埋め込み素子分離領域を形成する。
次いで化学気相成長により、10nm程度のシリコン酸化膜(SiO2)28を成長する。次いで化学気相成長により、90nm程度のシリコン窒化膜(Si3N4)29を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト(図示せず)をマスク層として、シリコン窒化膜(Si3N4)29、シリコン酸化膜(SiO2)28、Si層7、シリコン窒化膜(Si3N4)4(Si層7の幅方向の両側に存在)、下地絶縁膜バリア層(TiN)5及びシリコン酸化膜(SiO2)3を選択的に順次異方性ドライエッチングし、シリコン窒化膜(Si3N4)2の一部を露出する開孔部を形成する。この際シリコン窒化膜(Si3N4)2がエッチングのストッパー膜となる。次いでレジスト(図示せず)を除去する。(図13における破線は、紙面の奥のSi層7を示している。)
次いで下地絶縁膜バリア層(TiN)5を30nm程度等方性ドライエッチングし、Si層7の一部下に間隙部を形成する。
次いで化学気相成長により、10nm程度のシリコン酸化膜(SiO2)6成長する。次いで全面異方性ドライエッチングし、間隙部以外のシリコン酸化膜(SiO2)を除去し、間隙部にシリコン酸化膜(SiO2)6を埋め込む。(このシリコン酸化膜(SiO2)6は後に形成する包囲型ゲート電極(WSi)14と下地絶縁膜バリア層(TiN)5とを絶縁分離するためのものである。)
次いで露出したSi層7の側面間にp型の横(水平)方向エピタキシャルSi層8を成長し、下部に空孔を有するSi層8を形成する。(この際、空孔直上は下地の影響が全くない完全な単結晶半導体層となる。)
次いで露出しているSi層8の全周囲を酸化し、5nm程度のゲート酸化膜(SiO2)13を成長する。次いでSi層8に閾値電圧制御用の硼素のイオン注入をおこなう。次いで化学気相成長により、ゲート酸化膜(SiO2)13の全周囲を含む全面に開孔部を完全に埋め込むように100nm程度のタングステンシリサイド膜(WSi)を成長する。次いで化学的機械研磨(CMP)し、シリコン窒化膜(Si3N4)29上に成長したタングステンシリサイド膜(WSi)を除去し、平坦化する。こうして開孔部に平坦に埋め込まれた包囲型ゲート電極(WSi)14が形成される。
次いでシリコン窒化膜(Si3N4)29をエッチング除去する。次いで露出したシリコン酸化膜(SiO2)28をイオン注入用のシリコン酸化膜(SiO2)として、包囲型ゲート電極(WSi)14をマスク層として、n型ソースドレイン領域(10、11)形成用の燐のイオン注入をおこなう。次いでシリコン酸化膜(SiO2)28をエッチング除去する。次いで化学気相成長により、20nm程度のシリコン酸化膜(SiO2)を成長する。次いで全面異方性ドライエッチングし、包囲型ゲート電極(WSi)14の上面部の側壁にのみサイドウォール(SiO2)15を形成する。次いで化学気相成長により、5nm程度のイオン注入用のシリコン酸化膜(SiO2、図示せず)を成長する。次いでサイドウォール(SiO2)15及び包囲型ゲート電極(WSi)14をマスク層として、n+型ソースドレイン領域(9、12)形成用の砒素のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜(SiO2、図示せず)をエッチング除去する。次いでRTP(Rapid Thermal Processing)法によりアニールをおこない、n型ソースドレイン領域(10、11)及びn+型ソースドレイン領域(9、12)を形成する。
次いで化学気相成長により、400nm程度のPSG膜16を成長する。次いで化学的機械研磨(CMP)し、平坦化する。次いで化学気相成長により、20nm程度のシリコン窒化膜(Si3N4)17を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト(図示せず)をマスク層として、シリコン窒化膜(Si3N4)17及びPSG膜16を順次異方性ドライエッチングし、ビアを形成する。次いでレジスト(図示せず)を除去する。次いで化学気相成長により、バリアメタルとなるTiN18を成長する。次いで化学気相成長により、タングステン(W)19を成長する。次いで化学的機械研磨(CMP)により、ビアに平坦に埋め込み、バリアメタル(TiN)18を有する導電プラグ(W)19を形成する。
次いで化学気相成長により、500nm程度の層間絶縁膜(SiOC)20を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト(図示せず)をマスク層として、層間絶縁膜(SiOC)20を異方性ドライエッチングし、開孔部を形成する。(この際、シリコン窒化膜(Si3N4)17がエッチングストッパー膜となる。)次いでレジスト(図示せず)を除去する。次いで化学気相成長により、10nm程度のバリアメタル(TaN)21を成長する。次いでスパッタにより、Cuシード層を成長する。次いで電解メッキ法により500nm程度のCuを成長する。次いで化学的機械研磨(CMP)し、開孔部にCuを平坦に埋め込み、バリアメタル(TaN)21を有するCu配線22を形成する。次いで化学気相成長により、Cuのバリア絶縁膜となるシリコン窒化膜(Si3N4)23を成長し、本願発明のMBALSUG構造のNチャネルのMIS電界効果トランジスタを完成する。
同図においては、Si層からなる半導体層の替りに一対のSiGe層間に歪みSi層が挟まれた構造からなる半導体層が形成されていること以外は図1とほぼ同じ構造の半導体装置が形成されている。
本実施例においても第1の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、格子定数の小さなSi層を、左右から格子定数の大きなSiGe層により挟んだ構造の単結晶半導体層を形成できるため、左右のSiGe層から歪みSi層の格子定数を広げることが可能で、キャリアの移動度を増加させることができることにより、さらなる高速化が可能である。
同図においては、包囲型ゲート電極の上面部が包囲型ゲート電極(CoSi2/WSi)、それ以外の側面部及び下面部が包囲型ゲート電極(WSi)に形成されていること及びメタルソースドレインとなるサリサイド層(CoSi2)が形成されていること以外は図1とほぼ同じ構造の半導体装置が形成されている。
本実施例においても第1の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、ソースドレイン領域の低抵抗化が可能で、より高速化が達成できる。
同図においては、下地絶縁膜バリア層(TiN)5下に下層配線(W)34が設けられていること及び配線体が除去されていること以外は図1とほぼ同じ構造の半導体装置が形成されている。
本実施例においても第1の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、下地絶縁膜バリア層(TiN)下に下層配線(W)を形成でき、慣例的な配線体を省略できるため、MIS電界効果トランジスタのサイズを縮小できること及び配線体の自由度が増すため、より微細化が可能となる。
上記実施例のすべては、NチャネルのMIS電界効果トランジスタを形成する場合について記載しているが、PチャネルのMIS電界効果トランジスタを形成してもよいし、Nチャネル及びPチャネルのMIS電界効果トランジスタが共存するCMOSを形成しても本願発明は成立する。
またゲート電極、ゲート酸化膜、バリアメタル、導電プラグ、配線、絶縁膜等は上記実施例に限定されず、同様の特性を有する材料であればどのような材料を使用してもよい。
また上記実施例のすべてはエンハンスメント型のMIS電界効果トランジスタを形成する場合について記載しているが、デブリーション型のMIS電界効果トランジスタを形成してもよい。この場合は導電型が反対のエピタキシャル半導体層を成長するか、あるいはエピタキシャル半導体層を成長して後に反対導電型の不純物をイオン注入して導電型を変換したエピタキシャル半導体層を使用して同様構造のMIS電界効果トランジスタを形成すればよい。
また半導体集積回路ばかりでなく、単体の個別半導体素子としての利用も可能である。
またMIS電界効果トランジスタばかりでなく、他の電界効果トランジスタ、液晶用のTFT(Thin Film Transistor)、電流駆動型トランジスタ等に利用できる可能性がある。
2 シリコン窒化膜(Si3N4)
3 シリコン酸化膜(SiO2)
4 素子分離領域のシリコン窒化膜(Si3N4)
5 下地絶縁膜バリア層(TiN)
6 埋め込みシリコン酸化膜(SiO2)
7 p型の横(水平)方向エピタキシャルSi層(ソースドレイン領域形成部)
8 p型の横(水平)方向エピタキシャルSi層(チャネル領域部)
9 n+型ソース領域
10 n型ソース領域
11 n型ドレイン領域
12 n+型ドレイン領域
13 ゲート酸化膜(SiO2)
14 包囲型ゲート電極(WSi)
15 サイドウォール(SiO2)
16 燐珪酸ガラス(PSG)膜
17 シリコン窒化膜(Si3N4)
18 バリアメタル(TiN)
19 導電プラグ(W)
20 層間絶縁膜(SiOC)
21 バリアメタル(TaN)
22 Cu配線(Cuシード層含む)
23 バリア絶縁膜(Si3N4)
24 シリコン窒化膜(Si3N4)
25 p型の縦(垂直)方向エピタキシャルSi層
26 選択化学気相成長導電膜(W)
27 シリコン酸化膜(SiO2)
28 シリコン酸化膜(SiO2)
29 シリコン窒化膜(Si3N4)
30 p型の横(水平)方向エピタキシャルSiGe層(ソースドレイン領域形成部)
31 p型の横(水平)方向エピタキシャル歪みSi層(チャネル領域部)
32 包囲型ゲート電極(CoSi2/WSi)
33 サリサイド層(CoSi2)
34 下層配線(W)
Claims (3)
- 半導体基板と、前記半導体基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に選択的に設けられた第2の絶縁膜と、前記第2の絶縁膜上に選択的に設けられた下地絶縁膜バリア層及び第3の絶縁膜と、前記下地絶縁膜バリア層及び前記第3の絶縁膜上に設けられた一対の第1の半導体層と、前記第1の半導体層間に挟まれて設けられた第2の半導体層と、前記第2の半導体層の周囲にゲート絶縁膜を介し、前記第1の絶縁膜上に設けられた包囲構造のゲート電極と、前記第1の半導体層に概略設けられたソースドレイン領域と、前記第2の半導体層に概略設けられたチャネル領域と、前記ソースドレイン領域及び前記包囲構造のゲート電極に接続された配線体と、を備えてなることを特徴とする半導体装置。
- 前記第1の半導体層の格子定数が、前記第2の半導体層の格子定数より大きいことを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に絶縁膜を形成し、前記絶縁膜を選択的に開孔して、露出した前記半導体基板の一部上に縦(垂直)方向エピタキシャル半導体層を形成し、前記縦(垂直)方向エピタキシャル半導体層の一部側面から横(水平)方向エピタキシャル半導体層を形成する半導体装置の製造方法であって、前記絶縁膜上に積層された金属化合物あるいは単体金属からなる下地絶縁膜バリア層上に前記横(水平)方向エピタキシャル半導体層が形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133001A JP6083783B2 (ja) | 2012-06-12 | 2012-06-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133001A JP6083783B2 (ja) | 2012-06-12 | 2012-06-12 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258256A JP2013258256A (ja) | 2013-12-26 |
JP6083783B2 true JP6083783B2 (ja) | 2017-02-22 |
Family
ID=49954448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012133001A Expired - Fee Related JP6083783B2 (ja) | 2012-06-12 | 2012-06-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6083783B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2003298047A (ja) * | 2002-04-02 | 2003-10-17 | Takehide Shirato | 半導体装置及びその製造方法 |
KR100481209B1 (ko) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
JP5722571B2 (ja) * | 2010-08-10 | 2015-05-20 | 猛英 白土 | 半導体装置及びその製造方法 |
-
2012
- 2012-06-12 JP JP2012133001A patent/JP6083783B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013258256A (ja) | 2013-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5722571B2 (ja) | 半導体装置及びその製造方法 | |
JP6022781B2 (ja) | 半導体装置及びその製造方法 | |
JP6162583B2 (ja) | 半導体装置 | |
JP5513157B2 (ja) | 半導体装置及びその製造方法 | |
JP2012039003A (ja) | 半導体装置 | |
JP5956310B2 (ja) | 半導体装置及びその製造方法 | |
JP5529766B2 (ja) | 半導体装置及びその製造方法 | |
JP6022816B2 (ja) | 半導体装置の製造方法 | |
JP5592281B2 (ja) | 半導体装置及びその製造方法 | |
JP6083783B2 (ja) | 半導体装置及びその製造方法 | |
JP6271982B2 (ja) | 半導体装置及びその製造方法 | |
JP5513416B2 (ja) | 半導体装置及びその製造方法 | |
JP6125802B2 (ja) | 半導体装置 | |
JP2011228596A (ja) | 半導体装置及びその製造方法 | |
JP2018107230A (ja) | 半導体装置及びその製造方法 | |
JP6050034B2 (ja) | 半導体装置及びその製造方法 | |
JP2017204622A (ja) | 半導体装置及びその製造方法 | |
JP6204162B2 (ja) | 半導体装置及びその製造方法 | |
JP6273406B2 (ja) | 半導体装置及びその製造方法 | |
JP2009260099A (ja) | 半導体装置及びその製造方法 | |
JP2017117820A (ja) | 半導体装置及びその製造方法 | |
JP5650576B2 (ja) | 半導体装置及びその製造方法 | |
JP2016225353A (ja) | 半導体装置及びその製造方法 | |
JP2016122678A (ja) | 半導体装置及びその製造方法 | |
JP5689606B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |