JP6070374B2 - 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 - Google Patents
情報処理装置、メモリ試験プログラムおよびメモリ試験方法 Download PDFInfo
- Publication number
- JP6070374B2 JP6070374B2 JP2013075356A JP2013075356A JP6070374B2 JP 6070374 B2 JP6070374 B2 JP 6070374B2 JP 2013075356 A JP2013075356 A JP 2013075356A JP 2013075356 A JP2013075356 A JP 2013075356A JP 6070374 B2 JP6070374 B2 JP 6070374B2
- Authority
- JP
- Japan
- Prior art keywords
- dimm
- memory
- error
- detected
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
Description
上述したように、情報処理装置1は、複数のDIMMを並列に動作させるメモリロックステップモードで訂正不能なエラーが検出されるか否かをテストする。また、情報処理装置1は、訂正不能なエラーが検出された場合は、訂正不能なエラーが検出された旨を示す起動フラグ27を不揮発性の記憶装置であるNVRAM8に設定する。そして、情報処理装置1は、再起動時に、訂正不能なエラーが検出された旨を示す起動フラグ27を設定されている場合は、複数のDIMMを個別に動作させるインディペンデントモードで訂正不能なエラーが検出されるか否かをテストする。その後、情報処理装置1は、インディペンデントモードで実行したテスト結果をSEL指摘として出力する。
上述した情報処理装置1では、メモリロックステップモードで訂正不能なエラーが検出されたDIMMの組に含まれる各DIMMをインディペンデントモードでメモリテストした。しかし、実施例はこれに限定されるものではない。例えば、情報処理装置1は、メモリロックステップモードで訂正不能なエラーが検出された場合は、エラー情報28を生成せず、起動フラグ27を「1」に設定し、再起動を行う。そして、情報処理装置1は、起動時に、起動フラグ27が「1」である場合は、各DIMM9a〜9c、10a〜10c、11a〜11c、12a〜12cに対して、インディペンデントモードでメモリテストを実行してもよい。
上述した実施例1では、CPU2がBIOS20を実行することで、起動部21、メモリ初期化部22、POST処理部23、メモリエラー処理部24、解析部25の機能を発揮した。しかし、実施例はこれに限定されるものではなく、例えば、情報処理装置1は、BIOS20と同様の機能を発揮するMPU(Micro-Processing Unit)やASIC(Application Specific Integrated Circuit)を有してもよい。また、OS起動後にOSが情報処理装置1の各種リソースを制御する場合は、メモリエラー処理部24が実行する処理をOSに実行させてもよい。
上述した情報処理装置1は、メモリロックステップモードでは、S8EC(144、128)符号を用いて符号語を生成し、インディペンデントモードでは、SDDC(56、32)符号を用いて符号語を生成した。しかし、実施例はこれに限定されるものではなく、情報処理装置1は、任意の訂正能力を有する符号語を使用することができる。
上述した情報処理装置1は、メモリロックステップモードでDIMMを動作させる場合は、2つのDIMM、例えばDIMM9aとDIMM10aとを並行して動作させた。しかしながら、実施例はこれに限定されるものではない。例えば、情報処理装置1は、4枚のDIMM9a、9b、10a、10bを並行に動作させても良い。このような場合は、情報処理装置1は、4枚のDIMM9a、9b、10a、10bに格納する符号語を生成し、生成した符号語を4枚のDIMM9a、9b、10a、10bに分けて格納する。
前記第1の試験部による試験により訂正不能なエラーが検出された場合は、前記メモリを並列に動作させた状態で訂正不能なエラーが検出された旨を示すフラグを不揮発性の記憶領域に設定する設定部と、
再起動時に、前記フラグが前記不揮発性の記憶領域に設定されているか否かを判定する判定部と、
前記フラグが前記不揮発性の記憶領域に設定されていると前記判定部が判定した場合は、前記メモリを個別に動作させた際に訂正不能なエラーが検出されるか否かを試験する第2の試験部と、
前記第2の試験部による試験結果を出力する出力部と
を有することを特徴とする情報処理装置。
前記第2の試験部は、前記設定部が前記不揮発性の記憶領域に格納した前記エラー情報が示すメモリの組に含まれる各メモリを個別に動作させ、訂正不能なエラーが検出されるか否かを試験することを特徴とする付記1に記載の情報処理装置。
複数のメモリを並列に動作させた際に訂正不能なエラーが検出されるか否かを試験し、
前記試験により訂正不能なエラーが検出された場合は、前記メモリを並列に動作させた状態で訂正不能なエラーが検出された旨を示すフラグを不揮発性の記憶領域に設定し、
再起動時に、前記フラグが前記不揮発性の記憶領域に設定されているか否かを判定し、
前記フラグが前記不揮発性の記憶領域に設定されていると判定した場合は、前記メモリを個別に動作させた際に訂正不能なエラーが検出されるか否かを試験し、
前記試験結果を出力する
処理を実行させることを特徴とするメモリ試験プログラム。
複数のメモリを並列に動作させた際に訂正不能なエラーが検出されるか否かを試験し、
前記試験により訂正不能なエラーが検出された場合は、前記メモリを並列に動作させた状態で訂正不能なエラーが検出された旨を示すフラグを不揮発性の記憶領域に設定し、
再起動時に、前記フラグが前記不揮発性の記憶領域に設定されているか否かを判定し、
前記フラグが前記不揮発性の記憶領域に設定されていると判定した場合は、前記メモリを個別に動作させた際に訂正不能なエラーが検出されるか否かを試験し、
前記試験結果を出力する
処理を実行することを特徴とするメモリ試験方法。
2 CPU
3、4 メモリコントローラ
5 チップセット
6 I/O
7 ROM
8 NVRAM
9〜12 DDR
9a〜9c、10a〜10c、11a〜11c、12a〜12c DIMM
20 BIOS
21 起動部
22 メモリ初期化部
23 POST処理部
24 メモリエラー処理部
25 解析部
26 被疑DIMM特定データベース
27 起動フラグ
28 エラー情報
29 被疑DIMM特定処理結果
Claims (5)
- 複数のメモリを並列に動作させた際に訂正不能なエラーが検出されるか否かを試験する第1の試験部と、
前記第1の試験部による試験により訂正不能なエラーが検出された場合は、前記メモリを並列に動作させた状態で訂正不能なエラーが検出された旨を示すフラグと、訂正不能なエラーが検出されたメモリの組を示すエラー情報とを不揮発性の記憶領域に設定する設定部と、
再起動時に、前記フラグが前記不揮発性の記憶領域に設定されているか否かを判定する判定部と、
前記フラグが前記不揮発性の記憶領域に設定されていると前記判定部が判定した場合は、前記設定部が前記不揮発性の記憶領域に設定した前記エラー情報が示すメモリの組に含まれる各メモリを個別に動作させ、訂正不能なエラーが検出されるか否かを試験する第2の試験部と、
前記第2の試験部による試験結果を出力する出力部と
を有することを特徴とする情報処理装置。 - 前記出力部は、前記設定部が前記不揮発性の記憶領域に格納した前記エラー情報が示すメモリの組に含まれる各メモリから訂正不能なエラーが検出されなかった場合は、当該メモリの組に含まれる各メモリからエラーが検出された旨を示す情報を出力することを特徴とする請求項1に記載の情報処理装置。
- 前記出力部は、前記第2の試験部による試験で訂正不能なエラーが検出されたメモリを示す情報を出力することを特徴とする請求項1または2に記載の情報処理装置。
- 2以上のメモリを有するコンピュータに、
複数のメモリを並列に動作させた際に訂正不能なエラーが検出されるか否かを試験し、
前記試験により訂正不能なエラーが検出された場合は、前記メモリを並列に動作させた状態で訂正不能なエラーが検出された旨を示すフラグと、訂正不能なエラーが検出されたメモリの組を示すエラー情報とを不揮発性の記憶領域に設定し、
再起動時に、前記フラグが前記不揮発性の記憶領域に設定されているか否かを判定し、
前記フラグが前記不揮発性の記憶領域に設定されていると判定した場合は、前記不揮発性の記憶領域に設定した前記エラー情報が示すメモリの組に含まれる各メモリを個別に動作させ、訂正不能なエラーが検出されるか否かを試験し、
試験結果を出力する
処理を実行させることを特徴とするメモリ試験プログラム。 - 2以上のメモリを有する情報処理装置が、
複数のメモリを並列に動作させた際に訂正不能なエラーが検出されるか否かを試験し、
前記試験により訂正不能なエラーが検出された場合は、前記メモリを並列に動作させた状態で訂正不能なエラーが検出された旨を示すフラグと、訂正不能なエラーが検出されたメモリの組を示すエラー情報とを不揮発性の記憶領域に設定し、
再起動時に、前記フラグが前記不揮発性の記憶領域に設定されているか否かを判定し、
前記フラグが前記不揮発性の記憶領域に設定されていると判定した場合は、前記不揮発性の記憶領域に設定した前記エラー情報が示すメモリの組に含まれる各メモリを個別に動作させ、訂正不能なエラーが検出されるか否かを試験し、
試験結果を出力する
処理を実行することを特徴とするメモリ試験方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013075356A JP6070374B2 (ja) | 2013-03-29 | 2013-03-29 | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 |
US14/208,668 US9570197B2 (en) | 2013-03-29 | 2014-03-13 | Information processing device, computer-readable recording medium, and method |
EP14160890.1A EP2787440B1 (en) | 2013-03-29 | 2014-03-20 | Information processing device, program, and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013075356A JP6070374B2 (ja) | 2013-03-29 | 2013-03-29 | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014199627A JP2014199627A (ja) | 2014-10-23 |
JP6070374B2 true JP6070374B2 (ja) | 2017-02-01 |
Family
ID=50389238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013075356A Active JP6070374B2 (ja) | 2013-03-29 | 2013-03-29 | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9570197B2 (ja) |
EP (1) | EP2787440B1 (ja) |
JP (1) | JP6070374B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106030544B (zh) * | 2014-12-24 | 2020-01-21 | 华为技术有限公司 | 计算机设备内存的检测方法和计算机设备 |
JP6515555B2 (ja) * | 2015-02-02 | 2019-05-22 | 富士通株式会社 | 演算処理装置、メモリ制御装置及び演算処理装置の制御方法 |
US9697094B2 (en) * | 2015-02-06 | 2017-07-04 | Intel Corporation | Dynamically changing lockstep configuration |
JP6083480B1 (ja) * | 2016-02-18 | 2017-02-22 | 日本電気株式会社 | 監視装置、フォールトトレラントシステムおよび方法 |
US10163508B2 (en) * | 2016-02-26 | 2018-12-25 | Intel Corporation | Supporting multiple memory types in a memory slot |
US10410738B2 (en) * | 2016-03-15 | 2019-09-10 | Toshiba Memory Corporation | Memory system and control method |
CN108074623A (zh) * | 2016-11-08 | 2018-05-25 | 英业达科技有限公司 | 依据测试粒度决定存储器测试覆盖率的***及其方法 |
CN108132860A (zh) * | 2016-12-01 | 2018-06-08 | 英业达科技有限公司 | 依存储器模块的物理地址范围测试存储器的***及方法 |
US10359501B2 (en) * | 2016-12-28 | 2019-07-23 | Architecture Technolgy Corporation | Mobile emergency perimeter system and method |
US10916326B1 (en) * | 2019-09-12 | 2021-02-09 | Dell Products, L.P. | System and method for determining DIMM failures using on-DIMM voltage regulators |
US11080124B2 (en) * | 2019-11-01 | 2021-08-03 | Dell Products, L.P. | System and method for targeted efficient logging of memory failures |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02201564A (ja) * | 1989-01-30 | 1990-08-09 | Nec Ic Microcomput Syst Ltd | Ramボードのテスト回路 |
JPH0720208A (ja) * | 1993-07-02 | 1995-01-24 | Mitsubishi Electric Corp | 被測定素子のテスト方法及びテストシステム |
US5604755A (en) * | 1995-11-20 | 1997-02-18 | International Business Machine Corp. | Memory system reset circuit |
US6671844B1 (en) * | 2000-10-02 | 2003-12-30 | Agilent Technologies, Inc. | Memory tester tests multiple DUT's per test site |
US6886109B2 (en) | 2001-05-18 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Method and apparatus for expediting system initialization |
US20030051193A1 (en) * | 2001-09-10 | 2003-03-13 | Dell Products L.P. | Computer system with improved error detection |
US7447943B2 (en) * | 2003-05-28 | 2008-11-04 | Hewlett-Packard Development Company, L.P. | Handling memory errors in response to adding new memory to a system |
DE10344877B3 (de) * | 2003-09-26 | 2004-12-30 | Infineon Technologies Ag | Vorrichtung zum Testen eines Speichermoduls |
US7765454B2 (en) * | 2005-05-24 | 2010-07-27 | Sgi International, Inc. | Fault tolerant memory system |
US8028207B1 (en) * | 2005-09-28 | 2011-09-27 | Google Inc. | Early memory test |
US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
US7949931B2 (en) * | 2007-01-02 | 2011-05-24 | International Business Machines Corporation | Systems and methods for error detection in a memory system |
US8006032B2 (en) | 2007-08-22 | 2011-08-23 | Globalfoundries Inc. | Optimal solution to control data channels |
US7783919B2 (en) * | 2007-09-12 | 2010-08-24 | Dell Products, Lp | System and method of identifying and storing memory error locations |
US8037380B2 (en) * | 2008-07-08 | 2011-10-11 | International Business Machines Corporation | Verifying data integrity of a non-volatile memory system during data caching process |
JP2012113466A (ja) * | 2010-11-24 | 2012-06-14 | Fujitsu Ltd | メモリコントローラ及び情報処理システム |
US8627176B2 (en) * | 2010-11-30 | 2014-01-07 | Microsoft Corporation | Systematic mitigation of memory errors |
JP2012177964A (ja) | 2011-02-25 | 2012-09-13 | Nec Computertechno Ltd | メモリシステム及びメモリモジュール制御方法 |
JP5545771B2 (ja) * | 2011-08-10 | 2014-07-09 | エヌイーシーコンピュータテクノ株式会社 | 診断装置、診断方法および診断プログラム診断方法 |
US9026870B2 (en) * | 2012-07-27 | 2015-05-05 | Samsung Electronics Co., Ltd. | Memory module and a memory test system for testing the same |
US9117552B2 (en) * | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
-
2013
- 2013-03-29 JP JP2013075356A patent/JP6070374B2/ja active Active
-
2014
- 2014-03-13 US US14/208,668 patent/US9570197B2/en active Active
- 2014-03-20 EP EP14160890.1A patent/EP2787440B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
JP2014199627A (ja) | 2014-10-23 |
US9570197B2 (en) | 2017-02-14 |
EP2787440A1 (en) | 2014-10-08 |
EP2787440B1 (en) | 2016-01-06 |
US20140298109A1 (en) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6070374B2 (ja) | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 | |
EP2972871B1 (en) | Methods and apparatus for error detection and correction in data storage systems | |
US7971112B2 (en) | Memory diagnosis method | |
US7945815B2 (en) | System and method for managing memory errors in an information handling system | |
US8930750B2 (en) | Systems and methods for preventing data loss | |
US7596648B2 (en) | System and method for information handling system error recovery | |
US8862953B2 (en) | Memory testing with selective use of an error correction code decoder | |
US9065481B2 (en) | Bad wordline/array detection in memory | |
TW201003662A (en) | Memory malfunction prediction system and method | |
US9690649B2 (en) | Memory device error history bit | |
US10338999B2 (en) | Confirming memory marks indicating an error in computer memory | |
US9086990B2 (en) | Bitline deletion | |
US9230687B2 (en) | Implementing ECC redundancy using reconfigurable logic blocks | |
WO2016122515A1 (en) | Erasure multi-checksum error correction code | |
US11372720B2 (en) | Systems and methods for encoding metadata | |
JP5910356B2 (ja) | 電子装置、電子装置制御方法及び電子装置制御プログラム | |
US11593209B2 (en) | Targeted repair of hardware components in a computing device | |
US20060242471A1 (en) | Monitoring error-handler vector in architected memory | |
TW202215239A (zh) | 開機方法 | |
JP2008310846A (ja) | 汎用サーバにおけるハードディスクドライブ故障の事前チェック装置、その方法及びそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6070374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |