JP6061587B2 - 光電変換装置、光電変換装置の駆動方法、撮像システム - Google Patents

Description

本発明は、入射光を光電変換する光電変換装置、光電変換装置の駆動方法、光電変換装置を有する撮像システムに関する。

入射光を光電変換した信号を出力する光電変換装置が知られている。この光電変換装置の一例として特許文献１のように、入射光を光電変換する光電変換部と、光電変換部が出力する信号に基づく信号を出力する差動増幅部と、差動増幅部が出力する信号に基づく信号を出力する出力回路と、を有する光電変換装置がある。この光電変換装置はさらに、出力回路と差動増幅部との間の電気的経路に設けられ、差動増幅部が出力する信号を保持する信号保持部と、信号保持部と差動増幅部との間の電気的経路の導通、非導通を切り替えるスイッチＭＯＳトランジスタと、を有している形態が記載されている。さらに、特許文献１には、光電変換部、差動増幅部、差動増幅部のフィードバック経路に設けられたスイッチＭＯＳトランジスタを有する画素部を複数有する光電変換装置が記載されている。

特開２０００−７８４７２号公報

特許文献１の光電変換装置では、スイッチＭＯＳトランジスタのソース、ゲート間の電圧を閾値電圧以下としている期間も、差動増幅部には光電変換部の電荷に基づく信号が与えられている。この期間に差動増幅部が出力する信号によっては、スイッチＭＯＳトランジスタのソースの電位がゲートの電位にスイッチＭＯＳトランジスタをオンする方向で近づき、スイッチＭＯＳトランジスタにサブスレッショルドリーク電流が流れ得る。

本発明は上記の課題を解決するために為されたものであり、一の態様は、入射光を光電変換して生じた電荷を蓄積する光電変換部と、一方の入力ノードが前記光電変換部と電気的に接続された差動増幅部と、スイッチＭＯＳトランジスタと、前記スイッチＭＯＳトランジスタを介して前記差動増幅部の出力ノードに電気的に接続された入力ノード、および、前記差動増幅部の他方の入力ノードに電気的に接続された出力ノードを有する出力回路と、電位制御部と、を有し、前記スイッチＭＯＳトランジスタの一方の主ノードが、前記差動増幅部の前記出力ノードに電気的に接続され、前記スイッチＭＯＳトランジスタの他方の主ノードが、前記出力回路の前記入力ノードに電気的に接続され、前記スイッチＭＯＳトランジスタをオフするために、前記スイッチＭＯＳトランジスタの制御ノードと前記一方の主ノードとの間の電圧を前記スイッチＭＯＳトランジスタの閾値電圧以下とする所定電位が前記スイッチＭＯＳトランジスタの前記制御ノードに与えられていて、かつ、前記光電変換部の前記電荷に基づく信号が前記差動増幅部の前記一方の入力ノードに与えられている期間に、前記電位制御部は、前記スイッチＭＯＳトランジスタの前記制御ノードと前記一方の主ノードとの間の電圧が前記スイッチＭＯＳトランジスタのオンする方向に変化することを抑制するように、前記スイッチＭＯＳトランジスタの前記一方の主ノードの電位を制御することを特徴とする光電変換装置である。

別の態様は、入射光を光電変換して生じた電荷を蓄積する光電変換部と、一方の入力ノードが前記光電変換部と電気的に接続された差動増幅部と、スイッチＭＯＳトランジスタと、前記スイッチＭＯＳトランジスタを介して前記差動増幅部の出力ノードに電気的に接続された入力ノード、および、前記差動増幅部の他方の入力ノードに電気的に接続された出力ノードを有する出力回路部と、を有し、前記スイッチＭＯＳトランジスタの一方の主ノードが、前記差動増幅部の前記出力ノードに電気的に接続され、前記スイッチＭＯＳトランジスタの他方の主ノードが、前記出力回路部の前記入力ノードに電気的に接続された光電変換装置の駆動方法であって、前記スイッチＭＯＳトランジスタをオフするために、前記スイッチＭＯＳトランジスタの制御ノードと前記一方の主ノードとの間の電圧を前記スイッチＭＯＳトランジスタの閾値電圧以下とする所定電位が前記スイッチＭＯＳトランジスタの前記制御ノードに与えられていて、かつ、前記光電変換部の前記電荷に基づく信号が前記差動増幅部の前記一方の入力ノードに与えられている期間に、前記スイッチＭＯＳトランジスタの前記制御ノードと前記一方の主ノードとの間の電圧が前記スイッチＭＯＳトランジスタジスタのオンする方向に変化することを抑制するように、前記スイッチＭＯＳトランジスタの前記一方の主ノードの電位を制御することを特徴とする光電変換装置の駆動方法である。

本発明は、スイッチＭＯＳトランジスタにサブスレッショルドリーク電流が流れにくい光電変換装置を提供することができる。

画素部の一例を示すブロック図、画素部の一例を示す等価回路図、光電変換装置の動作の一例を示すタイミング図。 スイッチＭＯＳトランジスタの電位の説明図、画素部の他の一例を示す等価回路図。 画素部の他の一例を示す等価回路図。 画素部の他の一例を示す等価回路図、光電変換装置の動作の他の一例を示すタイミング図。 画素部の他の一例を示す等価回路図と光電変換装置の動作の他の一例を示すタイミング図。 画素部の他の一例を示す等価回路図。 光電変換装置の動作の他の一例を示すタイミング図、撮像システムの一例を示すブロック図。

［実施例１］
図面を参照しながら、本実施例の形態について説明する。

図１（ａ）は光電変換装置の一例を示した模式図である。光電変換装置は、複数の画素部１０１と、複数の画素部１０１の各々から出力される信号を処理する信号処理部１０３とを有する。各々の画素部１０１は、光電変換部と信号保持部とを有する。光電変換部は入射光に基づく電荷を生成し、信号保持部はその電荷に基づく信号を保持する。画素部１０１から信号が出力された後も信号保持部は信号を保持し続ける。

信号処理部１０３は、複数の画素部１０１から出力された信号のうち最大値と最小値をＡＧＣ回路１０４（ＡＧＣはＡｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌの頭文字を取ったものである。）に出力する。ＡＧＣ回路１０４は、信号処理部１０３から出力された最大値、最小値の信号に基づいて、複数の画素部１０１の信号蓄積動作を継続するか終了するかを選択し、選択した結果を示す選択結果信号を信号蓄積制御部１０５に出力する。この複数の画素部１０１、信号処理部１０３、ＡＧＣ回路１０４の動作を第１の動作と表記する。信号蓄積制御部１０５はＡＧＣ回路１０４から出力された選択結果信号に基づいて、複数の画素部１０１の信号蓄積動作を継続させか終了させるかを制御する。複数の画素部１０１が信号蓄積動作を継続する制御を行う場合には、画素部１０１、信号処理部１０３、ＡＧＣ回路１０４は先の第１の動作と同様の動作を行う。一方、信号蓄積制御部１０５が複数の画素部１０１の信号蓄積動作を終了させる制御を行う場合には、シフトレジスタ１０２が複数の画素部１０１の各々が保持している先の第１の動作時に出力した信号を信号処理部１０３に順次出力させる。信号処理部１０３は複数の画素部１０１の各々の出力する信号を順次外部出力部１０６に出力する。

外部出力部１０６は、信号処理部１０３から出力された信号を光電変換装置の外部に信号ＳＥＮ＿ｏｕｔとして出力する。

図１（ｂ）は、本実施例の光電変換装置が有する画素部１０１の等価回路の一例を示したものである。

光電変換部１は入射光を光電変換して生成する電荷を蓄積する。光電変換部１は蓄積した電荷に基づく電位を、ＭＯＳトランジスタ１１に与える。

図１（ｂ）に記載の画素部１０１の光電変換部１は入射光に基づいて生成する正孔を蓄積する。

ＭＯＳトランジスタ２は、ゲートに与えられるリセットパルスＰＲＳをＨｉｇｈレベル（以下、Ｈレベルと表記する。Ｌｏｗレベルについても同様にＬレベルと表記する。）とすると、光電変換部１とＭＯＳトランジスタ１１のゲートの電位をリセット電圧ＶＲＳに基づいてリセットする。

以下、本明細書では理解を容易にするために、ＭＯＳトランジスタがＰＭＯＳトランジスタ、ＮＭＯＳトランジスタのいずれであっても、ゲートに印加するパルスをＨレベルとするとオンとなり、Ｌレベルとするとオフとなると統一して説明する。また、本明細書では信号の信号値の大小関係の表記について、理解を容易にするために、信号の絶対値を基に大小関係を規定する。例えば、光電変換部１の蓄積する電荷が正孔と電子のいずれであっても、光電変換部１の出力する信号は入射光の光量の増大と共に大きくなる、と表記する。この信号値の大小関係の表記について、光電変換部１のみならず、他の素子が出力する信号についても同様である。

差動増幅回路１０は、ＭＯＳトランジスタ１１、ＭＯＳトランジスタ１２、ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４、電流源のＭＯＳトランジスタ１５、出力ノード１６を有する。ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４は電源電圧ＶＤＤが与えられ、カレントミラー回路を構成している。つまり、ＭＯＳトランジスタ１３とＭＯＳトランジスタ１４の双方のゲートと、ＭＯＳトランジスタ１３の一方の主ノードとが第１のノードに電気的に接続されている。ＭＯＳトランジスタ１３とＭＯＳトランジスタ１４とによって、差動増幅回路１０の能動負荷が構成されている。差動増幅回路１０は本実施例の差動増幅部である。また、ＭＯＳトランジスタ１１のゲートは、差動増幅部の入力ノードである。また、出力ノード１６は差動増幅部の出力ノードである。また、ＭＯＳトランジスタ１３は、差動増幅部が有する第１のＭＯＳトランジスタである。また、ＭＯＳトランジスタ１４は、差動増幅部が有する第２のＭＯＳトランジスタである。また、ＭＯＳトランジスタ１１は、差動増幅部が有する第３のＭＯＳトランジスタである。また、ＭＯＳトランジスタ１２は、差動増幅部が有する第４のＭＯＳトランジスタである。

出力ノード１６は、スイッチＭＯＳトランジスタ２０を介して容量素子ＣＭと、フォロワ回路４０の入力ノードに電気的に接続されている。フォロワ回路４０は本実施例の出力回路である。

また、フォロワ回路４０の出力ノードは、ＭＯＳトランジスタ１２に電気的に接続されており、フォロワ回路４０の出力ＳＩＧＯＵＴが差動増幅回路１０にフィードバックされる。つまり、スイッチＭＯＳトランジスタ２０は差動増幅回路１０のフィードバック経路に設けられている。フォロワ回路４０は出力ＳＩＧＯＵＴを信号処理部１０３に出力する。容量素子ＣＭは本実施例の信号保持部である。フォロワ回路４０の出力ＳＩＧＯＵＴは、本実施例の出力回路が出力する出力信号である。

さらに本実施例の画素部は、電位制御部５０として、ＭＯＳトランジスタ５１を有している。ＭＯＳトランジスタ５１は一方の主ノードに電源電圧ＶＤＤが与えられている。他方の主ノードは、ＭＯＳトランジスタ１３とＭＯＳトランジスタ１４の双方のゲートと、ＭＯＳトランジスタ１３の一方の主ノードとが共通に電気的に接続されたノードに電気的に接続されている。ＭＯＳトランジスタ５１は、電位制御部５０が含む第５のＭＯＳトランジスタである。

次に、図１（ｃ）を参照しながら図１（ｂ）に示した画素部を有する光電変換装置の動作について説明する。

図１（ｃ）に示したパルスＰＣＨはスイッチＭＯＳトランジスタ２０の制御ノードであるゲートに与えられるパルスである。パルスＰＣＨがＨレベルの時に出力ノード１６の容量素子ＣＭとフォロワ回路４０の入力ノードとが導通する。パルスＰＣＨ＿ＥＮＤはＭＯＳトランジスタ５１のゲートに与えられるパルスである。パルスＰＣＨ＿ＥＮＤがＨレベルの時に、電源電圧ＶＤＤに基づく電位が、ＭＯＳトランジスタ１３の一方の主ノードと、ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４のそれぞれのゲートに与えられる。パルスＨＳＲはシフトレジスタ１０２が各画素部１０１の信号に基づく信号を信号処理部１０３に出力させるパルスである。

時刻ｔ１まで、パルスＰＲＳ、パルスＰＣＨはＨレベルである。よって、光電変換部１、差動増幅回路１０、容量素子ＣＭがリセットされている。また、パルスＰＣＨ＿ＥＮＤはＬレベルである。

時刻ｔ１にパルスＰＲＳをＬレベルとし、光電変換部１、差動増幅回路１０のそれぞれのリセットを解除する。光電変換部１が入射光を光電変換して蓄積した電荷に基づく電位をＭＯＳトランジスタ１１のゲートに与える。

時刻ｔ２に、パルスＰＣＨをＬレベル、即ちスイッチＭＯＳトランジスタ２０のゲートをオフ電位とする。ＬレベルのパルスＰＣＨは、スイッチＭＯＳトランジスタ２０のゲートとソースとの間の電圧を閾値電圧以下とする所定電位である。これにより、容量素子ＣＭはこの時刻ｔ２に出力ノード１６から出力される信号に基づく電荷を保持する。光電変換部１は露光され続けており、ＭＯＳトランジスタ１３のゲートの電位は高くなるが、スイッチＭＯＳトランジスタ２０がオフとなっているため、容量素子ＣＭが保持する電荷量は変わらない。

時刻ｔ３にパルスＰＣＨ＿ＥＮＤをＨレベルとする。これにより、ＭＯＳトランジスタ１３とＭＯＳトランジスタ１４のゲートの電位が電源電圧ＶＤＤにクリップされる。これにより、出力ノード１６から出力される信号は、フォロワ回路４０の出力する信号からＭＯＳトランジスタ１４の閾値電圧分低下した信号レベルに低下する。図２（ａ）に、出力ノード１６と電気的に接続されたスイッチＭＯＳトランジスタ２０の主ノード（以下、スイッチＭＯＳトランジスタ２０の入力ノードと表記する。）と、スイッチＭＯＳトランジスタ２０のゲートの電位について示す。図２（ａ）のスイッチＭＯＳトランジスタ２０のゲートの電位は実際に与えられる電位を示している。図１（ｃ）のタイミング図に示したパルスＰＣＨは、本明細書のタイミング図ではＭＯＳトランジスタのオン時をＨレベル、オフ時をＬレベルとしているため、逆となっていることに注意されたい。スイッチＭＯＳトランジスタ２０のオン時、オフ時のスイッチＭＯＳトランジスタ２０の入力ノードの電位について説明する。スイッチＭＯＳトランジスタ２０のオフ時は、ＭＯＳトランジスタ１２には、フォロワ回路４０の出力する固定の信号ＳＩＧＯＵＴが与えられる。つまり、差動増幅回路１０はオープンループ状態となっており、コンパレータとして動作し得る。ＭＯＳトランジスタ１１のゲートに与えられる電荷はフォトダイオード１が露光され続けていることにより増加する。従って、オープンループ状態にある差動増幅回路１０の出力ノード１６の電位は、特許文献１に記載の光電変換装置の場合、スイッチＭＯＳトランジスタ２０のオン時の電位から電源電圧ＶＤＤ付近に上昇する。つまり、スイッチＭＯＳトランジスタ２０の入力ノードの電位は、スイッチＭＯＳトランジスタ２０がオフすることによって、スイッチＭＯＳトランジスタをオンする方向に上昇する。これにより、スイッチＭＯＳトランジスタ２０で生じるサブスレッショルドリーク電流が増加する。従って、スイッチＭＯＳトランジスタ２０のゲートにオフ電位を与えている期間であっても、容量素子ＣＭが保持する電荷量が変化しやすくなってしまう。一方で、本実施例の光電変換装置では、スイッチＭＯＳトランジスタ２０の入力ノードとゲートとの電位差を、スイッチＭＯＳトランジスタ２０がオフする方向に大きくする。つまり、本実施例では、スイッチＭＯＳトランジスタ２０の入力ノードの電位を電源電圧ＶＤＤよりも小さい電位とする。これにより、本実施例の撮像装置は、スイッチＭＯＳトランジスタ２０のゲートにオフ電位を与えている期間のサブスレッショルドリーク電流を低減することができる。本実施例の光電変換装置では、一方の入力ノードに与えられた電荷に基づく信号に基づいて差動増幅部が出力ノードに信号を出力することによってスイッチＭＯＳトランジスタに流れるサブスレッショルドリーク電流よりも少ないサブスレッショルドリーク電流となるように、電位制御部がスイッチＭＯＳトランジスタの一方の主ノードの電位を制御している。つまり、スイッチＭＯＳトランジスタ２０の制御ノードに与えられている所定電位に、スイッチＭＯＳトランジスタ２０の入力ノードの電位が近づくのを抑制するように、入力ノードの電位を制御している。そして、本実施例の撮像装置は、容量素子ＣＭの保持する電荷量が変化しにくい効果を有する。

時刻ｔ４以降、シフトレジスタ１０２が順次、画素部１０１の各々から信号を信号処理部１０３に出力させる。

次に図２（ｂ）に、他の形態の画素部１０１の等価回路を示す。図２（ｂ）に示した画素部１０１では、図１（ｂ）に示した画素部１０１と同じ機能を有する部材については同じ符号を付して表している。図１（ｂ）に示した画素部１０１は、光電変換部１が入射光に基づいて正孔を蓄積する形態であった。一方、図２（ｂ）に示した画素部１０１は、光電変換部１が入射光に基づいて電荷を蓄積する形態である。この形態の画素部１０１が有する各ＭＯＳトランジスタの導電型は、図１（ｂ）の画素部１０１が有する各ＭＯＳトランジスタの導電型を反対とすれば良い。この形態の場合、時刻ｔ３以降、ＭＯＳトランジスタ１３とＭＯＳトランジスタ１４のゲートの電位がグラウンドレベルの電位にクリップされる。

本実施例では、光電変換部１とＭＯＳトランジスタ１１とが直結されている形態を基に説明した。しかし、本実施例はこの形態に限定されるものではなく、光電変換部１とＭＯＳトランジスタ１１との電気的経路にスイッチが設けられている形態であっても良い。この形態の場合、スイッチが図１（ｃ）に示した動作において、時刻ｔ１以前から、少なくとも時刻ｔ４までオンしている形態であれば良い。

また、容量素子ＣＭは、ＭＯＳ容量やＰＮ接合容量などの独立した素子であってもよいし、フォロワ回路４０の入力ノードのＭＯＳトランジスタのゲートに付随する寄生容量であってもよい。

また、本実施例では、差動増幅回路１０の出力する信号を差動増幅回路１０にフィードバックする構成の一例として、画素部１０１がフォロワ回路を有する形態を基に説明した。しかし、差動増幅回路１０の出力する信号をフィードバックする構成はフォロワ回路以外であっても良く、差動増幅回路１０の出力する信号がＭＯＳトランジスタ１２に与えられる構成を有していれば良い。

［実施例２］
図面を参照しながら、実施例１と異なる点を中心に本実施例の光電変換装置について説明する。

図３（ａ）は本実施例の光電変換装置が有する画素部１０１の等価回路図である。図３（ａ）では、図１（ｂ）に示した画素部１０１と同じ機能を有する部材について同一の符号を付して表している。

本実施例では、ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４の双方のゲートと、ＭＯＳトランジスタ１３の一方の主ノードとが電気的に接続されたノードに、電位制御部５０のＭＯＳトランジスタ５１の一方の主ノードが電気的に接続されている。また、ＭＯＳトランジスタ５１の他方の主ノードが、出力ノード１６に電気的に接続されている。

図３（ａ）に示した画素部１０１を有する光電変換装置の動作は、実施例１で述べた図１（ｃ）と同様とすることができる。

時刻ｔ３にパルスＰＣＨ＿ＥＮＤをＨレベルとする。これにより、ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４のそれぞれのゲートと、ＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１２とのそれぞれの一方の主ノードとがショートされる。
ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４には電流源のＭＯＳトランジスタ１５から電流が流れている。

出力ノード１６の電位は、電源電圧ＶＤＤから、ＭＯＳトランジスタ１４の閾値電圧およびオーバードライブ電圧を加算した電圧分低下した値となる。従って、スイッチＭＯＳトランジスタ２０の入力ノードの電位とゲートとの電位差が特許文献１に記載の光電変換装置に比して、スイッチＭＯＳトランジスタ２０がオフする方向に大きくなる。よって、実施例１の光電変換装置と同様の効果を得ることができる。

また、本実施例では光電変換部１が入射光に基づいて正孔を蓄積する形態を説明した。光電変換部１が入射光に基づいて電子を蓄積する形態であっても、光電変換装置の各ＭＯＳトランジスタの導電型を反対にすることにより、好適に実施することができる。

［実施例３］
図面を参照しながら、実施例１と異なる点を中心に本実施例の光電変換装置を説明する。

図３（ｂ）は本実施例の光電変換装置が有する画素部１０１の等価回路図である。図３（ｂ）では、図１（ｂ）に示した画素部１０１と同じ機能を有する部材について同一の符号を付して表している。

本実施例の光電変換装置が有する画素部１０１は、電位制御部５０のＭＯＳトランジスタ５１の一方の主ノードがスイッチＭＯＳトランジスタ２０の入力ノードに電気的に接続されている。また、ＭＯＳトランジスタ５１の他方の主ノードにグラウンドレベルの電位が与えられている。

図３（ｂ）に示した画素部１０１は、実施例１で述べた図１（ｃ）の動作と同様とすることができる。

時刻ｔ３にパルスＰＣＨ＿ＥＮＤをＨレベルとすると、スイッチＭＯＳトランジスタ２０の入力ノードの電位がグラウンドレベルにクリップされる。これにより、スイッチＭＯＳトランジスタの入力ノードとゲートとの電位差が特許文献１に記載の光電変換装置に比してスイッチＭＯＳトランジスタ２０がオフする方向に大きくなる。よって、実施例１、２と同様の効果を得ることができる。

また、本実施例では光電変換部１が入射光に基づいて正孔を生成する形態を説明した。光電変換部１が入射光に基づいて電子を蓄積する形態であっても、画素部１０１の各ＭＯＳトランジスタの導電型を反対にすることにより、好適に実施することができる。この形態の場合には、ＭＯＳトランジスタ５１をＰＭＯＳトランジスタとする。ＭＯＳトランジスタ５１に与える電位をグラウンドレベルの電位の代わりに電源電圧ＶＤＤとし、スイッチＭＯＳトランジスタ２０の入力ノードの電位を電源電圧ＶＤＤ付近とすれば良い。

［実施例４］
図面を参照しながら、実施例１と異なる点を中心に本実施例の光電変換装置を説明する。

図４（ａ）は本実施例の光電変換装置が有する画素部１０１の等価回路図である。図４（ａ）では、図１（ｂ）に示した画素部１０１と同じ機能を有する部材について同一の符号を付して表している。

本実施例の光電変換装置が有する画素部１０１は、電位制御部５０のＭＯＳトランジスタ５１の一方の主ノードがＭＯＳトランジスタ１２のゲートに電気的に接続されている。ＭＯＳトランジスタ５１の他方の主ノードに電源電圧ＶＤＤが与えられている。また、ＭＯＳトランジスタ１２のゲートはＭＯＳトランジスタ６０を介してフォロワ回路４０の出力ノードと電気的に接続されている。

本実施例の光電変換装置の動作を、図４（ｂ）を参照しながら説明する。

パルスＢ＿ＰＣＨ＿ＥＮＤはＭＯＳトランジスタ６０のゲートに与えられるパルスであり、パルスＰＣＨ＿ＥＮＤを反転したパルスである。パルスＢ＿ＰＣＨ＿ＥＮＤは時刻ｔ１以前からＨレベルであり、時刻ｔ３にＬレベルとなる。その他のパルスの動作は図１（ｃ）に示した動作と同様とすることができる。

時刻ｔ３に、パルスＰＣＨ＿ＥＮＤがＨレベルとなると、ＭＯＳトランジスタ５１によってＭＯＳトランジスタ１２のゲートの電位が電源電圧ＶＤＤとし、スイッチＭＯＳトランジスタ２０の入力ノードの電位をグランドレベル付近とする。よって、スイッチＭＯＳトランジスタ２０の入力ノードとゲートの電位差が、特許文献１に記載の光電変換装置に比して、スイッチＭＯＳトランジスタ２０がオフする方向に大きくなる。従って、実施例１〜３と同様の効果を得ることができる。また、ＭＯＳトランジスタ６０がオフすることで、ＭＯＳトランジスタ５１からフォロワ回路４０への電流を遮断できるため、ＭＯＳトランジスタ５１をオンすることによる消費電流の増大を抑制することができる。

実施例３の画素部１０１では、ＭＯＳトランジスタ５１がオンすることにより出力ノード１６からＭＯＳトランジスタ５１に電流が流れ、消費電流が増加していた。一方、本実施例の光電変換装置が有する画素部１０１は、ＭＯＳトランジスタ５１がオンすることによる電流経路の増加は生じないため、実施例３の画素部１０１に比して消費電流を低減する効果を有する。

また、本実施例では光電変換部１が入射光に基づいて正孔を生成する形態を説明した。光電変換部１が入射光に基づいて電子を蓄積する形態であっても、画素部１０１の各ＭＯＳトランジスタの導電型を反対にすることにより、好適に実施することができる。この形態の場合には、ＭＯＳトランジスタ５１をＮＭＯＳトランジスタとする。ＭＯＳトランジスタ５１に与える電位を電源電圧ＶＤＤの代わりにグラウンドレベルの電位とすれば良い。

［実施例５］
図面を参照しながら、実施例１と異なる点を中心に本実施例の光電変換装置を説明する。

図５（ａ）は本実施例の光電変換装置が有する画素部１０１の等価回路図である。

本実施例の光電変換装置が有する画素部１０１は図１（ｂ）に示した実施例１で示した画素部１０１に、ＭＯＳトランジスタ７０と容量素子ＣＬを設けた形態である。

ＭＯＳトランジスタ７０は、ＭＯＳトランジスタ１１に対して光電変換部１と並列に電気的に接続されている。ＭＯＳトランジスタ７０は本実施例の第６のＭＯＳトランジスタである。容量素子ＣＬの一方の主ノードはＭＯＳトランジスタ７０に電気的に接続され、他方の主ノードに電源電圧ＶＤＤが与えられている。

本実施例の光電変換装置の動作を、図５（ｂ）を参照しながら説明する。

パルスＰＳＷはＭＯＳトランジスタ７０のゲートに与えられるパルスである。時刻ｔ１まで、パルスＰＳＷはＨレベルであり、容量素子ＣＬの電荷がリセットされている。

時刻ｔ２から時刻ｔ３の期間、パルスＰＳＷをＨレベルとするかＬレベルとするかによって、容量素子ＣＬの容量分だけ電荷変換係数を変えることができる。これにより、入射光に対する画素部１０１の感度を切り替えることができる。

時刻ｔ４に、シフトレジスタ１０２は各信号処理部１０３から順次、画素部１０１の出力する信号に基づく信号を出力させる。

本実施例の光電変換装置では、例えば、パルスＰＳＷをＨレベルとして時刻ｔ１から時刻ｔ４の動作を行い、信号処理部から出力された信号が基準値よりも小さいと判定されたとする。この場合には、再び時刻ｔ１から時刻ｔ４の動作を、時刻ｔ１から時刻ｔ３の期間、パルスＰＳＷをＬレベルとして行う。このように、本実施例の光電変換装置は、入射光の光量に応じて、光電変換部１とＭＯＳトランジスタ１１との間の電気的経路の容量値を切り替えて感度を異ならせることのできる構成を有している。

本実施例の光電変換装置においても、実施例１と同様の電位制御部５０を有することにより、実施例１と同様の効果を得ることができる。

また、本実施例では光電変換部１が入射光に基づいて正孔を生成する形態を説明した。光電変換部１が入射光に基づいて電子を蓄積する形態であっても、画素部１０１の各ＭＯＳトランジスタの導電型を反対にすることにより、好適に実施することができる。

［実施例６］
本実施例の光電変換装置の形態について説明する。

図６は本実施例の光電変換装置が有する画素部１０１の一例を示した等価回路図である。図６の画素部１０１では、図１（ａ）の画素部１０１の３列を抜き出して示したものである。信号処理部１０３は出力部４００、ノイズ処理回路３００−１，３００−２を有している。各々の画素部１０１のフォロワ回路４０の出力は、各々が画素部１０１に対応して設けられたノイズ処理回路３００−１、３００−２に与えられる。ノイズ処理回路３００−１の各々は、最大値検出部５００に電気的に接続されている。ノイズ処理回路３００−２の各々は、ＯＲ回路９２を介して最小値検出部６００に電気的に接続されている。信号蓄積制御部１０５が出力するパルスＢｏｔｔｏｍがＨレベルとなると、ノイズ処理回路３００−２の各々から出力される信号の最小値が最小値検出部６００に与えられる。また、シフトレジスタ１０２がノイズ処理回路３００−２を順次選択すると、最小値検出部６００に各ノイズ処理回路３００−２が出力する信号が与えられる。最小値検出部６００は、このノイズ処理回路３００−２の各々の信号を順次、外部出力部１０６に出力する。

出力部４００は最大値検出部５００、最小値検出部６００を有している。最大値検出部５００には、信号蓄積制御部１０５が出力するパルスＰＥＡＫがＨレベルの時、各ノイズ処理回路３００−１が出力する信号のうち、最大値の信号が与えられる。最大値検出部５００は、この最大値の信号をＡＧＣ回路１０４に出力する。最小値検出部６００には、信号蓄積制御部１０５が出力するパルスＢｏｔｔｏｍがＨレベルの時、各ノイズ処理回路３００−２が出力する信号のうち、最小値の信号が与えられる。最小値検出部６００は、この最小値の信号をＡＧＣ回路１０４に出力する。出力部４００の信号出力動作は、先の実施例１で述べたように、信号蓄積制御部１０５の信号に基づいて行われる。本実施例の光電変換装置の画素部１０１は実施例１〜５で述べたいずれの形態であっても良いが、本実施例では実施例５の画素部１０１を設けた形態について説明する。

ノイズ処理回路３００−１の差動アンプ８０と、ノイズ処理回路３００−２の差動アンプ８６は出力を反転入力ノードにフィードバックさせて電圧フォロワで動作する。ノイズ処理回路３００−１，３００−２は、ＭＯＳトランジスタ８１、クランプ容量素子ＣＮ、ＭＯＳトランジスタ８２、ＭＯＳトランジスタ８５によってクランプ回路を構成している。ノイズ処理回路３００−１，３００−２のＭＯＳトランジスタ８１は、画素部１０１と差動アンプ８０の非反転入力ノードとの導通、非導通を切り替える。ノイズ処理回路３００−１，３００−２のＭＯＳトランジスタ８２はクランプ容量素子ＣＮの一方の主ノードに電位ＶＧＲを与えるか否かを切り替える。ノイズ処理回路３００−１，３００−２のＭＯＳトランジスタ８５は差動アンプ８０の出力ノードとクランプ容量素子ＣＮとの導通、非導通を切り替える。

ノイズ処理回路３００−１，３００−２のＭＯＳトランジスタ８３は画素部１０１とクランプ容量素子ＣＮとの導通、非導通を切り替える。ノイズ処理回路３００−１，３００−２のＭＯＳトランジスタ８４はクランプ容量素子ＣＮと差動アンプ８０の非反転入力ノードとの導通、非導通を切り替える。ノイズ処理回路３００−１のＭＯＳトランジスタ９０は差動アンプ８０と最大値検出部５００との導通、非導通を切り替える。ノイズ処理回路３００−２のＭＯＳトランジスタ９１は差動アンプ８６と最小値検出部６００との導通、非導通を切り替える。

ノイズ処理回路３００−２のＭＯＳトランジスタ９１はシフトレジスタ１０２が出力するパルスＨＳＲと、信号蓄積制御部１０５が出力するパルスＢｏｔｔｏｍの一方がＨレベルの時に導通状態となる。

次に、図７（ａ）を参照しながら図６に示したノイズ処理回路３００−１，３００−２の動作について説明する。

時刻ｔ１０まで、パルスＰＲＳ，ＰＳＷ、ＰＣＨ、ＰＴＮ１、ＰＴＮ２、ＰＧＲ、ＰＥＡＫ、ＢｏｔｔｏｍはＨレベルである。これにより、光電変換部１、差動増幅回路１０、容量素子ＣＬ，容量素子ＣＭ、クランプ容量素子ＣＮがリセットされている。パルスＰＣＨ＿ＥＮＤ、ＰＴＳ２，ＰＴＳ１はＬレベルである。

時刻ｔ１０にパルスＰＲＳをＬレベルとし、光電変換部１、差動増幅回路１０のリセットを解除する。パルスＰＳＷは実施例５と同様に入射光の光量に応じて、ＨレベルかＬレベルとすれば良い。

時刻ｔ１１にパルスＰＴＮ２をＬレベルとする。続いて、時刻ｔ１２にパルスＰＴＮ１をＬレベルとする。そして、時刻ｔ１３にパルスＰＴＳ１をＨレベルとする。さらに、時刻ｔ１４にパルスＰＧＲをＬレベルとする。この時刻ｔ１１〜ｔ１４の動作により、クランプ容量素子ＣＮにフォロワ回路４０が出力するノイズ信号に基づく電荷が保持される。

時刻ｔ１５にパルスＰＴＳ２をＨレベルとする。これにより、フォロワ回路４０の出力はＭＯＳトランジスタ８３を介してクランプ容量素子ＣＮに与えられる。クランプ容量素子ＣＮにはノイズ信号に基づく電荷が保持されている。よって、差動アンプ８０の非反転入力ノードには、フォロワ回路４０の出力する信号からノイズ信号を差し引いた信号が与えられる。従って、差動アンプ８０はフォロワ回路４０の出力する信号からノイズ信号を差し引いた信号を増幅して出力する。従って、本実施例の光電変換装置は、ノイズ成分の少ない信号を信号処理部１０３から出力させることができる。

時刻ｔ１６に、パルスＰＣＨ、ＰＥＡＫ、ＢｏｔｔｏｍをＬレベルとする。
時刻ｔ１７にパルスＰＣＨ＿ＥＮＤをＨレベルとする。これにより、実施例１の光電変換装置と同様に、スイッチＭＯＳトランジスタ２０をオフとしている時のフォロワ回路４０の出力する信号レベルの変動を特許文献１に記載の光電変換装置に比して抑制することができる。

時刻ｔ１８以降、シフトレジスタ１０２はパルスＨＳＲを各ＭＯＳトランジスタ９０に与え、各ノイズ処理回路３００から信号を出力させる。

ノイズ処理回路３００の構成は、図６に示したものに限るものではない。例えばフォロワ回路４０の出力ノードとＭＯＳトランジスタ９０との電気的経路にクランプ容量素子を設け、クランプ容量素子のフォロワ回路のノイズ信号を保持させる形態であっても良い。

［実施例７］
図７（ｂ）は、本実施例の撮像システムの構成の一例を示すブロック図である。

本実施例の撮像システムは、バリア９０１、被写体の光学像を結像するレンズ９０２、レンズ９０２を通過した光量を調整するための絞り９０３を有する。さらに撮像システムは、レンズ９０２で結像された被写体の光学像を画像信号として取得する撮像装置９０４を有する。さらに撮像システムは、実施例１〜５で説明した光電変換装置９０５を有する。バリア９０１、レンズ９０２、絞り９０３は撮像装置９０４と光電変換装置９０５に入射光を集光する光学系である。

さらに撮像システムは、撮像装置９０４と光電変換装置９０５から出力される信号を処理するアナログ信号処理装置９０６、アナログ信号処理装置９０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器９０７を有する。さらに撮像システムは、Ａ／Ｄ変換器９０７より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部９０８を有する。

さらに撮像システムは、画像データを一時記憶するためのメモリ部９０９、外部コンピュータなどと通信するための外部Ｉ／Ｆ回路９１０、デジタル信号処理部９０８などに各種タイミング信号を出力するタイミング発生部９１１を有する。さらに撮像システムは、各種演算とカメラ全体を制御する全体制御・演算部９１２、記録媒体制御Ｉ／Ｆ部９１３、取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体９１４、外部コンピュータ９１５を有する。

次に、上記の撮像システムの撮影時の動作について説明する。

バリア９０１がオープンされ、光電変換装置９０５から出力された信号をもとに、全体制御・演算部９１２は前記したような位相差検出により被写体までの距離を演算する。その後、演算結果に基づいてレンズ９０２を駆動し、再び焦点が合っているか否かを判断し、焦点が合っていないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に撮像装置９０４による蓄積動作が始まる。撮像装置９０４の蓄積動作が終了すると、撮像装置９０４から出力された画像信号はＡ／Ｄ変換器９０７でアナログデジタル変換され、デジタル信号処理部９０８を通り全体制御・演算によりメモリ部９０９に書き込まれる。その後、メモリ部９０９に蓄積されたデータは全体制御・演算部９１２の制御により記録媒体制御Ｉ／Ｆ部９１３を介して記録媒体９１４に記録される。また、外部Ｉ／Ｆ部９１０を通して直接コンピュータなどに与えてもよい。

１ 光電変換部
２、１１，１２，１３，１４，１５、５１ ＭＯＳトランジスタ
１０ 差動増幅回路
１６ 出力ノード
２０ スイッチＭＯＳトランジスタ
ＣＭ 容量素子
４０ フォロワ回路
５０ 電位制御部

Claims (17)

1. 入射光を光電変換して生じた電荷を蓄積する光電変換部と、
   一方の入力ノードが前記光電変換部と電気的に接続された差動増幅部と、
   スイッチＭＯＳトランジスタと、
   前記スイッチＭＯＳトランジスタを介して前記差動増幅部の出力ノードに電気的に接続された入力ノード、および、前記差動増幅部の他方の入力ノードに電気的に接続された出力ノードを有する出力回路と、
   電位制御部と、を有し、
   前記スイッチＭＯＳトランジスタの一方の主ノードが、前記差動増幅部の前記出力ノードに電気的に接続され、
   前記スイッチＭＯＳトランジスタの他方の主ノードが、前記出力回路の前記入力ノードに電気的に接続され、
   前記スイッチＭＯＳトランジスタをオフするために、前記スイッチＭＯＳトランジスタの制御ノードと前記一方の主ノードとの間の電圧を前記スイッチＭＯＳトランジスタの閾値電圧以下とする所定電位が前記スイッチＭＯＳトランジスタの前記制御ノードに与えられていて、かつ、前記光電変換部の前記電荷に基づく信号が前記差動増幅部の前記一方の入力ノードに与えられている期間に、前記電位制御部は、前記スイッチＭＯＳトランジスタの前記制御ノードと前記一方の主ノードとの間の電圧が前記スイッチＭＯＳトランジスタのオンする方向に変化することを抑制するように、前記スイッチＭＯＳトランジスタの前記一方の主ノードの電位を制御することを特徴とする光電変換装置。
2. 前記差動増幅部の前記一方の入力ノードに与えられた前記電荷に基づく前記信号に基づいて、前記差動増幅部が前記差動増幅部の前記出力ノードに信号を出力することによって、前記期間に前記スイッチＭＯＳトランジスタに流れるサブスレッショルドリーク電流よりも少ないサブスレッショルドリーク電流となるように、前記電位制御部が前記スイッチＭＯＳトランジスタの前記一方の主ノードの電位を制御することを特徴とする請求項１に記載の光電変換装置。
3. 前記スイッチＭＯＳトランジスタの前記制御ノードと、前記スイッチＭＯＳトランジスタの前記一方の主ノードとの間の電圧が、前記差動増幅部が前記光電変換部の出力した前記電荷に基づいて信号を出力する時よりも大きくなるように、前記電位制御部が前記スイッチＭＯＳトランジスタの前記一方の主ノードに電位を与えることを特徴とする請求項１または２に記載の光電変換装置。
4. 前記光電変換装置はさらに、
   前記スイッチＭＯＳトランジスタと前記出力回路の前記入力ノードとの間の電気的経路に容量素子を有し、
   前記容量素子は前記差動増幅部が出力する信号を保持し、
   前記出力回路が、前記容量素子が蓄積した信号に基づく信号を出力することを特徴とする請求項１〜３のいずれかに記載の光電変換装置。
5. 前記出力回路の前記出力ノードと前記差動増幅部の前記他方の入力ノードとの間の電気的経路に、前記電位制御部が電気的に接続されていることを特徴とする請求項１〜４のいずれかに記載の光電変換装置。
6. 前記光電変換装置はさらに、前記出力回路が出力する信号からノイズ成分を差し引いた信号を出力するノイズ処理回路を有することを特徴とする請求項１〜５のいずれかに記載の光電変換装置。
7. 前記差動増幅部は、
   第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタと同じ導電型の第２のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタと反対の導電型の第３のＭＯＳトランジスタと、
   前記第３のＭＯＳトランジスタと同じ導電型の第４のＭＯＳトランジスタと、
   電流源と、
   を有し、
   前記第３のＭＯＳトランジスタの制御ノードは前記差動増幅部の前記一方の入力ノードであり、
   前記第４のＭＯＳトランジスタの制御ノードは前記差動増幅部の前記他方の入力ノードであり、
   前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタのそれぞれの制御ノードが第１のノードに電気的に接続され、
   前記第３のＭＯＳトランジスタの一方の主ノードが前記電流源に、前記第３のＭＯＳトランジスタの他方の主ノードが前記第１のＭＯＳトランジスタの一方の主ノードに電気的に接続され、
   前記第１のノードが前記第３のＭＯＳトランジスタの前記他方の主ノードに電気的に接続され、
   前記第４のＭＯＳトランジスタの一方の主ノードが前記電流源に、前記第４のＭＯＳトランジスタの他方の主ノードが前記差動増幅部の前記出力ノードと前記第２のＭＯＳトランジスタの前記一方の主ノードに電気的に接続され、
   前記電位制御部が前記第１のノードに電気的に接続されていることを特徴とする請求項１〜６のいずれかに記載の光電変換装置。
8. 前記電位制御部が、第５のＭＯＳトランジスタを含み、
   前記第５のＭＯＳトランジスタの一方の主ノードが前記第１のノードに電気的に接続され、
   前記第５のＭＯＳトランジスタの他方の主ノードに基準電圧が与えられていることを特徴とする請求項７に記載の光電変換装置。
9. 前記電位制御部が、第５のＭＯＳトランジスタを含み、
   前記第５のＭＯＳトランジスタの一方の主ノードが前記第１のノードに電気的に接続され、
   前記第５のＭＯＳトランジスタの他方の主ノードが前記差動増幅部の前記出力ノードに電気的に接続されていることを特徴とする請求項７に記載の光電変換装置。
10. 前記電位制御部が、第５のＭＯＳトランジスタを含み、
    前記第５のＭＯＳトランジスタの一方の主ノードが、前記差動増幅部の前記出力ノードと前記スイッチＭＯＳトランジスタの前記一方の主ノードとの間の電気的経路に電気的に接続され、
    前記第５のＭＯＳトランジスタの他方の主ノードに基準電位が与えられていることを特徴とする請求項１〜６のいずれかに記載の光電変換装置。
11. 前記光電変換装置はさらに、
    前記差動増幅部の前記一方の入力ノードに対して前記光電変換部と並列して電気的に接続された第６のＭＯＳトランジスタと、
    前記第６のＭＯＳトランジスタを介して前記差動増幅部の前記一方の入力ノードに電気的に接続された容量素子と、
    を有することを特徴とする請求項１〜１０のいずれかに記載の光電変換装置。
12. 前記光電変換部の蓄積する前記電荷が正孔であり、
    前記スイッチＭＯＳトランジスタがＰＭＯＳトランジスタであり、
    前記スイッチＭＯＳトランジスタのオンする方向が、前記スイッチＭＯＳトランジスタの前記一方の主ノードに対する前記スイッチＭＯＳトランジスタの前記制御ノードの電圧が低くなる方向であることを特徴とする請求項１〜１１のいずれかに記載の光電変換装置。
13. 前記光電変換部の蓄積する前記電荷が電子であり、前記スイッチＭＯＳトランジスタがＮＭＯＳトランジスタであり、
    前記スイッチＭＯＳトランジスタのオンする方向が、前記スイッチＭＯＳトランジスタの前記一方の主ノードに対する前記スイッチＭＯＳトランジスタの前記制御ノードの電圧が高くなる方向であることを特徴とする請求項１〜１１のいずれかに記載の光電変換装置。
14. 請求項１〜１３のいずれかに記載の光電変換装置と、
    入射光に基づく画像信号を生成する撮像装置と、
    前記光電変換装置と前記撮像装置に入射光を集光する光学系と、を有することを特徴とする撮像システム。
15. 前記光電変換装置は前記光電変換部と、前記スイッチＭＯＳトランジスタと、前記差動増幅部と、を有する画素部を複数有し、
    さらに前記光電変換装置は、信号処理部と、ＡＧＣ回路と、を有し、
    前記撮像システムはさらに制御部を有し、
    前記信号処理部が、複数の前記画素部が出力する信号の最大値と最小値を前記ＡＧＣ回路に出力し、
    前記ＡＧＣ回路は前記最大値と前記最小値との差に基づいて、複数の前記画素部の前記電荷の蓄積を終了させ、
    前記信号処理部は、複数の前記画素部の各々が出力する信号を前記制御部に出力し、
    前記制御部は前記信号処理部が出力する信号に基づいて焦点を検出し、
    前記制御部が焦点を検出した後、前記撮像装置が、前記画像信号の生成を行うことを特徴とする請求項１４に記載の撮像システム。
16. 入射光を光電変換して生じた電荷を蓄積する光電変換部と、
    一方の入力ノードが前記光電変換部と電気的に接続された差動増幅部と、
    スイッチＭＯＳトランジスタと、
    前記スイッチＭＯＳトランジスタを介して前記差動増幅部の出力ノードに電気的に接続された入力ノード、および、前記差動増幅部の他方の入力ノードに電気的に接続された出力ノードを有する出力回路部と、を有し、
    前記スイッチＭＯＳトランジスタの一方の主ノードが、前記差動増幅部の前記出力ノードに電気的に接続され、
    前記スイッチＭＯＳトランジスタの他方の主ノードが、前記出力回路部の前記入力ノードに電気的に接続された光電変換装置の駆動方法であって、
    前記スイッチＭＯＳトランジスタをオフするために、前記スイッチＭＯＳトランジスタの制御ノードと前記一方の主ノードとの間の電圧を前記スイッチＭＯＳトランジスタの閾値電圧以下とする所定電位が前記スイッチＭＯＳトランジスタの前記制御ノードに与えられていて、かつ、前記光電変換部の前記電荷に基づく信号が前記差動増幅部の前記一方の入力ノードに与えられている期間に、前記スイッチＭＯＳトランジスタの前記制御ノードと前記一方の主ノードとの間の電圧が前記スイッチＭＯＳトランジスタジスタのオンする方向に変化することを抑制するように、前記スイッチＭＯＳトランジスタの前記一方の主ノードの電位を制御することを特徴とする光電変換装置の駆動方法。
17. 前記光電変換装置は、入射光の光量に基づいて、前記光電変換部と前記差動増幅部の前記一方の入力ノードの間の容量値を切り替えることを特徴とする請求項１６に記載の光電変換装置の駆動方法。

Images