JP6053579B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6053579B2 JP6053579B2 JP2013044171A JP2013044171A JP6053579B2 JP 6053579 B2 JP6053579 B2 JP 6053579B2 JP 2013044171 A JP2013044171 A JP 2013044171A JP 2013044171 A JP2013044171 A JP 2013044171A JP 6053579 B2 JP6053579 B2 JP 6053579B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- determination
- area
- coordinates
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
電極パッドに付けられたプローブ針の針跡を検査することを含む半導体装置の製造方法であって、基準となるアライメントパターンに対して、それぞれの基準電極パッドの画素領域の位置座標を決めるステップと、前記基準電極パッドの画素領域の位置座標より任意の画素数だけ内側に判定領域を設けるステップと、前記判定領域を任意の数にて分割するステップと、前記分割された判定領域における画像データを任意の閾値にて2値化するステップと、前記分割された判定領域における2値化データにおける白点数または黒点数をかぞえ予め決めた規格値と比較し判定するステップと、前記判定結果により基準電極パッドと実電極パッドとの位置ずれを確認するステップと、前記位置ずれに基づいて前記基準電極パッドの位置座標を変更して前記基準電極パッドと前記実電極パッドを重畳させるステップと、前記実電極パッド内のプローブ針跡の適否を検査するステップからなることを特徴とする半導体装置の製造方法とした。
図1のように、1個の半導体装置1には、複数個の電極パッド11、12、13、14が形成されている。通常、画像データを取得して外観を検査する方法において、半導体装置1の画像データを取得後、半導体装置1の基準画像を作成する工程において、半導体装置1の中にある特徴的なパターンを選んで、アライメントパターン10として定義する。
図2のように、半導体装置1の基準画像において、まず、アライメントパターン10の範囲の座標を定義する。いまアライメントパターン10は矩形にとり、以下のような頂点の座標を持つとする。
10Bの座標=(X10B、Y10B)
10Cの座標=(X10C、Y10C)
10Dの座標=(X10D、Y10D)
続いて、基準電極パッド11の範囲の座標を定義する。そして、基準電極パッド11と同様に、電極パッド12、13、14についても範囲の座標を定義することとなる。
11Aの座標=(X11A、Y11A)
11Bの座標=(X11B、Y11B)
11Cの座標=(X11C、Y11C)
11Dの座標=(X11D、Y11D)
判定領域31Tの範囲:下記の4座標で囲まれた領域
(X11A、Y11A)、(X11D、Y11D)
(X11A、Y11A−α)、(X11D、Y11D−α)
判定領域31Lの範囲:下記の4座標で囲まれた領域
(X11A、Y11A)、(X11A+β、Y11A)
(X11B、Y11B)、(X11B+β、Y11B)
判定領域31Rの範囲:下記の4座標で囲まれた領域
(X11D−γ、Y11D)、(X11D、Y11D)
(X11C−γ、Y11C)、(X11C、Y11C)
判定領域31BTの範囲:下記の4座標で囲まれた領域
(X11B、Y11B−δ)、(X11C、Y11C−δ)
(X11B、Y11B)、(X11C、Y11C)
ここで、α、β、γ、δは画素数を示し、整数で以下のような値をとる。
α=1、2、・・・、β=1、2、・・・。
γ=1、2、・・・、δ=1、2、・・・。
上判定領域31Tの画素数(面積)=ABS(X11A−X11D)×α
左判定領域31Lの画素数(面積)=ABS(Y11A−Y11B)×β
右判定領域31Rの画素数(面積)=ABS(Y11C−Y11D)×γ
下判定領域31BTの画素数(面積)=ABS(X11B−X11C)×δ
撮像により得られた画像データは、一般的にn階調となっているが、ここで電極パッドに針跡が無い時の画像データを2値化したときに、電極パッド内が白点“0”になり、電極パッドの外周部分が黒点“1”になるように2値化の閾値を予め決めておき、その2値化の閾値を用いて、各判定領域31T、31L、31R、31BTの白点“0”または黒点“1”の数をかぞえる。基準画像における基準電極パッド11と実電極パッド21が一致していれば、各判定領域の白点数は、ほぼ同じ数となるが、基準画像における基準電極パッド11と実電極パッド21がずれている場合には、ある判定領域の白点数“0”が少なくなり黒点数“1”の数が多くなる。その場合には、ずれている方向に基準画像における基準電極パッド11の座標を1画素分ずらしてあげ、再度、各領域の白点“0”または黒点“1”の数をかぞえ、上下左右の各判定領域における白点数が、ほぼ同じ数となるまで、繰り返し実施し、基準画像における基準電極パッド11の座標を決定させる。このとき、繰り返し数については、2回もしくは3回と予め決めておく必要がある。上下左右の各判定領域における白点数が同じになった時点で、基準電極パッド11と実電極パッド21の内側領域が完全に重畳したとみなされ、実電極パッド21の内側の全領域が、検査領域となる。
最初に定義された基準画像における電極パッド11の座標は下記のようになる。
11Aの座標=(X11A、Y11A)
11Bの座標=(X11B、Y11B)
11Cの座標=(X11C、Y11C)
11Dの座標=(X11D、Y11D)
判定領域31Tの範囲:下記の4座標で囲まれた領域
(X11A、Y11A)、(X11D、Y11D)
(X11A、Y11A−α)、(X11D、Y11D−α)
判定領域31Lの範囲:下記の4座標で囲まれた領域
(X11A、Y11A)、(X11A+β、Y11A)
(X11B、Y11B)、(X11B+β、Y11B)
判定領域31Rの範囲:下記の4座標で囲まれた領域
(X11D−γ、Y11D)、(X11D、Y11D)
(X11C−γ、Y11C)、(X11C、Y11C)
判定領域31BTの範囲:下記の4座標で囲まれた領域
(X11B、Y11B−δ)、(X11C、Y11C−δ)
(X11B、Y11B)、(X11C、Y11C)
ここで、α、β、γ、δは整数であり、画素数を示し、以下のような値をとる。
α=1、2、・・・、β=1、2、・・・。
γ=1、2、・・・、δ=1、2、・・・。
11Aの新しい座標=(X11A+1、Y11A−1)
11Bの新しい座標=(X11B+1、Y11B−1)
11Cの新しい座標=(X11C+1、Y11C−1)
11Dの新しい座標=(X11D+1、Y11D−1)
判定領域31Tの範囲:下記の4座標で囲まれた領域
(X11A+1、Y11A−1)、(X11D+1、Y11D−1)
(X11A+1、Y11A−1−α)、(X11D+1、Y11D−1−α)
判定領域31Lの範囲:下記の4座標で囲まれた領域
(X11A+1、Y11A−1)、(X11A+1+β、Y11A−1)
(X11B+1、Y11B−1)、(X11B+1+β、Y11B−1)
判定領域31Rの範囲:下記の4座標で囲まれた領域
(X11D+1−γ、Y11D−1)、(X11D+1、Y11D−1)
(X11C+1−γ、Y11C−1)、(X11C+1、Y11C−1)
判定領域31BTの範囲:下記の4座標で囲まれた領域
(X11B+1、Y11B−1−δ)、(X11C+1、Y11C−1−δ)
(X11B+1、Y11B−1)、(X11C+1、Y11C−1)
ここで、α、β、γ、δは整数であり、画素数を示し、以下のような値をとる。
α=1、2、・・・、β=1、2、・・・。
γ=1、2、・・・、δ=1、2、・・・。
10 基準画像におけるアライメントパターン
10A、10B、10C、10D 基準画像におけるアライメントパターンの領域を示す座標
11、12、13、14 基準画像における基準電極パッド
11A、11B、11C、11D 基準画像における基準電極パッドの領域を示す座標
21 実際のチップにおける実電極パッド
21A、21B、21C、21D 実際のチップにおける実電極パッドの領域を示す座標
31 基準画像における基準電極パッドと実際のチップにおける実電極パッドの位置関係を判定するための判定領域
31T 上判定領域
31L 左判定領域
31R 右判定領域
31BT 右判定領域
Claims (2)
- 電極パッドに付けられたプローブ針の針跡を検査することを含む半導体装置の製造方法であって、
基準となるアライメントパターンに対して、基準電極パッドの画素領域の頂点の位置座標を決めるステップと、
前記基準電極パッドの画素領域の頂点の位置座標より定められた画素数だけ内側に判定領域を設けるステップと、
前記判定領域を任意の数にて分割するステップと、
前記分割された判定領域における画像データを定められた閾値にて二値化して二値化データとするステップと、
前記分割された判定領域における前記二値化データにおける白点数または黒点数をかぞえ予め決めた規格値と比較し判定するステップと、
前記白点数または黒点数と前記規格値との比較判定結果により基準電極パッドと実電極パッドとの位置ずれを確認するステップと、
前記位置ずれに基づいて前記基準電極パッドの画素領域の頂点の位置座標を変更して前記基準電極パッドと前記実電極パッドを重畳させるステップと、
前記実電極パッド内のプローブ針跡の適否を検査するステップと、
からなることを特徴とする半導体装置の製造方法。 - 前記プローブ針跡の適否を検査するステップは、
前記実電極パッドの内側領域に第2の判定領域を設けるステップと、
前記第2の判定領域における白点と黒点の数をかぞえるステップと、
を含むことを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013044171A JP6053579B2 (ja) | 2013-03-06 | 2013-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013044171A JP6053579B2 (ja) | 2013-03-06 | 2013-03-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014175345A JP2014175345A (ja) | 2014-09-22 |
JP6053579B2 true JP6053579B2 (ja) | 2016-12-27 |
Family
ID=51696324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044171A Expired - Fee Related JP6053579B2 (ja) | 2013-03-06 | 2013-03-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6053579B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11486899B2 (en) * | 2020-01-31 | 2022-11-01 | Nanya Technology Corporation | Wafer test system and methods thereof |
CN112985333A (zh) * | 2021-02-19 | 2021-06-18 | 上海闻泰信息技术有限公司 | 电路板检查方法和装置 |
JP2022133631A (ja) * | 2021-03-02 | 2022-09-14 | 株式会社東京精密 | パーティクル計測装置、三次元形状測定装置、プローバ装置、パーティクル計測システム及びパーティクル計測方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60174907A (ja) * | 1984-02-21 | 1985-09-09 | Fujitsu Ltd | 物***置補正方式 |
JP5326359B2 (ja) * | 2008-05-23 | 2013-10-30 | 東京エレクトロン株式会社 | 針跡検査装置、プローブ装置、及び針跡検査方法、並びに記憶媒体 |
-
2013
- 2013-03-06 JP JP2013044171A patent/JP6053579B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014175345A (ja) | 2014-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI588475B (zh) | 使用模板影像匹配在一晶圓上偵測缺陷 | |
KR101078781B1 (ko) | 3차원 형상 검사방법 | |
TWI313748B (en) | Board inspecting method and apparatus and inspection logic setting method and apparatus | |
CN106052591B (zh) | 测量设备、测量方法、***和物品生产方法 | |
KR101438157B1 (ko) | 기판 검사방법 | |
US10841561B2 (en) | Apparatus and method for three-dimensional inspection | |
JP6053579B2 (ja) | 半導体装置の製造方法 | |
JP5660861B2 (ja) | 基板上の異物検査方法および異物検査装置 | |
CN107389316B (zh) | 显示面板测试装置和显示面板测试方法 | |
CN117471392B (zh) | 探针针尖的检测方法、***、电子设备及存储介质 | |
CN105136818B (zh) | 印刷基板的影像检测方法 | |
KR100719712B1 (ko) | 범프 검사 장치 및 방법 | |
JP5787258B2 (ja) | 電子部品の接点素子の位置を測定するための方法および装置 | |
TWI496111B (zh) | 針腳彎曲檢測方法 | |
KR101109626B1 (ko) | 프로브 카드의 니들 검사 장치 및 방법 | |
JP5546364B2 (ja) | 半田検査方法 | |
KR20080002044A (ko) | 검사 영역 설정 방법 | |
US20080107329A1 (en) | Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same | |
JP2018116008A (ja) | 位置ずれ量取得装置、検査装置、位置ずれ量取得方法および検査方法 | |
JP2008261692A (ja) | 基板検査システム及び基板検査方法 | |
CN104267203B (zh) | 一种样品的测试方法及装置 | |
JPH11101622A (ja) | 圧着端子検査装置 | |
JP2017133868A (ja) | パターン検査装置およびパターン検査方法 | |
US10852244B2 (en) | Image processing apparatus, image processing method, and recording medium | |
JP4506718B2 (ja) | 圧着端子検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160108 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6053579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |