JP6045544B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6045544B2 JP6045544B2 JP2014202761A JP2014202761A JP6045544B2 JP 6045544 B2 JP6045544 B2 JP 6045544B2 JP 2014202761 A JP2014202761 A JP 2014202761A JP 2014202761 A JP2014202761 A JP 2014202761A JP 6045544 B2 JP6045544 B2 JP 6045544B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film
- film device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 239000010408 film Substances 0.000 claims description 389
- 239000010409 thin film Substances 0.000 claims description 346
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 description 394
- 239000010410 layer Substances 0.000 description 140
- 238000000034 method Methods 0.000 description 81
- 239000004973 liquid crystal related substance Substances 0.000 description 63
- 238000004519 manufacturing process Methods 0.000 description 53
- 239000000463 material Substances 0.000 description 49
- 239000000853 adhesive Substances 0.000 description 48
- 230000001070 adhesive effect Effects 0.000 description 48
- 239000012535 impurity Substances 0.000 description 37
- 239000011159 matrix material Substances 0.000 description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- 238000005520 cutting process Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 23
- 238000000137 annealing Methods 0.000 description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 20
- 238000005530 etching Methods 0.000 description 20
- 230000003071 parasitic effect Effects 0.000 description 20
- 229910052698 phosphorus Inorganic materials 0.000 description 20
- 239000011574 phosphorus Substances 0.000 description 20
- 125000004429 atom Chemical group 0.000 description 19
- 229910021419 crystalline silicon Inorganic materials 0.000 description 18
- 239000001257 hydrogen Substances 0.000 description 18
- 229910052739 hydrogen Inorganic materials 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 239000003566 sealing material Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000000945 filler Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 239000010453 quartz Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005984 hydrogenation reaction Methods 0.000 description 8
- 238000005224 laser annealing Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 6
- 230000003197 catalytic effect Effects 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920002620 polyvinyl fluoride Polymers 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229920002799 BoPET Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000005041 Mylar™ Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000004372 Polyvinyl alcohol Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000005038 ethylene vinyl acetate Substances 0.000 description 4
- 239000011152 fibreglass Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 4
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 4
- 229920006267 polyester film Polymers 0.000 description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 description 4
- 229920000915 polyvinyl chloride Polymers 0.000 description 4
- 239000004800 polyvinyl chloride Substances 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012719 thermal polymerization Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229920001651 Cyanoacrylate Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- MWCLLHOVUTZFKS-UHFFFAOYSA-N Methyl cyanoacrylate Chemical compound COC(=O)C(=C)C#N MWCLLHOVUTZFKS-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133305—Flexible substrates, e.g. plastics, organic film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0106—Neodymium [Nd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
装置を作製する方法に関する。また、異なる層に絶縁膜を介して形成された配線間に生じ
る寄生容量を低減する方法に関する。なお、本明細書において半導体装置とは、半導体特
性を利用することで機能する装置全般を指し、特に本発明は、絶縁体上に半導体層を形成
したSOI(Silicon On Insulator)構造の素子を用いた集積回路
、薄膜トランジスタ(TFT)を用いて構成されたアクティブマトリクス型液晶表示装置
、アクティブマトリクス型EL表示装置等に好適に適用できる。ここで、本明細書におい
て、薄膜デバイスとは、半導体薄膜を用いて構成した薄膜トランジスタ(TFT)および
配線、導電層、抵抗もしくは容量素子等のうち、少なくとも1つを含む電子デバイスのこ
とを指す。
積回路がある。半導体層が絶縁体上に形成されているため、寄生容量が少なく、高速動作
が可能である。
トリクス型液晶表示装置は、画素のスイッチング素子として用いられる薄膜トランジスタ
(TFT)を形成した基板(TFT形成基板)と、対向電極を形成した基板(対向基板)
とを貼り合わせ、間隙に液晶を注入した構造が主流である。このアクティブマトリクス型
液晶表示装置は、ガラス等の透明基板上に形成されたTFTにより、液晶へ印加する電圧
を1画素ごとに制御できるため、画像が鮮明であり、OA機器やTV等に広く用いられて
いる。
。アクティブマトリクス型EL表示装置は、2枚の電極の間にEL材料を挟みこんだ構造
をしており、電流を流して発光させる。複数個の画素トランジスタを用いて、EL材料に
流す電流を一画素ごとに制御できるため、画像が鮮明である。
線間に生じる寄生容量は、電気信号に伝播遅延を引き起こし、電気回路の高速動作や電気
信号の正確な伝播を妨げる原因となっている。配線間に生じる寄生容量は、同じ層に形成
された配線間に生じるものと、異なる層に絶縁膜を介して形成された配線間に生じるもの
とがある。
る。同じ層に形成された配線間の寄生容量を減らすには、配線を異なる層に移動させれば
よい。つまり、多層配線化して同じ層の配線の集積度を下げる。そうすると、異なる層に
絶縁膜を介して形成された配線間に生じる寄生容量を減らすことは、半導体装置全体の集
積度の向上に寄与することになる。
に、絶縁膜を厚くして配線間の距離を大きくとる、誘電率の低い絶縁膜を使う、等の方法
がとられてきた。しかし、絶縁膜を厚くすると、配線間に導通をとるために絶縁膜にあけ
る開孔部が開けにくくなるだけでなく、例えば、スパッタで形成する導電層が開孔部の内
部において断線する、もしくは十分な膜厚が確保できないため、抵抗が大きくなる、等の
問題が起こる場合がある。また、誘電率の低い絶縁膜は、耐熱性や透水性等の膜質に関す
る問題、エッチングによる寸法変化等の加工上の問題が生じる可能性がある。例えば、厚
さ1μmのアクリルの場合、エッチング条件にもよるが、穴径が約1μm大きくなること
もあり、半導体装置全体の集積度を向上する上で障害となる場合がある。
とる配線を二層有する集積回路をトップゲート型トランジスタで構成する場合、成膜順に
述べると、通常次のような構成になる。活性層、第一の絶縁膜(ゲート絶縁膜)、第一の
導電層(ゲート電極)、第二の絶縁膜(第一層間絶縁膜)、第二の導電層(第一配線)、
第三の絶縁膜(第二層間絶縁膜)、第三の導電層(第二配線)。
二の絶縁膜(ゲート絶縁膜)、第二の導電層(ゲート電極)、第三の絶縁膜(第一層間絶
縁膜)、第三の導電層(第一配線)、と構成すると、第一配線と第二配線の間の距離が大
きくなり、その間に形成される寄生容量を少なくすることができる。
、開孔、導通の問題は回避できる。しかし、同じ第二配線でも、後者の場合、後で形成す
る活性層の成膜温度や注入した不純物の熱活性化温度に耐えられるものを使用しなければ
ならず、前者の場合と後者の場合で必ずしも同じ材料を使うことができない。例えば、A
lは抵抗率の低い配線材料としてよく用いられるが、耐熱性が低いので、後者の場合には
使えない。
」と「電極」とを使い分けるが、「電極」という言葉に「配線」は常に含められているも
のとする。
ビリティ(可撓性)が求められている。半導体装置の厚さの大部分は基板の厚さであり、
薄型化、軽量化するには、基板を薄くすればよい。しかし、基板を薄くすれば、作製時に
基板がそって写真製版工程でのトラブル原因になる他、基板搬送時に基板割れが起こりや
すくなるなど、作製が困難である。そこで、透明なプラスチック基板等の上に半導体装置
を作製できれば、軽くてフレキシブルな表示装置を作製できるが、プラスチック基板の耐
熱性等の問題でまだ実現していない。
、耐熱性が低くて使えなかった配線材料を使えるように、電気回路の高速動作や電気信号
の正確な伝播を行えるようにする。
作製し、前記基板を取り除く方法を考えた。まず、第一の基板に薄膜デバイスを形成し、
第二の基板に接着する。この状態で第一の基板と第二の基板の間に薄膜デバイスが存在す
る。そして、第二の基板に保持された状態で、薄膜デバイスを残して第一の基板を取り除
き、第二の基板に保持された薄膜デバイスに到達する開孔部を設け、前記開孔部を介して
前記薄膜デバイスに接するように導電層を形成するなど必要な加工を行ってから、第二の
基板も取り除く。
することで、第一の基板と第二の基板を接着することを特徴としている。もしくは、薄膜
デバイスが形成されていない領域の一部に接着材を塗布し、それ以外の部分は粘着材等を
用いて仮止めしておく。こうすることによって、第二の基板は接着部分を切りはなす事に
よって、簡単に取り除くことができる。
にはどちらの基板も剥離するので、第一の基板および第二の基板は厚くてもよく、十分な
強度の基板が使える。それゆえ、基板がそったり、基板割れが生じたりすることが少なく
、作製が容易である。
、表示装置においては基板搬送時に基板裏面につくキズが表示品位を落とす原因となり、
問題となっている。前記作製方法を用いると、作製時に支持していた基板を取り除くので
、この問題も解決される。
ができる。それらを重ね合わせると、3次元実装などの応用にも使える。
)、第二の絶縁膜(第一層間絶縁膜)、第二の導電層(第一配線)、の順に形成した後、
第二配線を活性層に対して第一配線と反対側に形成しようとするものである。つまり、第
一の導電層(第二配線)、第一の絶縁膜(下部絶縁膜)、活性層、第二の絶縁膜(ゲート
絶縁膜)、第二の導電層(ゲート電極)、第三の絶縁膜(第一層間絶縁膜)、第三の導電
層(第一配線)、という構造を実現しようとするものである。なお、本明細書において、
活性層とは、チャネル領域、ソース領域およびドレイン領域を含む半導体膜からなる層を
指すこととする。
層を形成した後で配線を形成するので、耐熱性の低い材料でも配線として使うことが出来
る。
デバイスを形成し、薄膜デバイスを形成した面と二枚目の基板を接着する。二枚目の基板
に支持された状態で、機械研磨や化学研磨等を用いて、一枚目の基板を取り除く。一枚目
の基板を取り除くと、薄膜デバイスの裏面が表に出てくるので、配線を形成する。このよ
うにして、活性層の上下に配線を形成することができる。もちろん、一枚目の基板上にト
ランジスタを形成する場合、ボトムゲート型トランジスタの場合も、トップゲート型トラ
ンジスタの場合と同様に構成することができる。なお、本明細書において、ボトムゲート
型薄膜トランジスタとは、図27に示すような、ゲート電極と配線との間の層に活性層が
形成されている形状の薄膜トランジスタのことを指すこととする。
形成し、その活性層の下側にのみ配線を形成することで、一枚目の基板を除去した後にボ
トムゲート型トランジスタとなるトランジスタを構成することができる。この場合、活性
層の下側に形成した第一配線とゲート配線との寄生容量を低くすることができる。さらに
、従来のボトムゲート型トランジスタではできなかったことだが、ゲート電極を用いてセ
ルフアラインで不純物を打ち込むこともできる。
イスを形成した面と第二の基板とを接着する工程と、前記薄膜デバイスを残して、前記第
一の基板を取り除く工程と、前記第二の基板に保持された薄膜デバイスに到達する開孔部
を設ける工程と、前記薄膜デバイスと前記第二の基板の接着部分を取り除くように、前記
第二の基板を切断し、前記第二の基板を取り除く工程と、を有することを特徴としている
半導体装置の作製方法である。
膜デバイスを形成した面と第二の基板とを接着する工程と、前記薄膜デバイスを残して、
前記第一の基板を取り除く工程と、前記第二の基板に保持された薄膜デバイスに到達する
開孔部を設け、前記開孔部を介して前記薄膜デバイスに接する少なくとも一層の導電層を
形成する工程と、前記薄膜デバイスと前記第二の基板の接着部分を取り除くように、前記
第二の基板を切断し、前記第二の基板を取り除く工程と、を有することを特徴としている
半導体装置の作製方法である。
上の接着材を、前記薄膜デバイスが形成された領域と前記領域以外の領域で塗り分け、前
記第一の基板の薄膜デバイスを形成した面と、第二の基板を接着する工程と、前記薄膜デ
バイスを残して、前記第一の基板を取り除く工程と、前記第二の基板に保持された薄膜デ
バイスに到達する開孔部を設ける工程と、前記接着材が塗られた領域を取り除き前記第二
の基板を切断する工程と、を有することを特徴としている半導体装置の作製方法である。
も2種類以上の接着材を、前記薄膜デバイスが形成された領域と前記領域以外の領域で塗
りわけ、前記第一の基板の薄膜デバイスを形成した面と、第二の基板を接着する工程と、
前記薄膜デバイスを残して、前記第一の基板を取り除く工程と、前記第二の基板に保持さ
れた薄膜デバイスに到達する開孔部を形成し、前記開孔部を介して前記薄膜デバイスに接
する少なくとも一層の導電層を形成する工程と、前記接着材が塗られた領域を取り除き、
前記第二の基板を切断する工程と、を有することを特徴としている半導体装置の作製方法
である。
膜または第二の薄膜デバイスを第二の基板に部分的に接着する工程と、前記第一の基板の
第一の薄膜デバイスを形成した面と、前記薄膜または第二の薄膜デバイスの第二の基板と
接着した面とは反対側の面とを、接着する工程と、前記第一の薄膜デバイスを残して、前
記第一の基板を取り除く工程と、前記第二の基板に保持された第一の薄膜デバイスに、開
孔部を設ける工程と、前記薄膜または第二の薄膜デバイスと前記第二の基板の接着部分を
取り除くように、前記第二の基板を切断し、前記薄膜または第二の薄膜デバイスを残して
前記第二の基板のみを取り除く工程と、を有することを特徴としている半導体装置の作製
方法である。
膜または第二の薄膜デバイスを第二の基板に部分的に接着する工程と、前記第一の基板の
第一の薄膜デバイスを形成した面と、前記薄膜または第二の薄膜デバイスの第二の基板と
接着した面とは反対側の面とを、接着する工程と、前記第一の薄膜デバイスを残して、前
記第一の基板を取り除く工程と、前記第二の基板に保持された第一の薄膜デバイスに、少
なくとも一層の導電層を形成する工程と、前記薄膜または第二の薄膜デバイスと前記第二
の基板の接着部分を取り除くように、前記第二の基板を切断し、前記薄膜または第二の薄
膜デバイスを残して前記第二の基板のみを取り除く工程と、を有することを特徴としてい
る半導体装置の作製方法である。
なくとも2種類以上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗
り分けて、薄膜または第二の薄膜デバイスを第二の基板に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜または第二の薄膜デバイスの第二の基
板と接着した面とは反対側の面とを、接着する工程と、前記第一の薄膜デバイスを残して
、前記第一の基板を取り除く工程と、前記第二の基板に保持された第一の薄膜デバイスに
、開孔部を設ける工程と、前記薄膜または第二の薄膜デバイスと前記第二の基板の一部を
取り除くように、前記第二の基板を切断し、前記薄膜または第二の薄膜デバイスを残して
前記第二の基板のみを取り除く工程と、を有することを特徴としている半導体装置の作製
方法である。
なくとも2種類以上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗
り分けて、薄膜または第二の薄膜デバイスを第二の基板に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜または第二の薄膜デバイスの第二の基
板と接着した面とは反対側の面とを、接着する工程と、前記第一の薄膜デバイスを残して
、前記第一の基板を取り除く工程と、前記第二の基板に保持された第一の薄膜デバイスに
、少なくとも一層の導電層を形成する工程と、前記薄膜または第二の薄膜デバイスと前記
第二の基板の一部を取り除くように、前記第二の基板を切断し、前記薄膜または第二の薄
膜デバイスを残して前記第二の基板のみを取り除く工程と、を有することを特徴としてい
る半導体装置の作製方法である。
膜または第二の薄膜デバイスを第二の基板に部分的に接着する工程と、前記第一の基板の
第一の薄膜デバイスを形成した面と、前記薄膜または第二の薄膜デバイスの第二の基板と
接着した面とは反対側の面とを、接着する工程と、前記薄膜または第二の薄膜デバイスと
前記第二の基板の接着部分を取り除くように、前記第二の基板を切断し、前記薄膜または
第二の薄膜デバイスを残して前記第二の基板のみを取り除く工程と、を有することを特徴
としている半導体装置の作製方法である。
なくとも2種類以上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗
り分けて、薄膜または第二の薄膜デバイスを第二の基板に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜または第二の薄膜デバイスの第二の基
板と接着した面とは反対側の面とを、接着する工程と、前記薄膜または第二の薄膜デバイ
スと前記第二の基板の一部を取り除くように、前記第二の基板を切断し、前記薄膜または
第二の薄膜デバイスを残して前記第二の基板のみを取り除く工程と、を有することを特徴
としている半導体装置の作製方法である。
ことを特徴としている。
ことを特徴としている。
している。
膜または第二の薄膜デバイスを第二の基板に部分的に接着する工程と、前記第一の基板に
形成した第一の薄膜デバイスと前記第二の基板に接着した薄膜または第二の薄膜デバイス
の間に液晶を封入する工程と、前記第一の基板と前記第一の薄膜デバイスと前記第二の基
板と前記薄膜または第二の薄膜デバイスの一部を取り除くように、前記第一の基板と前記
第一の薄膜デバイスと前記第二の基板と前記薄膜または第二の薄膜デバイスを切断し、前
記薄膜または第二の薄膜デバイスを残して前記第二の基板を取り除く工程と、を有するこ
とを特徴としている半導体装置の作製方法である。
なくとも2種類以上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗
り分けて、薄膜または第二の薄膜デバイスを第二の基板に接着する工程と、前記第一の基
板に形成した第一の薄膜デバイスと前記第二の基板に接着した薄膜または第二の薄膜デバ
イスの間に液晶を封入する工程と、前記第一の基板と前記第一の薄膜デバイスと前記第二
の基板と前記薄膜または第二の薄膜デバイスの一部を取り除くように、前記第一の基板と
前記第一の薄膜デバイスと前記第二の基板と前記薄膜または第二の薄膜デバイスを切断し
、前記薄膜または第二の薄膜デバイスを残して前記第二の基板を取り除く工程と、を有す
ることを特徴としている半導体装置の作製方法である。
三の薄膜デバイスを第三の基板に部分的に接着する工程と、前記第二の基板に接着した第
一の薄膜デバイスと前記第三の基板に接着した第二の薄膜または第三の薄膜デバイスの間
に液晶を封入する工程と、前記第二の基板と前記第三の基板の一部を取り除くように、前
記第二の基板と前記第三の基板を切断し、前記薄膜または第二の薄膜デバイスを残して前
記第二の基板を取り除く工程と、前記第二の薄膜または第三の薄膜デバイスを残して前記
第三の基板を取り除く工程と、を有することを特徴としている半導体装置の作製方法であ
る。
上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗り分けて、第二の
薄膜または第三の薄膜デバイスを第三の基板に接着する工程と、前記第二の基板に接着し
た第一の薄膜デバイスと前記第三の基板に接着した第二の薄膜または第三の薄膜デバイス
の間に液晶を封入する工程と、前記第二の基板と前記第三の基板の一部を取り除くように
、前記第二の基板と前記第三の基板を切断し、前記薄膜または第二の薄膜デバイスを残し
て前記第二の基板を取り除く工程と、前記第二の薄膜または第三の薄膜デバイスを残して
前記第三の基板を取り除く工程と、を有することを特徴としている半導体装置の作製方法
である。
ルムまたは偏光板を第二の基板に部分的に接着する工程と、前記第一の基板の薄膜デバイ
スを形成した面と、前記偏光フィルムまたは偏光板の第二の基板と接着した面とは反対側
の面とを、接着する工程と、前記薄膜デバイスを残して、前記第一の基板を取り除く工程
と、前記第二の基板に保持された薄膜デバイスに、開孔部を設ける工程と、前記偏光フィ
ルムまたは偏光板と前記第二の基板の接着部分を取り除くように、前記第二の基板を切断
し、前記偏光フィルムまたは偏光板を残して前記第二の基板のみを取り除く工程と、を有
することを特徴としている半導体装置の作製方法である。
ルムまたは偏光板を第二の基板に部分的に接着する工程と、前記第一の基板の薄膜デバイ
スを形成した面と、前記偏光フィルムまたは偏光板の第二の基板と接着した面とは反対側
の面とを、接着する工程と、前記薄膜デバイスを残して、前記第一の基板を取り除く工程
と、前記第二の基板に保持された薄膜デバイスに、少なくとも一層の導電層を形成する工
程と、前記偏光フィルムまたは偏光板と前記第二の基板の接着部分を取り除くように、前
記第二の基板を切断し、前記偏光フィルムまたは偏光板を残して前記第二の基板のみを取
り除く工程と、を有することを特徴としている半導体装置の作製方法である。
も2種類以上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗り分け
て、偏光フィルムまたは偏光板を第二の基板に接着する工程と、前記第一の基板の薄膜デ
バイスを形成した面と、前記偏光フィルムまたは偏光板の第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記薄膜デバイスを残して、前記第一の基板を取り除く
工程と、前記第二の基板に保持された薄膜デバイスに、開孔部を設ける工程と、前記偏光
フィルムまたは偏光板と前記第二の基板の一部を取り除くように、前記第二の基板を切断
し、前記偏光フィルムまたは偏光板を残して前記第二の基板のみを取り除く工程と、を有
することを特徴としている半導体装置の作製方法である。
も2種類以上の接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗り分け
て、偏光フィルムまたは偏光板を第二の基板に接着する工程と、前記第一の基板の薄膜デ
バイスを形成した面と、前記偏光フィルムまたは偏光板の第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記薄膜デバイスを残して、前記第一の基板を取り除く
工程と、前記第二の基板に保持された薄膜デバイスに、少なくとも一層の導電層を形成す
る工程と、前記偏光フィルムまたは偏光板と前記第二の基板の一部を取り除くように、前
記第二の基板を切断し、前記偏光フィルムまたは偏光板を残して前記第二の基板のみを取
り除く工程と、を有することを特徴としている半導体装置の作製方法である。
一部を残し、液晶表示装置のスペーサーとして用いることを特徴としている。
表示装置であることを特徴としている。
表示装置であることを特徴としている。
デバイス上に電極を形成する工程と、前記第一の基板の薄膜デバイスを形成した面と、第
二の基板を部分的に接着する工程と、前記薄膜デバイスを残して、前記第一の基板を取り
除く工程と、前記第二の基板に保持された薄膜デバイスに、開孔部を設ける工程と、前記
薄膜デバイスと前記第二の基板の接着部分を取り除くように、前記第二の基板を切断し、
前記第二の基板を取り除く工程と、前記複数の工程によって得られる薄膜デバイスを複数
形成して重ね合わせ、前記薄膜デバイスの上下に形成された電極に導通をとる工程と、を
有することを特徴としている半導体装置の作製方法である。
デバイス上に電極を形成する工程と、前記第一の基板の薄膜デバイスを形成した面と、第
二の基板を部分的に接着する工程と、前記薄膜デバイスを残して、前記第一の基板を取り
除く工程と、前記第二の基板に保持された薄膜デバイスに、開孔部を設け、少なくとも一
層の導電層を形成して電極を形成する工程と、前記薄膜デバイスと前記第二の基板の接着
部分を取り除くように、前記第二の基板を切断し、前記第二の基板を取り除く工程と、前
記複数の工程によって得られる薄膜デバイスを複数形成して重ね合わせ、前記薄膜デバイ
スの上下に形成された電極に導通をとる工程と、を有することを特徴としている半導体装
置の作製方法である。
デバイス上に電極を形成する工程と、少なくとも2種類以上の接着材を、前記薄膜デバイ
スが存在する場所と存在しない場所で塗り分けて、前記第一の基板の薄膜デバイスを形成
した面と、第二の基板を接着する工程と、前記薄膜デバイスを残して、前記第一の基板を
取り除く工程と、前記第二の基板に保持された薄膜デバイスに、開孔部を設ける工程と、
前記薄膜デバイスと前記第二の基板の一部を取り除くように、前記第二の基板を切断し、
前記第二の基板を取り除く工程と、前記複数の工程によって得られる薄膜デバイスを複数
形成して重ね合わせ、前記薄膜デバイスの上下に形成された電極に導通をとる工程と、を
有することを特徴としている半導体装置の作製方法である。
デバイス上に電極を形成する工程と、少なくとも2種類以上の接着材を、前記薄膜デバイ
スが存在する場所と存在しない場所で塗り分けて、前記第一の基板の薄膜デバイスを形成
した面と、第二の基板を接着する工程と、前記薄膜デバイスを残して、前記第一の基板を
取り除く工程と、前記第二の基板に保持された薄膜デバイスに、開孔部を設け、少なくと
も一層の導電層を形成して電極を形成する工程と、前記薄膜デバイスと前記第二の基板の
一部を取り除くように、前記第二の基板を切断し、前記第二の基板を取り除く工程と、前
記複数の工程によって得られる薄膜デバイスを複数形成して重ね合わせ、前記薄膜デバイ
スの上下に形成された電極に導通をとる工程と、を有することを特徴としている半導体装
置の作製方法である。
記第一の薄膜デバイス上に電極を形成する工程と、開孔部を設けた薄膜または第二の薄膜
デバイスを第二の基板に部分的に接着する工程、もしくは、薄膜または第二の薄膜デバイ
スを第二の基板に部分的に接着した後、前記薄膜または第二の薄膜デバイスに開孔部を設
ける工程と、前記第一の基板の第一の薄膜デバイスを形成した面と、前記薄膜または第二
の薄膜デバイスの第二の基板と接着した面とは反対側の面とを、接着する工程と、前記第
一の薄膜デバイスを残して、前記第一の基板を取り除く工程と、前記第二の基板に保持さ
れた第一の薄膜デバイスに、開孔部を設ける工程と、前記薄膜または第二の薄膜デバイス
と前記第二の基板の接着部分を取り除くように、前記第二の基板を切断し、前記薄膜また
は第二の薄膜デバイスを残して前記第二の基板のみを取り除く工程と、前記複数の工程に
よって得られる薄膜デバイスを複数形成して重ね合わせ、前記薄膜デバイスの上下に形成
された電極に導通をとる工程と、を有することを特徴としている半導体装置の作製方法で
ある。
記第一の薄膜デバイス上に電極を形成する工程と、開孔部を設けた薄膜または第二の薄膜
デバイスを第二の基板に部分的に接着する工程、もしくは、薄膜または第二の薄膜デバイ
スを第二の基板に部分的に接着した後、前記薄膜または第二の薄膜デバイスに開孔部を設
ける工程と、前記第一の基板の第一の薄膜デバイスを形成した面と、前記薄膜または第二
の薄膜デバイスの第二の基板と接着した面とは反対側の面とを、接着する工程と、前記第
一の薄膜デバイスを残して、前記第一の基板を取り除く工程と、前記第二の基板に保持さ
れた第一の薄膜デバイスに、開孔部を設け、少なくとも一層の導電層を形成して電極を形
成する工程と、前記薄膜または第二の薄膜デバイスと前記第二の基板の接着部分を取り除
くように、前記第二の基板を切断し、前記薄膜または第二の薄膜デバイスを残して前記第
二の基板のみを取り除く工程と、前記複数の工程によって得られる薄膜デバイスを複数形
成して重ね合わせ、前記薄膜デバイスの上下に形成された電極に導通をとる工程と、を有
することを特徴としている半導体装置の作製方法である。
記第一の薄膜デバイス上に電極を形成する工程と、少なくとも2種類以上の接着材を、前
記薄膜デバイスが存在する場所と存在しない場所で塗り分けて、開孔部を設けた薄膜また
は第二の薄膜デバイスを第二の基板に接着する工程、もしくは、少なくとも2種類以上の
接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗り分けて、薄膜または
第二の薄膜デバイスを第二の基板に接着した後、前記薄膜または第二の薄膜デバイスに開
孔部を設ける工程と、前記第一の基板の第一の薄膜デバイスを形成した面と、前記薄膜ま
たは第二の薄膜デバイスの第二の基板と接着した面とは反対側の面とを、接着する工程と
、前記第一の薄膜デバイスを残して、前記第一の基板を取り除く工程と、前記第二の基板
に保持された第一の薄膜デバイスに、開孔部を設ける工程と、前記薄膜または第二の薄膜
デバイスと前記第二の基板の一部を取り除くように、前記第二の基板を切断し、前記薄膜
または第二の薄膜デバイスを残して前記第二の基板のみを取り除く工程と、前記複数の工
程によって得られる薄膜デバイスを複数形成して重ね合わせ、前記薄膜デバイスの上下に
形成された電極に導通をとる工程と、を有することを特徴としている半導体装置の作製方
法である。
記第一の薄膜デバイス上に電極を形成する工程と、少なくとも2種類以上の接着材を、前
記薄膜デバイスが存在する場所と存在しない場所で塗り分けて、開孔部を設けた薄膜また
は第二の薄膜デバイスを第二の基板に接着する工程、もしくは、少なくとも2種類以上の
接着材を、前記薄膜デバイスが存在する場所と存在しない場所で塗り分けて、薄膜または
第二の薄膜デバイスを第二の基板に接着した後、前記薄膜または第二の薄膜デバイスに開
孔部を設ける工程と、前記第一の基板の第一の薄膜デバイスを形成した面と、前記薄膜ま
たは第二の薄膜デバイスの第二の基板と接着した面とは反対側の面とを、接着する工程と
、前記第一の薄膜デバイスを残して、前記第一の基板を取り除く工程と、前記第二の基板
に保持された第一の薄膜デバイスに、開孔部を設け、少なくとも一層の導電層を形成して
電極を形成する工程と、前記薄膜または第二の薄膜デバイスと前記第二の基板の一部を取
り除くように、前記第二の基板を切断し、前記薄膜または第二の薄膜デバイスを残して前
記第二の基板のみを取り除く工程と、前記複数の工程によって得られる薄膜デバイスを複
数形成して重ね合わせ、前記薄膜デバイスの上下に形成された電極に導通をとる工程と、
を有することを特徴としている半導体装置の作製方法である。
を特徴としている。
膜デバイスを形成した面を第二の基板に接着する工程と、前記第一の基板を取り除く工程
と、前記第二の基板に保持された薄膜デバイスに、開孔部を設ける工程と、を有すること
を特徴としている半導体装置の作製方法である。
膜デバイスを形成した面を第二の基板に接着する工程と、前記第一の基板を取り除く工程
と、前記第二の基板に保持された薄膜デバイスに、少なくとも一層の導電層を形成する工
程と、を有することを特徴としている半導体装置の作製方法である。
としている。
している。
している。
置であることを特徴としている。
置であることを特徴としている。
r On Insulator)構造の素子を用いた集積回路であることを特徴としてい
る。
に、少なくとも一層の導電層を、耐熱温度が550度以下の材料を使って形成することを
特徴としている薄膜トランジスタである。
絶縁膜を有し、前記ゲート絶縁膜上にゲート電極を有し、前記ゲート電極をマスクに不純
物の添加を行い、前記活性層に対して前記ゲート電極と反対側に、耐熱温度が550度以
下の材料を使った配線を有することを特徴としている薄膜トランジスタである。
徴としている。
ート絶縁膜および前記ゲート絶縁膜に接するゲート電極からなるTFTと、前記活性層に
前記ゲート電極側から接続された配線と、対向電極と、前記一対の偏光フィルムの間に形
成された前記画素電極と、前記対向電極との間の液晶と、封止材と、配向膜と、を含むこ
とを特徴としている半導体装置である。
するゲート絶縁膜および前記ゲート絶縁膜に接するゲート電極からなる薄膜トランジスタ
と、前記ゲート電極に接する第3絶縁膜と、前記第3絶縁膜に接するパッシベーション膜
と、前記第3絶縁膜および前記ゲート絶縁膜に形成された開孔部を介して各薄膜トランジ
スタを電気的に接続する配線と、前記活性層の前記ゲート電極が形成された面の反対側の
面に形成された画素電極と、前記画素電極に接して形成された配向膜と、前記一対の偏光
フィルムの一方の偏光フィルムに形成された対向電極と、前記一対の偏光フィルムの間に
形成された前記画素電極と、前記対向電極との間の液晶と、前記第1絶縁膜と一方の偏光
フィルムとの間に設けられた封止材と、を含むことを特徴としている半導体装置である。
形成されていることを特徴としている半導体装置である。
般に基板を薄くすれば、半導体装置の作製工程が困難なものとなるが、本発明では、作製
工程中のみ適当な支持材を用いて作製しやすくしている。本発明は、SOI構造の集積回
路、アクティブマトリクス型液晶表示装置、アクティブマトリクス型EL表示装置など、
絶縁体上に形成された半導体装置に適用可能である。
た配線間に生じる寄生容量を低減できる。さらに、従来構造において絶縁膜を厚く形成し
た時の、絶縁膜に開孔部を設けて導通をとる問題や、配線材料の耐熱性の問題を解決して
いる。
本発明を用いたアクティブマトリクス型液晶表示装置の作製方法を、図1〜3を用いて
説明する。
イス102となる)。平坦化膜103をつけて、第二の基板との接着面を平坦にしておく
とよい(図1(a))。
く。なおここでは、2種類の接着剤を使い分けて接着する例を示す。接着剤A105は、
後述するように第一の基板と第二の基板を貼り合わせた際に薄膜デバイス102の外側と
なる部分を接着し、接着剤B106は粘着材で支持材104を取り除くまでの間、偏光フ
ィルムを仮止めする(図1(b))。
支持材104と接着してもよい。
化基板103の縁辺と、支持材104の偏光フィルム107を貼り付けた面の縁辺とに接
着材を塗布して、両方の基板を接着する。そして、バックグラインドやCMP等で第一の
基板を取り除き、薄膜デバイス102を表面に出す(図1(d))。実際には、薄膜デバ
イス102の最下層に窒化膜等を用意しておき、研磨工程の最後にウエットエッチングを
行い、そのストッパーとして用いるとよい。
図2(a))。偏光フィルム112に対向電極110をつけ、封止材111で液晶109
を閉じこめる(図2(b))。なお、偏光フィルムがたわむ場合は、もう一つ別の支持材
を用意して、偏光フィルム112を支えてもよい。
板を切断する。切断する事によって、接着剤A105が塗布された領域はなくなり、接着
剤B106として粘着材が塗布された領域だけになるので(図3(b))、支持材104
を取り除く(図3(c))。
半導体装置にフレキシビリティ(可撓性)をもたせ、薄型化、軽量化することができる。
なお、ここではアクティブマトリクス型液晶表示装置に関して示したので、基板を取り除
いた後の表面には偏光フィルムが貼られているが、使用目的に応じて、表面保護のための
フィルム、支持材としてのフィルム等を自由に組み合わせて、使うことができる。
本発明の作製方法を、薄膜トランジスタ(TFT)を用いた半導体装置について簡単に
説明する。ここでは、薄膜トランジスタ1個分と配線の断面図を利用して話を進めるが、
もちろん複数のトランジスタを用いた集積回路にも適用できる。
エッチングストッパー1102を形成し、その上に下部絶縁膜1103、シリコン等半導
体からなる活性層1104、ゲート絶縁膜1105、ゲート電極1106を形成してトラ
ンジスタを構成する。第一層間絶縁膜1107を成膜し、活性層1104に到達する開孔
部を形成し、開孔部を介して第一配線1108を形成する。第二層間絶縁膜1109を成
膜する(図4(A))。
板1101とエッチングストッパー1102を取り除き、活性層1104に到達する開孔
部を形成する(図4(B))。エッチングストッパー1102は必ずしも必要なものでは
ないが、トランジスタの最下層に窒化膜等を用意しておき、最後にウエットエッチングを
行って、そのストッパーとして用いるとよい。
を形成する(図5(A))。今回は活性層を通して、第一配線1108と第二配線111
1の導通をとったが、図5(B)のように、アライメント精度分だけ大きめの開孔部を設
け、直接つないでもよい。どちらにしても本発明の構造では、上下から開孔部を設けるの
で、導通をとりやすい。また、活性層を形成した後で配線を形成するので、耐熱性の低い
配線でも使える。
膜、第二配線、の従来構造の配線も、比較のために、同時に図示する。
なお、第一配線1151、1154、第二配線1155、1157は、ここで図示されて
いる薄膜トランジスタに電気的に接続されていない配線の断面である。
二配線1156は第一配線1154と近く、寄生容量も大きくなる。また第二配線115
7は1155の場所、もしくは第一配線として1151に形成してもよい。この場合も第
一配線1152との距離が近くなってしまう。
発明の作製方法では、下部絶縁膜と第一層間絶縁膜を合わせた厚さになる。もちろん、第
二層間絶縁膜の厚さより、下部絶縁膜と第一層間絶縁膜を合わせた厚さの方が大きくなる
。
でき、異なる層に形成された配線間に生じる寄生容量を低減できる。なお、従来のように
、ただ絶縁膜を厚くするのでは、絶縁膜を通しての導通のとりやすさに問題があったが、
本発明の作製方法では問題ない。また、活性層の下部に配線を設けた従来構造と同じ構造
であるが、活性層を形成後に配線を形成するので、耐熱性の低い配線材料も使うことがで
き、耐熱性が低いがために使えなかった低抵抗な配線を使うこともできる。
適用する例を示す。なお図では、接着剤を使い分ける位置、封止材の位置、基板を切断す
る位置等を説明するため、液晶表示装置の一画素のみの断面を示すが、もちろん、複数の
画素を有する液晶表示装置、駆動回路を一体形成した液晶表示装置等にも、本発明は適用
できる。
る。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成した
ものを基板として用いてもよい。
。エッチングストッパー401は、第一基板との選択比が十分なものを選ぶ。本実施例で
は、第一基板400に石英基板を使用し、エッチングストッパー401に窒化膜を10n
m〜1000nm(代表的には100〜500nm)
形成する。
0nm(代表的には300〜500nm)の厚さに形成する。また、酸化窒化シリコン膜
を用いてもよい。
非晶質シリコン膜(アモルファスシリコン膜)403)を公知の成膜法で形成する(図7
(B))。なお、非晶質半導体膜としては、非晶質シリコン膜以外にも、非晶質シリコン
ゲルマニウム膜などの非晶質の化合物半導体膜を用いることもできる。
された技術に従って結晶構造を含む半導体膜(本実施例では結晶質シリコン膜404)を
形成する。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長する
触媒元素(ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれ
た一種または複数の元素、代表的にはニッケル)を用いる結晶化手段である。
晶質シリコン膜を結晶質シリコン膜に変化させるものである。本実施例では同公報の実施
例1に記載された技術を用いるが、実施例2に記載された技術を用いてもよい。なお、結
晶質シリコン膜にはいわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施
例で形成される結晶質シリコン膜は結晶粒界を有するシリコン膜である。
処理して脱水素処理を行い、含有水素量を5atomic%以下として結晶化の工程を行
うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製法で形
成してもよいが、膜中に含まれる酸素、窒素、などの不純物元素を十分に低減させておく
ことが望ましい。
ン膜または多結晶シリコン膜)404を形成する。本実施例では、非晶質シリコン膜40
3に対してレーザーから発する光(レーザー光)を照射して結晶質シリコン膜404を形
成した(図7(C))。レーザーとしては、パルス発振型または連続発振型のエキシマレ
ーザーを用いればよいが、連続発振型のアルゴンレーザーでもよい。または、Nd:YA
GレーザーもしくはNd:YVOレーザーの第二高調波、第三高調波または第四高調波を
用いてもよい。さらに、レーザー光のビーム形状は線状(長方形状も含む)であっても矩
形状であってもかまわない。
ニールという)してもよい。ランプ光としては、ハロゲンランプ、赤外線ランプ等から発
するランプ光を用いることができる。
ル工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱
性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができ
る。もちろん、目的はアニールであるので電熱炉を用いたファーネスアニール(熱アニー
ルともいう)で代用することもできる。
程を行う。レーザーアニール条件は、励起ガスとしてXeClガスを用い、処理温度を室
温、パルス発振周波数を30Hzとし、レーザーエネルギー密度を250〜500mJ/
cm2(代表的には350〜400mJ/cm2)とする。
に結晶化するとともに、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。
そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜
の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を
最適化することによっても得ることが可能である。
る(図7(D))。保護膜405は100〜200nm(好ましくは130〜170nm
)の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いる。この保護膜405は不純
物添加時に結晶質シリコン膜404が直接プラズマにさらされないようにするためと、微
妙な温度制御を可能にするための意味がある。
う)を添加する。p型不純物元素としては、代表的には周期表の13族に属する元素、典
型的にはボロンまたはガリウムを用いることができる。この工程(チャネルドープ工程と
いう)は、TFTしきい値電圧を制御するための工程である。なお、ここではジボラン(
B2H6)を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。もち
ろん、質量分離を行うイオンインプランテーション法を用いてもよい。
5×1017atoms/cm3)の濃度で、p型不純物元素(本実施例ではボロン)を含
むp型不純物領域(a)406を形成する(図7(D))。
半導体膜(以下、活性層という)407を形成する(図7(E))。
408は、10〜200nm、好ましくは50〜150nmの厚さに形成すればよい。本
実施例では、プラズマCVD法でN2OとSiH4を原料とした窒化酸化シリコン膜を80
nm成膜する。
、厚さ350nmのタンタル(Ta)との2層の積層膜を形成する(図8(A))。ゲー
ト配線は単層の導電膜で形成してもよいが、必要に応じて2層、3層といった積層膜とす
ることが好ましい。
、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素、または前
記元素を組み合わせた合金膜(代表的には、Mo−W合金、Mo−Ta合金)を用いるこ
とができる。
ン)を添加する(図8(B))。こうして形成されたn型不純物領域(a)410には、
前記のチャネルドープ工程で添加されたボロン濃度よりも5〜10倍高い濃度(代表的に
は1×1016〜5×1018atoms/cm3、典型的には3×1017〜3×1018at
oms/cm3)でリンが添加されるように調整する。
濃度にリンを含むn型不純物領域(b)412を形成する(図8(C)
)。ここでも、フォスフィン(PH3)を用いたイオンドープ法(もちろん、イオンイン
プランテーション法でもよい)で行い、この領域のリンの濃度は1×1020〜1×1021
atoms/cm3(代表的には2×1020〜5×1020atoms/cm3)とする。
リンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前
工程で添加されたリンまたはボロンの影響は考えなくてよい。
三絶縁膜414としては、シリコンを含む絶縁膜、具体的には窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、またはそれらを組み合わせた積層膜で、膜厚は600nm
〜1.5μmとすればよい。本実施例では、プラズマCVD法でSiH4、N2O、NH3
を原料ガスとし、1μm厚の窒化酸化シリコン膜(但し窒素濃度が25〜50atomi
c%)を用いる。
処理工程を行う(図8(D))。この工程はファーネスアニール法、レーザーアニール法
、またはラピッドサーマルアニール(RTA)法で行うことができる。ここでは、ファー
ネスアニール法で活性化工程を行う。加熱処理は窒素雰囲気中において300〜650℃
、好ましくは400〜550℃、ここでは550℃、4時間の熱処理を行う。
はニッケル)が、矢印で示す方向に移動して、前記の図8(C)の工程で形成された高濃
度にリンを含むn型不純物領域(b)412に捕獲(ゲッタリング)される。これは、リ
ンによる金属元素のゲッタリング効果に起因する現象であり、この結果、チャネル領域4
13は前記触媒元素の濃度が1×1017atoms/cm3以下(好ましくは1×1016
atoms/cm3以下)となる。
n型不純物領域(b)412)は高濃度に触媒元素が偏析して、5×1018atoms/
cm3以上(代表的には1×1019〜5×1020atoms/cm3)の濃度で存在するよ
うになる。
処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により、
半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズ
マ水素化(プラズマにより励起された水素を用いる)
を行ってもよい。
、ソース・ドレイン配線416を形成する(図9(B))。また、図示していないが、本
実施例ではこの配線は、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、
Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜である。
化酸化シリコン膜で50〜500nm(代表的には200〜300nm)の厚さで形成す
る(図9(C))。この時、本実施例では膜の形成に先立ってH2、NH3等水素を含むガ
スを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水
素が第三絶縁膜414中に供給される。この状態で熱処理を行うことで、パッシベーショ
ン膜417の膜質を改善するとともに、第三絶縁膜414中に添加された水素が下方側に
拡散するため、効果的に活性層を水素化することができる。
例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処
理を行うとよい。あるいはプラズマ水素化法を用いても同様の効果が得られる。
る(図9(C))。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、BCB(ベンゾシクロブテン)等を使用することができる。有機樹脂膜を用いる
ことの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる
点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO
化合物などを用いることもできる。
ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形
成する。
膜デバイスが形成されていない領域に接着材420を塗布し、それ以外の領域には、偏光
フィルム422が動かないように粘着材421を塗布しておく(図9(D))。
金属基板またはステンレス基板等が使える。また、接着材420は、後で切り落とす部分
(薄膜デバイスが形成されていない領域)を接着するので、特に透明である必要もなく、
耐熱性のあるものを選べばよい。例えば、一般に偏光フィルムの接着に用いられているポ
リビニルアルコール(PVA)系の接着材がある。粘着材421としては、耐熱性、透明
性のよいものがよく、アクリル系、ウレタン系、シリコン系等の粘着材があげられる。
ルムを貼り付けた面とを接着する。接着材には、透明で耐熱性のあるもの、例えば、ポリ
ビニルアルコール(PVA)系の接着材を使えばよい。
MP等を使って削り落とす(図10(B))。本実施例では、第一基板400に石英基板
、エッチングストッパー401に窒化膜を使用しているので、最後はフッ酸を使ったウエ
ットエッチングに切り替える。なお、ウエットエッチングの際にパターニングして第一基
板400の一部を残し、液晶表示装置のスペーサーとして用いることもできる。また、本
実施例では窒化膜でできたエッチングストッパー401も、その後ドライエッチングによ
り取り除いている。
を形成する(図10(B))。画素電極423は、透過型液晶表示装置とする場合には透
明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いればよい。ここでは
透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を110nmの
厚さにスパッタ法で形成する。
イン領域に達する開孔部415を開けるときに、活性層のない部分にエッチングストッパ
ー401に達する開孔部を開けておき、図9(B)のソース・ドレイン配線416で導通
をとる方法もある。この方法を用いると、活性層のない部分で導通をとるため、画素の開
口率が落ちるものの、画素電極423を平坦なものにすることができる。
して液晶分子がある一定のプレチルト角を持って配向するようにする。
そして、偏光フィルム426に対向電極425を形成し、公知のセル組み工程によってシ
ール材やスペーサ(共に図示せず)などを介して貼りあわせ、液晶424を封止材427
を用いて封止する(図10(C))。なお、光の入射方向が、光1の場合には、偏光フィ
ルム422上に遮光膜を形成することが好ましい。また、光の入射方向が光2の場合には
、第1絶縁膜402の上または下に遮光膜となる膜を形成することが好ましい。液晶には
公知の液晶材料を用いれば良い。なお、偏光フィルム426がたわむ場合は、第二基板4
19と同様の支持材をもう一つ用意してもよい。対向にある偏光フィルム426には、必
要に応じてカラーフィルターや遮蔽膜を形成しても良い。
粘着材421で止められた部分だけになるので、第二基板419をはがし、薄く、軽量で
フレキシブルなアクティブマトリクス型液晶表示装置が完成する(図11(B))。
作製した例を示す。図12は、第一基板上に、ソース信号駆動回路1302、ゲート信号
駆動回路1303、画素部1301を構成するトランジスタを形成し、第二基板に接着し
た後、第一基板を取り除き、液晶を封入したもの(1306:液晶封入領域)を、液晶側
から見た図である。
ト信号駆動回路1303とで構成される。画素部1301はnチャネル型TFTであり、
周辺に設けられる駆動回路はCMOS回路を基本として構成されている。ソース信号駆動
回路1302とゲート信号駆動回路1303は、接続配線1304を用いてFPC(フレ
キシブルプリントサーキット)1305に接続され、外部駆動回路から信号を受け取る。
極1402、封止剤1404、で囲まれた液晶1403が、画素TFT1406に接続さ
れた画素電極1405下にある。今回は、駆動TFT1407の下にも液晶1403があ
るが、寄生容量を減らしたい場合等には、画素電極1405下にのみ液晶1403を配置
すればよい。駆動TFT1407には、導電性材料1408で接着されたFPC1409
から信号が入力される。偏光フィルム1410を、液晶1403に対して、偏光フィルム
1401と反対側に設けることで、透過型の表示装置として機能する。
を図を用いて簡単に説明する。
A)とほぼ同じ状態であるが、ソース・ドレイン配線416を延長して電極900を形成
している。なお、説明のためにトランジスタを2個表示し、実施例1と共通な部分は同じ
符号を用いている。
))。第二基板419には、実施例1と同様に接着剤420と粘着材421を塗るが、偏
光フィルムは必要ない(図14(C))。偏光フィルムは必要ないが、剛性保持のための
薄い板材や保護フィルム等を使用してもよい。この場合、薄い板材や保護フィルムには、
開孔部901に対応する位置にあらかじめ、開孔部を設けておく。図15(A)で、第一
基板400の薄膜デバイスを形成した面と第二基板419を、接着剤420と粘着材42
1を使って接着する。
第一絶縁膜402に開孔部を開け、電極(配線ともいう)902を形成する。電極902
を覆って、パッシベーション膜903、第五絶縁膜904を形成し、電極902に導通が
とれるように開孔部905を設けておく。パッシベーション膜903は実施例1のパッシ
ベーション膜417と同様、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン
膜で50〜500nm(代表的には200〜300nm)の厚さで形成すればよい。第五
絶縁膜904は実施例1の第四絶縁膜418と同様、平坦化や保護膜の意味がある。ここ
までの工程で、図15(B)の状態になっている。
膜デバイスを複数作製し、導電性ペースト906で電極間に導通をとり、それらを接着剤
で貼り合わせると、3次元実装された半導体装置ができあがる(図16)。近年、大容量
化や小型化、軽量化が求められているメモリは、3次元実装の技術の実用化が注目されて
おり、本発明を用いると、工程が複雑化することなく、簡便に3次元実装された半導体装
置を実現することができる。なお図16では、貼り合わされた薄膜デバイスは、薄膜トラ
ンジスタのソース・ドレイン領域を介して導通をとっているように示されているが、配線
同士の導通を直接とってもよい。
FT)を用いた半導体装置について説明する。なお図では、配線と活性層、配線と絶縁膜
等の位置関係を説明するため、薄膜トランジスタ一個分と配線の断面を示すが、もちろん
、複数の薄膜トランジスタを有する集積回路にも本発明は適用できる。
できる。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成
したものを基板として用いてもよい。
する。エッチングストッパー2402は、第一基板との選択比が十分なものを選ぶ。本実
施例では、第一基板2401に石英基板を使用し、エッチングストッパー2402に窒化
膜を10nm〜1000nm(代表的には100〜500nm)形成する。
000nm(代表的には300〜500nm)の厚さに形成する。また、酸化窒化シリコ
ン膜を用いてもよい。
は非晶質シリコン膜(アモルファスシリコン膜)2404)を公知の成膜法で形成する(
図17(B))。なお、非晶質半導体膜としては、非晶質シリコン膜以外にも、非晶質シ
リコンゲルマニウム膜などの非晶質の化合物半導体膜を用いることもできる。
された技術に従って結晶構造を含む半導体膜(本実施例では結晶質シリコン膜2405)
を形成する。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長す
る触媒元素(ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ば
れた一種または複数の元素、代表的にはニッケル)を用いる結晶化手段である。
晶質シリコン膜を結晶質シリコン膜に変化させるものである。本実施例では同公報の実施
例1に記載された技術を用いるが、実施例2に記載された技術を用いてもよい。なお、結
晶質シリコン膜にはいわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施
例で形成される結晶質シリコン膜は結晶粒界を有するシリコン膜である。
処理して脱水素処理を行い、含有水素量を5atomic%以下として結晶化の工程を行
うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製法で形
成してもよいが、膜中に含まれる酸素、窒素、などの不純物元素を十分に低減させておく
ことが望ましい。
コン膜または多結晶シリコン膜)2405を形成する。本実施例では、非晶質シリコン膜
2404に対してレーザーから発する光(レーザー光)を照射して結晶質シリコン膜24
05を形成した(図17(C))。レーザーとしては、パルス発振型または連続発振型の
エキシマレーザーを用いればよいが、連続発振型のアルゴンレーザーでもよい。または、
Nd:YAGレーザーもしくはNd:YVO4レーザーの第二高調波、第三高調波または
第四高調波を用いてもよい。さらに、レーザー光のビーム形状は線状(長方形状も含む)
であっても矩形状であってもかまわない。
ニールという)してもよい。ランプ光としては、ハロゲンランプ、赤外線ランプ等から発
するランプ光を用いることができる。
ル工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱
性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができ
る。もちろん、目的はアニールであるので電熱炉を用いたファーネスアニール(熱アニー
ルともいう)で代用することもできる。
程を行う。レーザーアニール条件は、励起ガスとしてXeClガスを用い、処理温度を室
温、パルス発振周波数を30Hzとし、レーザーエネルギー密度を250〜500mJ/
cm2(代表的には350〜400mJ/cm2)とする。
に結晶化するとともに、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。
そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜
の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を
最適化することによっても得ることが可能である。
成する(図17(D))。保護膜2406は100〜200nm(好ましくは130〜1
70nm)の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いる。この保護膜24
06は不純物添加時に結晶質シリコン膜2405が直接プラズマにさらされないようにす
るためと、微妙な温度制御を可能にするための意味がある。
いう)を添加する。p型不純物元素としては、代表的には周期表の13族に属する元素、
典型的にはボロンまたはガリウムを用いることができる。この工程(チャネルドープ工程
という)は、TFTしきい値電圧を制御するための工程である。なお、ここではジボラン
(B2H6)を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。も
ちろん、質量分離を行うイオンインプランテーション法を用いてもよい。
5×1017atoms/cm3)の濃度で、p型不純物元素(本実施例ではボロン)を含
むp型不純物領域(a)2407を形成する(図17(D))
。
の半導体膜(以下、活性層という)2408を形成する(図17(E)
)。
。ゲート絶縁膜409は、10〜200nm、好ましくは50〜150nmの厚さに形成
すればよい。本実施例では、プラズマCVD法でN2OとSiH4を原料とした窒化酸化シ
リコン膜を80nm成膜する。
と、厚さ350nmのタンタル(Ta)との2層の積層膜を形成する(図18(B))。
ゲート電極は単層の導電膜で形成してもよいが、必要に応じて2層、3層といった積層膜
とすることが好ましい。
、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素、または前
記元素を組み合わせた合金膜(代表的には、Mo−W合金、Mo−Ta合金)を用いるこ
とができる。
リン)を添加する(図18(C))。こうして形成されたn型不純物領域(a)2411
には、前記のチャネルドープ工程で添加されたボロン濃度よりも5〜10倍高い濃度(代
表的には1×1016〜5×1018atoms/cm3、典型的には3×1017〜3×101
8atoms/cm3)でリンが添加されるように調整する。
高濃度にリンを含むn型不純物領域(b)2413を形成する(図18(D))。ここで
も、フォスフィン(PH3)を用いたイオンドープ法(もちろん、イオンインプランテー
ション法でもよい)で行い、この領域のリンの濃度は1×1020〜1×1021atoms
/cm3(代表的には2×1020〜5×1020atoms/cm3)とする。
たリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、
前工程で添加されたリンまたはボロンの影響は考えなくてよい。
A))。第一層間絶縁膜2414としては、シリコンを含む絶縁膜、具体的には窒化シリ
コン膜、酸化シリコン膜、窒化酸化シリコン膜、またはそれらを組み合わせた積層膜で、
膜厚は600nm〜1.5μmとすればよい。本実施例では、プラズマCVD法でSiH
4、N2O、NH3を原料ガスとし、1μm厚の窒化酸化シリコン膜(但し窒素濃度が25
〜50atomic%)を用いる。
処理工程を行う(図19(A))。この工程はファーネスアニール法、レーザーアニール
法、またはラピッドサーマルアニール(RTA)法で行うことができる。ここでは、ファ
ーネスアニール法で活性化工程を行う。加熱処理は窒素雰囲気中において300〜650
℃、好ましくは400〜550℃、ここでは550℃、4時間の熱処理を行う。
はニッケル)が、矢印で示す方向に移動して、前記の図18(D)の工程で形成された高
濃度にリンを含むn型不純物領域(b)2413に捕獲(ゲッタリング)される。これは
、リンによる金属元素のゲッタリング効果に起因する現象であり、この結果、チャネル領
域2415は前記触媒元素の濃度が1×1017atoms/cm3以下(好ましくは1×
1016atoms/cm3以下)となる。
たn型不純物領域(b)2413)は高濃度に触媒元素が偏析して、5×1018atom
s/cm3以上(代表的には1×1019〜5×1020atoms/cm3)の濃度で存在す
るようになる。
処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により、
半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズ
マ水素化(プラズマにより励起された水素を用いる)
を行ってもよい。
一配線2417を形成する(図19(C))。また、図示していないが、本実施例ではこ
の第一配線を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜1
50nmをスパッタ法で連続して形成した3層構造の積層膜とする。
窒化酸化シリコン膜で50〜500nm(代表的には200〜300nm)の厚さで形成
する(図19(D))。この時、本実施例では膜の形成に先立ってH2、NH3等水素を含
むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起され
た水素が第一層間絶縁膜2414中に供給される。この状態で熱処理を行うことで、パッ
シベーション膜2418の膜質を改善するとともに、第一層間絶縁膜2414中に添加さ
れた水素が下方側に拡散するため、効果的に活性層を水素化することができる。
。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱
処理を行うとよい。あるいはプラズマ水素化法を用いても同様の効果が得られる。
(図19(D))。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、BCB(ベンゾシクロブテン)等を使用することができる。有機樹脂膜を用いる
ことの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる
点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO
化合物などを用いることもできる。
ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形
成する。
二基板を接着する(図20(A))。ここで、第二基板2420としては、ガラス基板や
石英基板、その他にもシリコン基板、金属基板またはステンレス基板等が使える。本実施
例では、第二基板2420として石英基板を用いる。
この場合、接着剤には、エポキシ系やシアノアクリレート系、または光線硬化型接着剤等
が使える。
やCMP(Chemical Mechanical Polishing)等を使って
削り落とす(図20(B))。本実施例では、第一基板2401に石英基板、エッチング
ストッパー2402に窒化膜を使用しているので、適当な厚さまで削った後、フッ酸を使
ったウエットエッチングに切り替える。また、本実施例では窒化膜でできたエッチングス
トッパー2402も、その後ドライエッチングにより取り除いている。
B))、第二配線2422、絶縁膜2423を形成する(図20(C)
)。ここで、第二配線2422としては、すでに活性層2408の熱処理等が済んでいる
ので、耐熱性の低い配線材料でも使うことができる。第一配線2417と同様にアルミニ
ウムを使ってもよいし、実施例4で示すように透過型液晶表示装置として使う場合には、
酸化インジウム・スズ(ITO)を使ってもよい。
の絶縁膜を厚くとることができ、寄生容量を低減できる。絶縁膜を通しての導通のとりや
すさにも問題なく、また、耐熱性の低い配線材料も使うことができ、電気回路の高速動作
や電気信号の正確な伝播に寄与することができる。
装置を作製する工程を説明する。図21に示すように、図20(B)の状態の基板に対し
、第二配線2422を形成する。第二配線2422は、透過型液晶表示装置とする場合に
は透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いればよい。ここ
では透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を110n
mの厚さにスパッタ法で形成する。
また、対向基板805には、透明導電膜で対向電極804を、そして配向膜803を形成
する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
を持って配向するようにする。そして、画素部と駆動回路が形成されたアクティブマトリ
クス基板(実施例3で作製した半導体装置)と対向基板とを、公知のセル組み工程によっ
てシール材やスペーサ(共に図示せず)などを介して貼りあわせる。その後、両基板の間
に液晶802を注入し、封止剤(図示せず)
によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図2
1に示すアクティブマトリクス型液晶表示装置が完成する。
体構成を、図22に示す。尚、図23は、図22のA−A’ で切断した断面図である。
図22は、第一基板上に、ソース信号駆動回路1902、ゲート信号駆動回路1903、
画素部1901を構成するトランジスタを形成し、第二基板に接着した後、第一基板を取
り除き、液晶を封入したもの(1906:液晶封入領域)を、液晶側から見た図である。
ト信号駆動回路1903とで構成される。画素部1901はnチャネル型TFTであり、
周辺に設けられる駆動回路はCMOS回路を基本として構成されている。ソース信号駆動
回路1902とゲート信号駆動回路1903は、接続配線1904を用いてFPC(フレ
キシブルプリントサーキット)1905に接続され、外部駆動回路から信号を受け取る。
T1005に接続された画素電極1004の下にある。今回は、駆動TFT1006の下
にも液晶1002があるが、寄生容量を減らしたい場合等には、画素電極1004下にの
み液晶1002を配置すればよい。駆動TFT1006には、導電性材料1007で接着
されたFPC1008から信号が入力される。
ンス)表示装置に適用する例を示す。
A))。画素電極1200としては、仕事関数の大きい透明導電膜が用いられる。透明導
電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛と
の化合物を用いることができる。
絶縁膜1202は画素電極1200の上に開孔部が形成されている。この開孔部において
、画素電極1200の上にはEL層1201が形成される。EL層1201は公知の有機
EL材料または無機EL材料を用いることができる。
また、有機EL材料には低分子系(モノマー系)材料と高分子系(ポリマー系)
材料があるがどちらを用いても良い。
入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰
極1203が形成される。また、陰極1203とEL層1201の界面に存在する水分や
酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、EL
層1201を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極12
03を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラス
ターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
素子が形成され、充填材1204により封入されている(図24(B)
)。
クス板、FRP(Fiberglass Reinforced Plastics)板
、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。また、アルミニウムホイルをPVFフ
ィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹
脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いる
ことができる。この充填材1204の内部に吸湿性物質(好ましくは酸化バリウム)を設
けておくとEL素子の劣化を抑制できる。
バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペー
サを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極1203上に樹脂
膜を設けることも有効である。
くて軽い、アクティブマトリクス型EL表示装置が作製できる(図24(C))。
の例について説明する。なお、図25は、第一基板上に、ソース信号駆動回路2102、
ゲート信号駆動回路2103、画素部2101を構成するトランジスタを形成し、第二基
板に接着した後、第一基板を取り除き、EL層を形成したものを、EL層側から見た図で
ある。図26は、図11をA−A’ で切断した断面図である。
動回路、2103はゲート信号駆動回路であり、それぞれの駆動回路は接続配線2104
を経てFPC(フレキシブルプリントサーキット)2105に至り、外部機器へと接続さ
れる。
03を囲むようにして第1シール材2106、カバー材2107、充填材2208及び第
2シール材2108が設けられている。
信号駆動回路2102に含まれる駆動TFT(但し、ここではnチャネル型TFTとpチ
ャネル型TFTを図示している)2202及び画素部2101に含まれる画素TFT(但
し、ここではEL素子への電流を制御するTFTを図示している)2203が形成されて
いる。
的に接続をとるように形成される。画素電極2204としては仕事関数の大きい透明導電
膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化
インジウムと酸化亜鉛との化合物を用いることができる。
画素電極2204の上に開孔部が形成されている。この開孔部において、画素電極220
4の上にはEL層2206が形成される。EL層2206は公知の有機EL材料または無
機EL材料を用いることができる。また、有機EL材料には低分子系(モノマー系)材料
と高分子系(ポリマー系)材料があるがどちらを用いても良い。
入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極2207が
形成される。また、陰極2207とEL層2206の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、真空中で両者を連続成膜するか、EL層2206を
窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極2207を形成す
るといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方
式)の成膜装置を用いることで上述のような成膜を可能とする。
素子が形成される。このEL素子は、第1シール材2106及び第2シール材2108に
よって基板2201に貼り合わされたカバー材2107で囲まれ、充填材2208により
封入されている。
クス板、FRP(Fiberglass Reinforced Plastics)板
、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。また、アルミニウムホイルをPVFフ
ィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹
脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いる
ことができる。この充填材2208の内部に吸湿性物質(好ましくは酸化バリウム)を設
けておくとEL素子の劣化を抑制できる。
バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペー
サを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極2207上に樹脂
膜を設けることも有効である。
される。接続配線2104は画素部2101、ソース信号駆動回路2102及びゲート信
号駆動回路2103に送られる信号をFPC2105に伝え、FPC2105により外部
機器と電気的に接続される。
うに第2シール材2108を設け、EL素子を徹底的に外気から遮断する構造となってい
る。こうして図26の断面構造を有するEL表示装置となる。
を簡単に説明する。図27に、そのトランジスタ1個分の断面図を示すが、作製方法は実
施例3と基本的に同様である。なお、本明細書において、ボトムゲート型薄膜トランジス
タとは、図27に示すような、ゲート電極と第二配線との間の層に活性層が形成されてい
る(ゲート電極と配線とが、活性層の同一側には形成されていない)形状の薄膜トランジ
スタを指すこととする。
インで活性層2408に不純物を添加する。第一配線2417は必要ないので、ゲート電
極2410の上にはパッシベーション膜2418、絶縁膜2419を形成して平坦化する
。その後、第二基板2420を接着して、第一基板2401を取り除き、第二配線242
2(なお、本実施例では第一配線は存在しないが、実施例3とそろえるために第二配線と
表記している)、絶縁膜2423を形成する。
ンジスタが形成できるが、従来のボトムゲート型トランジスタとの違いは、セルフアライ
ンで不純物を添加できるという点である。
る。そのような電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター、プ
ロジェクションTV、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲ
ーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯
情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録
媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図28に示す。
03、表示部3004、操作スイッチ3005、アンテナ3006で構成される。本発明
のアクティブマトリクス型表示装置は表示部3004に用いることができる。
03、操作スイッチ3104、バッテリー3105、受像部3106で構成される。本発
明のアクティブマトリクス型表示装置は表示部3102に用いることができる。
、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205で構成さ
れる。本発明のアクティブマトリクス型表示装置は表示部3205に用いることができる
。
ム部3303で構成される。本発明のアクティブマトリクス型表示装置は表示部3302
に用いることができる。
光源3402、液晶表示装置3403、偏光ビームスプリッタ3404、リフレクター3
405、3406、スクリーン3407で構成される。本発明は液晶表示装置3403に
用いることができる。
示装置3503、光学系3504、スクリーン3505で構成される。
本発明は液晶表示装置3503に用いることができる。
が可能である。
Claims (3)
- 第1の薄膜デバイスと、
前記第1の薄膜デバイス上に形成された第2の薄膜デバイスと、を有し、
前記第1の薄膜デバイス及び前記第2の薄膜デバイスの各々は、
第1の絶縁膜と、
前記第1の絶縁膜上の第1の電極と、
前記第1の電極上の第2の絶縁膜と、
前記第2の絶縁膜上に設けられ、且つ前記第2の絶縁膜に設けられた第1の開孔部を介して前記第1の電極と電気的に接続された第1のトランジスタと、
前記第2の絶縁膜上の第2のトランジスタと、
前記第1のトランジスタ上及び前記第2のトランジスタ上の第3の絶縁膜と、
前記第3の絶縁膜上に設けられ、且つ前記第3の絶縁膜に設けられた第2の開孔部を介して前記第2のトランジスタと電気的に接続された第2の電極と、
前記第3の絶縁膜上及び前記第2の電極上の第4の絶縁膜と、を有し、
前記第1の薄膜デバイスにおける前記第2の電極は、前記第2の薄膜デバイスにおける前記第1の電極と電気的に接続され、
前記第1のトランジスタ及び前記第2のトランジスタの各々は、化合物半導体からなる半導体層を有することを特徴とする半導体装置。 - 請求項1において、
前記第1の絶縁膜及び前記第4の絶縁膜の各々は、窒化シリコン、酸化シリコン、又は窒化酸化シリコンを含むことを特徴とする半導体装置。 - 請求項1又は2において、
前記第1の薄膜デバイスの前記第4の絶縁膜と、前記第2の薄膜デバイスの前記第1の絶縁膜との間に、平坦化膜を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014202761A JP6045544B2 (ja) | 2000-09-14 | 2014-10-01 | 半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000280902 | 2000-09-14 | ||
JP2000280864 | 2000-09-14 | ||
JP2000280902 | 2000-09-14 | ||
JP2000280864 | 2000-09-14 | ||
JP2014202761A JP6045544B2 (ja) | 2000-09-14 | 2014-10-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121856A Division JP5648019B2 (ja) | 2000-09-14 | 2012-05-29 | 表示装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015046606A JP2015046606A (ja) | 2015-03-12 |
JP6045544B2 true JP6045544B2 (ja) | 2016-12-14 |
Family
ID=26600066
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121856A Expired - Fee Related JP5648019B2 (ja) | 2000-09-14 | 2012-05-29 | 表示装置の作製方法 |
JP2014202761A Expired - Fee Related JP6045544B2 (ja) | 2000-09-14 | 2014-10-01 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121856A Expired - Fee Related JP5648019B2 (ja) | 2000-09-14 | 2012-05-29 | 表示装置の作製方法 |
Country Status (5)
Country | Link |
---|---|
US (4) | US6682963B2 (ja) |
JP (2) | JP5648019B2 (ja) |
CN (2) | CN1211832C (ja) |
MY (1) | MY128651A (ja) |
SG (4) | SG143972A1 (ja) |
Families Citing this family (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
JP2002229473A (ja) * | 2001-01-31 | 2002-08-14 | Canon Inc | 表示装置の製造方法 |
JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
JP2002365614A (ja) * | 2001-06-04 | 2002-12-18 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
TW546857B (en) * | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
TW564471B (en) * | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
JP5057619B2 (ja) | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
US7351300B2 (en) | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
KR100944886B1 (ko) | 2001-10-30 | 2010-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
JP3948930B2 (ja) * | 2001-10-31 | 2007-07-25 | 大日本スクリーン製造株式会社 | 薄膜形成装置および薄膜形成方法 |
US6911675B2 (en) * | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
US6956234B2 (en) * | 2001-11-30 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Passive matrix display device |
TWI264121B (en) * | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
JP4316186B2 (ja) * | 2002-04-05 | 2009-08-19 | シャープ株式会社 | 半導体装置及びその製造方法 |
US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
EP1573800A2 (en) * | 2002-11-08 | 2005-09-14 | Koninklijke Philips Electronics N.V. | Flexible semiconductor device and method of manufacturing the same |
KR100895313B1 (ko) * | 2002-12-11 | 2009-05-07 | 삼성전자주식회사 | 유기 발광 표시판 |
US7710019B2 (en) * | 2002-12-11 | 2010-05-04 | Samsung Electronics Co., Ltd. | Organic light-emitting diode display comprising auxiliary electrodes |
US6881975B2 (en) * | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
TWI330269B (en) * | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
JP4063082B2 (ja) * | 2003-01-10 | 2008-03-19 | 日本電気株式会社 | フレキシブル電子デバイスとその製造方法 |
TWI351548B (en) * | 2003-01-15 | 2011-11-01 | Semiconductor Energy Lab | Manufacturing method of liquid crystal display dev |
US7436050B2 (en) | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
SE0300160D0 (sv) * | 2003-01-23 | 2003-01-23 | Siemens Elema Ab | Apparatus for and Method of Mintoring a Gas Supply |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
TWI328837B (en) * | 2003-02-28 | 2010-08-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP4526771B2 (ja) | 2003-03-14 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6753239B1 (en) * | 2003-04-04 | 2004-06-22 | Xilinx, Inc. | Bond and back side etchback transistor fabrication process |
US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
US7423343B2 (en) * | 2003-08-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
JP4651924B2 (ja) * | 2003-09-18 | 2011-03-16 | シャープ株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
TWI372462B (en) * | 2003-10-28 | 2012-09-11 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
US8742421B2 (en) * | 2003-12-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
KR100746220B1 (ko) * | 2004-01-12 | 2007-08-03 | 삼성전자주식회사 | 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들 |
US7282380B2 (en) * | 2004-03-25 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR100536043B1 (ko) * | 2004-06-25 | 2005-12-12 | 삼성전자주식회사 | 적층형 반도체 장치 및 그 제조 방법 |
US8426293B2 (en) * | 2004-07-09 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | IC chip and its manufacturing method |
JP4731849B2 (ja) * | 2004-07-16 | 2011-07-27 | 株式会社アドバンテスト | 半導体集積回路の製造方法 |
TWI372413B (en) * | 2004-09-24 | 2012-09-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same, and electric appliance |
US7422935B2 (en) * | 2004-09-24 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device and electronic device |
US7816721B2 (en) * | 2004-11-11 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive |
US7736964B2 (en) * | 2004-11-22 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method for manufacturing the same |
TWI253759B (en) * | 2004-11-22 | 2006-04-21 | Au Optronics Corp | Method and apparatus for forming thin film transistor |
CN101069222A (zh) | 2004-12-06 | 2007-11-07 | 株式会社半导体能源研究所 | 显示装置 |
TWI326790B (en) * | 2005-02-16 | 2010-07-01 | Au Optronics Corp | Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display |
US7307006B2 (en) * | 2005-02-28 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
KR101133764B1 (ko) * | 2005-03-14 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2008198628A (ja) * | 2005-05-11 | 2008-08-28 | Sharp Corp | 半導体装置及びその製造方法並びに液晶表示装置 |
CN100428010C (zh) * | 2005-05-13 | 2008-10-22 | 乐金显示有限公司 | 柔性显示器的制造方法 |
US7456104B2 (en) * | 2005-05-31 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7605056B2 (en) | 2005-05-31 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including separation by physical force |
US7485511B2 (en) * | 2005-06-01 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit device and method for manufacturing integrated circuit device |
US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
TWI313368B (en) * | 2005-06-03 | 2009-08-11 | Chi Mei Optoelectronics Corp | Method of manufacturing liquid crystal display |
KR101152141B1 (ko) * | 2005-06-08 | 2012-06-15 | 삼성전자주식회사 | 액정표시패널과 액정표시패널의 제조방법 |
US7719103B2 (en) * | 2005-06-30 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
US7820495B2 (en) * | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7727859B2 (en) * | 2005-06-30 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
US7863188B2 (en) | 2005-07-29 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN101233531B (zh) * | 2005-07-29 | 2012-05-30 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US7485968B2 (en) * | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
US7723842B2 (en) * | 2005-09-02 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Integrated circuit device |
JP5089033B2 (ja) | 2005-11-04 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4680850B2 (ja) * | 2005-11-16 | 2011-05-11 | 三星モバイルディスプレイ株式會社 | 薄膜トランジスタ及びその製造方法 |
TWI424499B (zh) | 2006-06-30 | 2014-01-21 | Semiconductor Energy Lab | 製造半導體裝置的方法 |
US7714535B2 (en) * | 2006-07-28 | 2010-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
US8232621B2 (en) * | 2006-07-28 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI433306B (zh) * | 2006-09-29 | 2014-04-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
US8137417B2 (en) | 2006-09-29 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
KR101300820B1 (ko) * | 2007-07-24 | 2013-08-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
JP5366517B2 (ja) * | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
PT2276875T (pt) * | 2008-05-02 | 2020-01-17 | Oerlikon Surface Solutions Ag Pfaeffikon | Processo de remoção de camadas de peças de trabalho e solução de remoção de camadas |
JP4600576B2 (ja) * | 2008-05-08 | 2010-12-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
KR102040563B1 (ko) | 2008-07-10 | 2019-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
JP5216716B2 (ja) | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
CN101677058B (zh) * | 2008-09-19 | 2012-02-29 | 北京京东方光电科技有限公司 | 薄膜构造体的制造方法 |
KR100959106B1 (ko) * | 2008-11-05 | 2010-05-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
JP5586920B2 (ja) * | 2008-11-20 | 2014-09-10 | 株式会社半導体エネルギー研究所 | フレキシブル半導体装置の作製方法 |
JP4821871B2 (ja) * | 2009-03-19 | 2011-11-24 | ソニー株式会社 | 電子デバイスの製造方法および表示装置の製造方法 |
US8460979B2 (en) * | 2009-04-27 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a backside illuminated image sensor |
DE102009040503A1 (de) * | 2009-08-31 | 2011-03-03 | Gebr. Schmid Gmbh & Co. | Verfahren zur Herstellung von Wafern |
KR101617280B1 (ko) * | 2009-10-21 | 2016-05-03 | 엘지디스플레이 주식회사 | 플라스틱 기판을 이용한 표시장치 제조 방법 |
GB2479081B (en) * | 2009-10-21 | 2013-09-04 | Lg Display Co Ltd | Method of fabricating display device using plastic substrate |
KR101618157B1 (ko) * | 2009-12-21 | 2016-05-09 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
US8552536B2 (en) * | 2010-12-16 | 2013-10-08 | Qualcomm Mems Technologies, Inc. | Flexible integrated circuit device layers and processes |
US20140124785A1 (en) * | 2011-06-15 | 2014-05-08 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
TW201324760A (zh) * | 2011-12-07 | 2013-06-16 | Chunghwa Picture Tubes Ltd | 畫素結構及其製造方法 |
US8563341B2 (en) * | 2012-02-06 | 2013-10-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor array substrate and manufacturing method for the same |
US9287310B2 (en) | 2012-04-18 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for glass removal in CMOS image sensors |
KR20130136063A (ko) * | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
WO2014129519A1 (en) | 2013-02-20 | 2014-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
US8921901B1 (en) * | 2013-06-10 | 2014-12-30 | United Microelectronics Corp. | Stacked CMOS image sensor and signal processor wafer structure |
CN109273622B (zh) | 2013-08-06 | 2021-03-12 | 株式会社半导体能源研究所 | 剥离方法 |
US9929133B2 (en) * | 2013-08-27 | 2018-03-27 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor logic circuits fabricated using multi-layer structures |
TW201943069A (zh) | 2013-09-06 | 2019-11-01 | 日商半導體能源研究所股份有限公司 | 發光裝置以及發光裝置的製造方法 |
US9937698B2 (en) | 2013-11-06 | 2018-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and light-emitting device |
CN105793957B (zh) | 2013-12-12 | 2019-05-03 | 株式会社半导体能源研究所 | 剥离方法及剥离装置 |
KR102167133B1 (ko) * | 2013-12-18 | 2020-10-16 | 엘지디스플레이 주식회사 | 금속 필름을 이용한 면 봉지 방식의 유기발광 다이오드 표시장치 |
CN103779390B (zh) * | 2014-02-11 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法 |
CN104022127B (zh) | 2014-05-30 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、以及显示装置 |
CN104157695B (zh) | 2014-07-14 | 2017-02-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
TWI695525B (zh) | 2014-07-25 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、發光裝置、模組以及電子裝置 |
CN104865756B (zh) * | 2015-04-01 | 2017-08-25 | 上海天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
JP2017009725A (ja) * | 2015-06-19 | 2017-01-12 | ソニー株式会社 | 表示装置 |
CN111627975B (zh) * | 2015-07-23 | 2023-11-07 | 株式会社半导体能源研究所 | 显示装置、模块及电子设备 |
US10083991B2 (en) * | 2015-12-28 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
KR102489592B1 (ko) * | 2015-12-31 | 2023-01-18 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 |
JP6822858B2 (ja) | 2016-01-26 | 2021-01-27 | 株式会社半導体エネルギー研究所 | 剥離の起点の形成方法及び剥離方法 |
KR20170111827A (ko) * | 2016-03-29 | 2017-10-12 | 삼성전자주식회사 | 디스플레이 및 카메라를 포함하는 전자 장치 |
KR102565380B1 (ko) * | 2016-12-07 | 2023-08-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
EP3582307A4 (en) * | 2017-02-09 | 2020-02-05 | JFE Steel Corporation | STAINLESS STEEL PLATE SUBSTRATE OF A STEEL PLATE FOR FUEL CELL SEPARATOR AND METHOD FOR PRODUCING THE SAME |
KR20180100013A (ko) * | 2017-02-28 | 2018-09-06 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
US10340290B2 (en) * | 2017-09-15 | 2019-07-02 | Globalfoundries Inc. | Stacked SOI semiconductor devices with back bias mechanism |
CN107845635A (zh) * | 2017-10-31 | 2018-03-27 | 长江存储科技有限责任公司 | 一种存储结构及其形成方法 |
KR102630641B1 (ko) * | 2018-01-25 | 2024-01-30 | 삼성디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
US10453872B1 (en) * | 2018-05-03 | 2019-10-22 | Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. | Array substrate and manufacturing method thereof |
CN113370244B (zh) * | 2021-06-30 | 2023-07-25 | 合肥工业大学 | 一种可编程操纵柔性执行器及其制备方法 |
Family Cites Families (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260088A (ja) * | 1988-08-24 | 1990-02-28 | Hitachi Ltd | 薄膜elパネル |
JPH02154232A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 液晶表示基板とその製造方法 |
JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
JP2929704B2 (ja) * | 1990-11-01 | 1999-08-03 | 松下電器産業株式会社 | 液晶表示用基板の製造方法 |
JP2772405B2 (ja) * | 1990-11-22 | 1998-07-02 | 株式会社日立製作所 | 液晶表示装置 |
US5206749A (en) | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
US5475514A (en) * | 1990-12-31 | 1995-12-12 | Kopin Corporation | Transferred single crystal arrayed devices including a light shield for projection displays |
US5666175A (en) | 1990-12-31 | 1997-09-09 | Kopin Corporation | Optical systems for displays |
US5256562A (en) | 1990-12-31 | 1993-10-26 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
US5861929A (en) | 1990-12-31 | 1999-01-19 | Kopin Corporation | Active matrix color display with multiple cells and connection through substrate |
US5396304A (en) | 1990-12-31 | 1995-03-07 | Kopin Corporation | Slide projector mountable light valve display |
US5743614A (en) | 1990-12-31 | 1998-04-28 | Kopin Corporation | Housing assembly for a matrix display |
US5376979A (en) | 1990-12-31 | 1994-12-27 | Kopin Corporation | Slide projector mountable light valve display |
US5751261A (en) | 1990-12-31 | 1998-05-12 | Kopin Corporation | Control system for display panels |
US5258325A (en) | 1990-12-31 | 1993-11-02 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
US7075501B1 (en) | 1990-12-31 | 2006-07-11 | Kopin Corporation | Head mounted display system |
US5331149A (en) | 1990-12-31 | 1994-07-19 | Kopin Corporation | Eye tracking system having an array of photodetectors aligned respectively with an array of pixels |
US5444557A (en) | 1990-12-31 | 1995-08-22 | Kopin Corporation | Single crystal silicon arrayed devices for projection displays |
US6320568B1 (en) | 1990-12-31 | 2001-11-20 | Kopin Corporation | Control system for display panels |
US6072445A (en) | 1990-12-31 | 2000-06-06 | Kopin Corporation | Head mounted color display system |
US5661371A (en) | 1990-12-31 | 1997-08-26 | Kopin Corporation | Color filter system for light emitting display panels |
US5317436A (en) | 1990-12-31 | 1994-05-31 | Kopin Corporation | A slide assembly for projector with active matrix moveably mounted to housing |
US5376561A (en) | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
US5166556A (en) | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
JPH04255268A (ja) * | 1991-02-07 | 1992-09-10 | Seiko Instr Inc | 半導体装置とその製造方法 |
US5432461A (en) | 1991-06-28 | 1995-07-11 | Photon Dynamics, Inc. | Method of testing active matrix liquid crystal display substrates |
JPH05198739A (ja) * | 1991-09-10 | 1993-08-06 | Mitsubishi Electric Corp | 積層型半導体装置およびその製造方法 |
JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
JPH06132082A (ja) * | 1992-02-04 | 1994-05-13 | Ricoh Co Ltd | 薄膜電界発光素子および製造法 |
US5467154A (en) | 1992-02-20 | 1995-11-14 | Kopin Corporation | Projection monitor |
US5692820A (en) | 1992-02-20 | 1997-12-02 | Kopin Corporation | Projection monitor |
US5705424A (en) * | 1992-09-11 | 1998-01-06 | Kopin Corporation | Process of fabricating active matrix pixel electrodes |
US6608654B2 (en) * | 1992-09-11 | 2003-08-19 | Kopin Corporation | Methods of fabricating active matrix pixel electrodes |
JP3101126B2 (ja) * | 1993-05-18 | 2000-10-23 | 松下電器産業株式会社 | 反射型液晶表示装置 |
TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
JP3305090B2 (ja) * | 1994-01-13 | 2002-07-22 | キヤノン株式会社 | 画像表示装置 |
US5612552A (en) * | 1994-03-31 | 1997-03-18 | Lsi Logic Corporation | Multilevel gate array integrated circuit structure with perpendicular access to all active device regions |
JP3208268B2 (ja) | 1994-12-28 | 2001-09-10 | シャープ株式会社 | 反射型液晶表示装置 |
US5757456A (en) * | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
JP3499327B2 (ja) * | 1995-03-27 | 2004-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP3478012B2 (ja) * | 1995-09-29 | 2003-12-10 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
US6022792A (en) * | 1996-03-13 | 2000-02-08 | Seiko Instruments, Inc. | Semiconductor dicing and assembling method |
US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
JP4011695B2 (ja) * | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
JP3868567B2 (ja) * | 1997-01-18 | 2007-01-17 | 株式会社半導体エネルギー研究所 | 複合化回路の作製方法 |
JP3019819B2 (ja) | 1997-10-09 | 2000-03-13 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその表示方法 |
CA2218307C (en) | 1997-10-10 | 2006-01-03 | Gennum Corporation | Three dimensional packaging configuration for multi-chip module assembly |
JP4063944B2 (ja) * | 1998-03-13 | 2008-03-19 | 独立行政法人科学技術振興機構 | 3次元半導体集積回路装置の製造方法 |
US6331476B1 (en) * | 1998-05-26 | 2001-12-18 | Mausushita Electric Industrial Co., Ltd. | Thin film transistor and producing method thereof |
US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
US6054370A (en) * | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
US6153929A (en) | 1998-08-21 | 2000-11-28 | Micron Technology, Inc. | Low profile multi-IC package connector |
JP4531175B2 (ja) * | 1998-12-03 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4545260B2 (ja) * | 1998-12-03 | 2010-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4597295B2 (ja) * | 1998-12-25 | 2010-12-15 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
JP2000243943A (ja) * | 1999-02-23 | 2000-09-08 | Seiko Epson Corp | 半導体装置の製造方法 |
US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6525415B2 (en) * | 1999-12-28 | 2003-02-25 | Fuji Xerox Co., Ltd. | Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor |
US6720577B2 (en) * | 2000-09-06 | 2004-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP5121103B2 (ja) * | 2000-09-14 | 2013-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置の作製方法及び電気器具 |
US6887753B2 (en) * | 2001-02-28 | 2005-05-03 | Micron Technology, Inc. | Methods of forming semiconductor circuitry, and semiconductor circuit constructions |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US7067909B2 (en) * | 2002-12-31 | 2006-06-27 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
KR100746220B1 (ko) * | 2004-01-12 | 2007-08-03 | 삼성전자주식회사 | 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들 |
KR100663360B1 (ko) * | 2005-04-20 | 2007-01-02 | 삼성전자주식회사 | 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들 |
US7485508B2 (en) * | 2007-01-26 | 2009-02-03 | International Business Machines Corporation | Two-sided semiconductor-on-insulator structures and methods of manufacturing the same |
-
2001
- 2001-09-11 SG SG200502880-8A patent/SG143972A1/en unknown
- 2001-09-11 SG SG200301418-0A patent/SG136795A1/en unknown
- 2001-09-11 SG SG200105539A patent/SG101479A1/en unknown
- 2001-09-11 SG SG200301419-8A patent/SG148819A1/en unknown
- 2001-09-12 MY MYPI20014272A patent/MY128651A/en unknown
- 2001-09-14 CN CNB011303239A patent/CN1211832C/zh not_active Expired - Fee Related
- 2001-09-14 US US09/951,384 patent/US6682963B2/en not_active Expired - Lifetime
- 2001-09-14 CN CN201110125164.3A patent/CN102184970B/zh not_active Expired - Fee Related
-
2003
- 2003-12-08 US US10/728,903 patent/US7109071B2/en not_active Expired - Fee Related
-
2006
- 2006-09-08 US US11/530,353 patent/US7408193B2/en not_active Expired - Fee Related
-
2008
- 2008-04-04 US US12/098,063 patent/US7642555B2/en not_active Expired - Fee Related
-
2012
- 2012-05-29 JP JP2012121856A patent/JP5648019B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-01 JP JP2014202761A patent/JP6045544B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
SG143972A1 (en) | 2008-07-29 |
US7109071B2 (en) | 2006-09-19 |
CN1355551A (zh) | 2002-06-26 |
SG148819A1 (en) | 2009-01-29 |
US20050023525A1 (en) | 2005-02-03 |
JP2012216848A (ja) | 2012-11-08 |
US20020030189A1 (en) | 2002-03-14 |
US7642555B2 (en) | 2010-01-05 |
CN1211832C (zh) | 2005-07-20 |
MY128651A (en) | 2007-02-28 |
JP5648019B2 (ja) | 2015-01-07 |
SG101479A1 (en) | 2004-01-30 |
US6682963B2 (en) | 2004-01-27 |
JP2015046606A (ja) | 2015-03-12 |
US7408193B2 (en) | 2008-08-05 |
US20080283838A1 (en) | 2008-11-20 |
SG136795A1 (en) | 2007-11-29 |
CN102184970A (zh) | 2011-09-14 |
CN102184970B (zh) | 2014-06-25 |
US20070018164A1 (en) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6045544B2 (ja) | 半導体装置 | |
JP5121103B2 (ja) | 半導体装置、半導体装置の作製方法及び電気器具 | |
US6590227B2 (en) | Active matrix display device | |
US9035314B2 (en) | Method for manufacturing an electrooptical device | |
US9343570B2 (en) | Semiconductor device and fabrication method thereof | |
US7538011B2 (en) | Method of manufacturing a semiconductor device | |
US6542205B2 (en) | Display device | |
JP4907003B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた電気器具 | |
JP4896314B2 (ja) | 表示装置 | |
JP4850763B2 (ja) | 半導体装置の作製方法 | |
JP4080168B2 (ja) | 半導体装置の作製方法 | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP4963158B2 (ja) | 表示装置の作製方法、電気光学装置の作製方法 | |
JP4818288B2 (ja) | 半導体装置の作製方法 | |
JP2001156054A (ja) | 半導体素子の作製方法 | |
JP2005148728A (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6045544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |