JP6042028B2 - 高周波パッケージ - Google Patents

高周波パッケージ Download PDF

Info

Publication number
JP6042028B2
JP6042028B2 JP2016507171A JP2016507171A JP6042028B2 JP 6042028 B2 JP6042028 B2 JP 6042028B2 JP 2016507171 A JP2016507171 A JP 2016507171A JP 2016507171 A JP2016507171 A JP 2016507171A JP 6042028 B2 JP6042028 B2 JP 6042028B2
Authority
JP
Japan
Prior art keywords
resin substrate
ground
transmission line
frequency
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016507171A
Other languages
English (en)
Other versions
JPWO2015136629A1 (ja
Inventor
八十岡　興祐
興祐 八十岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6042028B2 publication Critical patent/JP6042028B2/ja
Publication of JPWO2015136629A1 publication Critical patent/JPWO2015136629A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Waveguides (AREA)

Description

本発明は、高周波デバイスを収納する高周波パッケージに関する。
マイクロ波帯やミリ波帯の高周波信号を扱う高周波デバイスが知られている。そのような高周波デバイスを収納する高周波パッケージでは、誘電体基板上に高周波デバイスが搭載される。その誘電体基板の内層に、高周波信号の伝送線路が設けられる場合もある（例えば、特許文献１参照）。
国際公開第２００７／０９１４７０号
本願発明者は、次のような課題を初めて認識した。
高周波デバイスが搭載される誘電体基板として、「樹脂基板」が用いられる場合を考える。樹脂基板の製造工程では、洗浄液などに起因する水分がコア材などに侵入する。侵入した水分は、メッキによって樹脂基板内部に閉じ込められる。その後、リフロー処理により、樹脂基板内部でガスが発生する。このとき、ガスの逃げ道が無ければ、ガスが樹脂基板内部で膨張してしまい、それがデラミネーション（層間はく離）を引き起こす恐れがある。
このようなデラミネーションを防ぐために、樹脂基板のグランド面に、ガス抜きのための穴を多数あけることが考えられる。しかしながらこの場合、樹脂基板の内層の伝送線路に起因するマイクロ波帯やミリ波帯の高周波信号が、そのガス抜き用穴を通して外部に漏洩する恐れがある。このことは、ＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）特性の悪化を招く。
本発明の１つの目的は、樹脂基板を用いた高周波パッケージのＥＭＩ特性の悪化を防止することができる技術を提供することにある。
本発明の１つの観点において、高周波パッケージは、樹脂基板と、樹脂基板の第１表面側に搭載された高周波デバイスと、樹脂基板の第１表面と反対側の第２表面上に形成されたグランド電位のグランド面導体と、樹脂基板の内層に形成された高周波信号の伝送線路と、樹脂基板の内部に形成されたグランド電位のグランドビアと、を備える。グランド面導体には貫通穴が形成されている。グランドビアは、伝送線路と貫通穴との間に配置されている。
本発明の他の観点において、高周波パッケージは、樹脂基板と、樹脂基板の第１表面側に搭載された高周波デバイスと、樹脂基板の第１表面と反対側の第２表面上に形成されたグランド電位のグランド面導体と、樹脂基板の内層に形成された高周波信号の伝送線路と、を備える。グランド面導体には貫通穴が形成されている。その貫通穴の直径は、高周波信号の波長の１／２未満である。
本発明によれば、樹脂基板を用いた高周波パッケージのＥＭＩ特性の悪化を防止することが可能となる。
図１は、本発明の実施の形態に係る高周波パッケージの樹脂基板の上面図である。 図２は、本発明の実施の形態に係る高周波パッケージの断面図である。
添付図面を参照して、本発明の実施の形態に係る高周波パッケージを説明する。
実施の形態．
図１は、本実施の形態に係る高周波パッケージの樹脂基板の上面図である。図２は、本実施の形態に係る高周波パッケージの断面図であって、図１中の線Ａ−Ａ’に沿った断面構造を示している。尚、説明を分かりやすくするため、図１において、樹脂基板の内層に形成されているいくつかの構成要素も破線で示されている。
本実施の形態に係る高周波パッケージは、マイクロ波帯やミリ波帯の高周波信号を扱う高周波デバイス１を収納する。そのような高周波デバイス１として、例えば、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップが挙げられる。
本実施の形態に係る高周波パッケージでは、互いに対向する２つの基板が用いられる。より詳細には、図２に示されるように、下側のマザー基板１０と上側の樹脂基板２０とが互いに対向するように配置されている。また、マザー基板１０と樹脂基板２０とを接続する基板間接続導体１５が、マザー基板１０と樹脂基板２０との間に挟まれるように配置されている。これらマザー基板１０、樹脂基板２０、及び基板間接続導体１５によって囲まれた空間に、高周波デバイス１が配置される。より詳細には、樹脂基板２０上に高周波デバイス１が搭載される。
樹脂基板２０は、第１表面２１と第２表面２２を有している。第１表面２１は、高周波デバイス１が搭載される側の面（デバイス面）であり、マザー基板１０に対向している。第２表面２２は、第１表面２１と反対側の面であり、後述されるようにグランド面を形成するために用いられる。
高周波デバイス１は、樹脂基板２０の第１表面２１側に搭載されている。より詳細には、樹脂基板２０の第１表面２１上に、表層伝送線路３０やグランド配線（図示されない）が形成されている。そして、高周波デバイス１は、それら表層伝送線路３０やグランド配線に対して、バンプ３１を介してフリップチップ接続されている。
一方、樹脂基板２０の第２表面２２上にはグランド面導体４０が形成されている。グランド面導体４０の電位は、グランド電位である。このグランド面導体４０によって、樹脂基板２０の第２表面２２側にグランド面が形成される。
樹脂基板２０の内層には、高周波信号の伝送線路である内層伝送線路５０が形成されている。この内層伝送線路５０は、ビア５１を介して、上述の表層伝送線路３０に接続されている。例えば、内層伝送線路５０は、トリプレート線路を構成する。この場合、上述の第２表面２２上のグランド面導体４０も、トリプレート線路の構成要素となる。
また、樹脂基板２０の内層には、内層グランド導体６０も形成されている。内層グランド導体６０の電位は、グランド電位である。
樹脂基板２０が用いられる場合、上述の通り、リフロー処理によって、樹脂基板２０内部でガスが発生する。このとき、ガスの逃げ道が無ければ、ガスが樹脂基板２０内部で膨張してしまい、それがデラミネーション（層間はく離）を引き起こす恐れがある。本実施の形態によれば、このようなデラミネーションを防ぐために、第２表面２２上のグランド面導体４０に、ガス抜き用の貫通穴７０が多数形成される（図１参照）。但し、内層伝送線路５０に起因するマイクロ波帯やミリ波帯の高周波信号が、その貫通穴７０を通して外部に漏洩する恐れがある。このことは、ＥＭＩ特性の悪化を招く。
そこで、本実施の形態によれば、貫通穴７０の直径Ｄが、高周波信号の波長λの１／２未満に設計される（Ｄ＜λ／２）。このように貫通穴７０の径を小さくすることにより、貫通穴７０に関するカットオフ周波数が、高周波デバイス１で使用される周波数帯以上となる。その結果、貫通穴７０からの高周波信号の漏洩が低減される。
また、本実施の形態によれば、樹脂基板２０の内部に形成されるグランドビア８０が有効に活用される。グランドビア８０の電位は、グランド電位である。例えば、グランドビア８０は、グランド面導体４０と内層グランド導体６０との間を接続するように、樹脂基板２０の内部に形成されている。図１及び図２に示されるように、このようなグランドビア８０が、内層伝送線路５０と貫通穴７０との間に配置されている。すなわち、内層伝送線路５０から貫通穴７０に抜ける漏洩経路上に、グランド電位のグランドビア８０が配置されている。このグランドビア８０によるシールド効果により、貫通穴７０からの高周波信号の漏洩が低減される。
図１に示されるように、多数のグランドビア８０が、内層伝送線路５０に沿って配置されると好適である。多数のグランドビア８０が、内層伝送線路５０の周りを囲むように配置されると更に好適である。これにより、グランドビア８０によるシールド効果が顕著になり、貫通穴７０からの高周波信号の漏洩が大幅に低減される。
以上に説明されたように、本実施の形態によれば、樹脂基板２０を用いる場合であっても、デラミネーションを防止することができ、且つ、ＥＭＩ特性の悪化も防止することが可能となる。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
１ 高周波デバイス、１０ マザー基板、１５ 基板間接続導体、２０ 樹脂基板、２１ 第１表面、２２ 第２表面、３０ 表層伝送線路、３１ バンプ、４０ グランド面導体、５０ 内層伝送線路、５１ ビア、６０ 内層グランド導体、７０ 貫通穴、８０ グランドビア。

Claims (4)

  1. 樹脂基板と、
    前記樹脂基板の第１表面側に搭載された高周波デバイスと、
    前記樹脂基板の前記第１表面と反対側の第２表面上に形成された、グランド電位のグランド面導体と、
    前記樹脂基板の内層に形成された、高周波信号の伝送線路と、
    前記樹脂基板の内部に形成された、グランド電位のグランドビアと
    を備え、
    前記グランド面導体には貫通穴が形成され、
    前記グランドビアは、前記伝送線路と前記貫通穴との間に配置されている
    ことを特徴とする高周波パッケージ。
  2. 前記グランドビアの数は複数であり、
    前記複数のグランドビアは、前記伝送線路に沿って配置されている
    ことを特徴とする請求項１に記載の高周波パッケージ。
  3. 前記貫通穴の直径は、前記高周波信号の波長の１／２未満である
    ことを特徴とする請求項１又は２に記載の高周波パッケージ。
  4. 樹脂基板と、
    前記樹脂基板の第１表面側に搭載された高周波デバイスと、
    前記樹脂基板の前記第１表面と反対側の第２表面上に形成された、グランド電位のグランド面導体と、
    前記樹脂基板の内層に形成された、高周波信号の伝送線路と
    を備え、
    前記グランド面導体には貫通穴が形成され、
    前記貫通穴の直径は、前記高周波信号の波長の１／２未満である
    ことを特徴とする高周波パッケージ。
JP2016507171A 2014-03-11 2014-03-11 高周波パッケージ Active JP6042028B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/056370 WO2015136629A1 (ja) 2014-03-11 2014-03-11 高周波パッケージ

Publications (2)

Publication Number Publication Date
JP6042028B2 true JP6042028B2 (ja) 2016-12-14
JPWO2015136629A1 JPWO2015136629A1 (ja) 2017-04-06

Family

ID=54071109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016507171A Active JP6042028B2 (ja) 2014-03-11 2014-03-11 高周波パッケージ

Country Status (5)

Country Link
US (1) US9685418B2 (ja)
EP (1) EP3118927B9 (ja)
JP (1) JP6042028B2 (ja)
CN (1) CN106104911B (ja)
WO (1) WO2015136629A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396005B2 (en) 2017-12-14 2019-08-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
US11270953B2 (en) * 2018-08-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with shielding structure
WO2020230778A1 (ja) * 2019-05-15 2020-11-19 株式会社村田製作所 樹脂多層基板及び電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163233A (en) * 1998-07-30 2000-12-19 Harris Corporation Waveguide with signal track cross-over and variable features
JP2005191903A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd メッシュホールグランドストリップライン構造を有する積層体基板
JP2013126029A (ja) * 2011-12-13 2013-06-24 Mitsubishi Electric Corp 高周波伝送線路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018125A (en) 1996-11-15 2000-01-25 Collins; Pat Eliot High frequency EMI shield with air flow for electronic device enclosure
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
EP0961321B1 (en) * 1998-05-29 2008-03-05 Kyocera Corporation High-frequency module
JP3664443B2 (ja) * 2002-12-05 2005-06-29 松下電器産業株式会社 高周波回路および高周波パッケージ
US8040286B2 (en) * 2006-02-06 2011-10-18 Mitsubishi Electric Corporation High frequency module
US8168891B1 (en) 2007-10-26 2012-05-01 Force10 Networks, Inc. Differential trace profile for printed circuit boards
US8304659B2 (en) * 2007-10-26 2012-11-06 Force 10 Networks, Inc. Differential trace profile for printed circuit boards
JP4329884B2 (ja) * 2007-11-20 2009-09-09 株式会社村田製作所 部品内蔵モジュール
US8222976B2 (en) * 2008-03-17 2012-07-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
EP3598484B1 (en) * 2008-09-05 2021-05-05 Mitsubishi Electric Corporation High-frequency circuit package and sensor module
JP5366645B2 (ja) * 2009-05-07 2013-12-11 日本電信電話株式会社 高周波基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163233A (en) * 1998-07-30 2000-12-19 Harris Corporation Waveguide with signal track cross-over and variable features
JP2005191903A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd メッシュホールグランドストリップライン構造を有する積層体基板
JP2013126029A (ja) * 2011-12-13 2013-06-24 Mitsubishi Electric Corp 高周波伝送線路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396005B2 (en) 2017-12-14 2019-08-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
EP3118927A1 (en) 2017-01-18
JPWO2015136629A1 (ja) 2017-04-06
CN106104911A (zh) 2016-11-09
WO2015136629A1 (ja) 2015-09-17
EP3118927B1 (en) 2021-05-19
US9685418B2 (en) 2017-06-20
EP3118927B9 (en) 2021-08-04
EP3118927A4 (en) 2017-11-15
US20170012008A1 (en) 2017-01-12
CN106104911B (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
JP6042028B2 (ja) 高周波パッケージ
TWI433292B (zh) 單石微波積體電路
JP2011100989A (ja) 半導体装置
US9406622B2 (en) Electronic circuit and semiconductor component
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP5693710B2 (ja) 高周波パッケージ
JP7098822B2 (ja) 無線通信モジュール
US20150021748A1 (en) Semiconductor device
WO2013133122A1 (ja) 高周波パッケージ
JP2011187812A (ja) 高周波モジュール
JP2015176966A (ja) 電子機器
WO2012160837A1 (ja) 高周波パッケージ
JP2020107878A (ja) 多層回路基板
JP2008270363A (ja) 高周波パッケージ
TWI628983B (zh) 配線基板
JP6365283B2 (ja) 半導体チップ及び高周波モジュール
JP6419022B2 (ja) 高周波回路モジュール
JP5739363B2 (ja) 配線基板
JP6274917B2 (ja) 高周波パッケージ
WO2018042518A1 (ja) 半導体装置及びプリント基板
JP5974956B2 (ja) 高周波パッケージ
JP5880333B2 (ja) フリップチップ実装用半導体チップ
JP2009105095A (ja) デバイス及び装置
US20150255842A1 (en) Microwave coupling structure for suppressing common mode signals while passing differential mode signals between a pair of coplanar waveguide (cpw) transmission lines

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6042028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250