JP6040220B2 - データストリームから再生したクロック信号の調整 - Google Patents
データストリームから再生したクロック信号の調整 Download PDFInfo
- Publication number
- JP6040220B2 JP6040220B2 JP2014503686A JP2014503686A JP6040220B2 JP 6040220 B2 JP6040220 B2 JP 6040220B2 JP 2014503686 A JP2014503686 A JP 2014503686A JP 2014503686 A JP2014503686 A JP 2014503686A JP 6040220 B2 JP6040220 B2 JP 6040220B2
- Authority
- JP
- Japan
- Prior art keywords
- stream
- clock signal
- pulses
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 33
- 238000005259 measurement Methods 0.000 claims description 26
- 238000011084 recovery Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 11
- 230000004931 aggregating effect Effects 0.000 claims description 4
- 239000000872 buffer Substances 0.000 description 45
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
Description
202:ビデオコントローラ
204:ビデオデータ
206:送信機
208:M&N
210:M/Nカウンタ
212:ストリームクロック信号
214:リンクシンボルクロック信号
240:インターフェイス
245:ストリームデータM&N
250:シンクデバイス
252:受信機
254:クロック及びデータ回復ユニット
255:デコーダ
256:ビデオデータアンパッカ
258:属性アンパッカ
260:M&N
262:リンクシンボルクロック信号
264:ストリームクロック回復
266:FIFO
268:再生されたストリームクロック信号
270:ビデオ信号生成器
Claims (10)
- ストリームデータと、リンククロック信号と、該リンククロック信号とストリームクロック信号との間の関係を示すタイムスタンプとを含むデータストリームを送信側デバイスから通信リンクを介して受け取るステップと、
前記データストリームから、一定期間中における前記ストリームクロック信号のパルスの予測数を示す基準値を検出するステップと、
前記一定期間中における前記ストリームクロック信号のパルスの数を集計することと、
前記ストリームクロック信号のパルスの集計数と、前記検出された基準値とを比較することと、
前記比較の結果が前記パルスの集計数が前記基準値より低くなることを示す場合は位相ロックループの速度を増加させ、前記比較の結果が前記パルスの集計数が前記基準値を超えることを示す場合は位相ロックループの速度を減少させることと、
を含む、前記データストリームに関連する1又はそれ以上の測定に少なくとも部分的に基づいて前記ストリームクロック信号を調整するステップと、
を含むことを特徴とする方法。 - 前記一定期間中における前記ストリームクロック信号の前記パルスの集計数は、1データライン内における前記パルスの集計数である、
ことを特徴とする請求項1に記載の方法。 - ブランク開始シンボル及びブランク終了シンボルを更に検出することを含み、
1データライン内における前記ストリームクロック信号の前記パルスの数を集計することは、連続するブランク開始シンボル又はブランク終了シンボル間の前記パルスの数を集計することを含む、
ことを特徴とする請求項2に記載の方法。 - リンククロック信号とストリームクロック信号との間の関係を示すタイムスタンプを含む、前記リンククロック信号の速度にクロック制御されたデータストリームを送信側デバイスとの通信リンクを介して受け取る受信機と、
前記データストリームから、一定期間中の前記ストリームクロック信号のパルスの予測数を示す基準値を検出する属性アンパッカと、
前記リンククロック信号及び前記タイムスタンプに少なくとも部分的に基づいて前記ストリームクロック信号を再生するストリームクロック回復ユニットと、
位相ロックループ要素と、
を備え、
前記一定期間中における前記ストリームクロック信号のパルスの数を集計することと、
前記ストリームクロック信号のパルスの集計数と、前記検出された基準値とを比較することと、
前記比較の結果が前記パルスの集計数が前記基準値より低くなることを示す場合は前記位相ロックループ要素の速度を増加させ、前記比較の結果が前記パルスの集計数が前記基準値を超えることを示す場合は位相ロックループ要素の速度を減少させることと、
を含む、前記データストリームに関連する1又はそれ以上の測定に少なくとも部分的に基づく前記ストリームクロック信号の速度の調整を行う、
ことを特徴とする装置。 - 前記一定期間中における前記ストリームクロック信号の前記パルスの集計数は、1データライン内における前記パルスの集計数である、
ことを特徴とする請求項4に記載の装置。 - 前記通信リンクは、DisplayPort(登録商標)互換リンクである、
ことを特徴とする請求項4に記載の装置。 - 前記属性アンパッカは、
ブランク開始シンボルとブランク終了シンボルとを更に再生し、
1データライン内における前記ストリームクロック信号の前記パルスの数を集計することは、連続するブランク開始シンボル又はブランク終了シンボル間の前記パルスの数を集計することを含む、
ことを特徴とする請求項4に記載の装置。 - コンピュータを、
ストリームデータと、リンククロック信号と、該リンククロック信号とストリームクロック信号との間の関係を示すタイムスタンプとを含むデータストリームを送信側デバイスから通信リンクを介して受け取る手段、
前記データストリームから、一定期間中における前記ストリームクロック信号のパルスの予測数を示す基準値を検出する手段、
前記一定期間中における前記ストリームクロック信号のパルスの数を集計することと、
前記ストリームクロック信号のパルスの集計数と、前記検出された基準値とを比較することと、
前記比較の結果が前記パルスの集計数が前記基準値より低くなることを示す場合は位相ロックループの速度を増加させ、前記比較の結果が前記パルスの集計数が前記基準値を超えることを示す場合は位相ロックループの速度を減少させることと、
を含む、前記データストリームに関連する1又はそれ以上の測定に少なくとも部分的に基づいて前記ストリームクロック信号を調整する手段、
として機能させるためのプログラム。 - 前記コンピュータを、
前記一定期間中における前記ストリームクロック信号の前記パルスの数として、1データライン内における前記パルスの数を集計する手段、
として機能させるための請求項8に記載のプログラム。 - 前記コンピュータを、
ブランク開始シンボル及びブランク終了シンボルを検出する手段として更に機能させ、
前記ストリームクロック信号の前記パルスの数として、連続するブランク開始シンボル又はブランク終了シンボル間の前記パルスの数を集計する手段、
として機能させるための請求項9に記載のプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/083,399 US8611486B2 (en) | 2011-04-08 | 2011-04-08 | Adjustment of clock signals regenerated from a data stream |
US13/083,399 | 2011-04-08 | ||
PCT/US2012/030838 WO2012138515A2 (en) | 2011-04-08 | 2012-03-28 | Adjustment of clock signals regenerated from a data stream |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014516489A JP2014516489A (ja) | 2014-07-10 |
JP2014516489A5 JP2014516489A5 (ja) | 2015-05-14 |
JP6040220B2 true JP6040220B2 (ja) | 2016-12-07 |
Family
ID=46966131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014503686A Active JP6040220B2 (ja) | 2011-04-08 | 2012-03-28 | データストリームから再生したクロック信号の調整 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8611486B2 (ja) |
EP (2) | EP3223431B1 (ja) |
JP (1) | JP6040220B2 (ja) |
KR (1) | KR101889373B1 (ja) |
CN (1) | CN103493424B (ja) |
TW (1) | TWI536255B (ja) |
WO (1) | WO2012138515A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8989277B1 (en) * | 2011-11-03 | 2015-03-24 | Xilinx, Inc. | Reducing artifacts within a video processing system |
US9250646B2 (en) * | 2012-12-19 | 2016-02-02 | Intel Corporation | Clock recovery using remote arrival timestamps |
US20160142343A1 (en) * | 2014-11-13 | 2016-05-19 | Broadcom Corporation | System for Recovery in Channel Bonding |
KR101582171B1 (ko) * | 2014-11-19 | 2016-01-05 | 서울대학교산학협력단 | 직접 디지털 주파수 합성기를 이용한 디스플레이포트 수신단의 비디오 클럭 생성 구조 |
CN110611543B (zh) * | 2018-06-14 | 2021-04-06 | 扬智科技股份有限公司 | 定时恢复的定时锁定识别方法与信号接收电路 |
DE102018220301A1 (de) * | 2018-11-26 | 2020-05-28 | Festo Ag & Co. Kg | Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren |
KR102655530B1 (ko) * | 2019-10-15 | 2024-04-08 | 주식회사 엘엑스세미콘 | 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템 |
KR102415309B1 (ko) * | 2020-06-16 | 2022-07-01 | 에스케이하이닉스 주식회사 | 인터페이스 장치 및 그 동작 방법 |
US11546128B2 (en) | 2020-06-16 | 2023-01-03 | SK Hynix Inc. | Device and computing system including the device |
KR102519480B1 (ko) | 2021-04-01 | 2023-04-10 | 에스케이하이닉스 주식회사 | PCIe 장치 및 이를 포함하는 컴퓨팅 시스템 |
KR102518285B1 (ko) | 2021-04-05 | 2023-04-06 | 에스케이하이닉스 주식회사 | PCIe 인터페이스 및 인터페이스 시스템 |
CN118250786A (zh) * | 2022-12-22 | 2024-06-25 | 华为技术有限公司 | 时钟同步方法、装置、芯片、芯片模组、***及存储介质 |
CN116580680B (zh) * | 2023-07-11 | 2024-02-20 | 苏州华星光电技术有限公司 | 显示面板的驱动方法、亮度补偿装置及显示装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06303254A (ja) * | 1993-04-19 | 1994-10-28 | Matsushita Electric Ind Co Ltd | ソースクロック再生回路 |
US5852630A (en) * | 1997-07-17 | 1998-12-22 | Globespan Semiconductor, Inc. | Method and apparatus for a RADSL transceiver warm start activation procedure with precoding |
JP3540589B2 (ja) * | 1998-02-02 | 2004-07-07 | 株式会社東芝 | クロック逓倍回路 |
JP2005079963A (ja) * | 2003-09-01 | 2005-03-24 | Pioneer Electronic Corp | 映像信号伝送システム及び方法並びに送信装置及び受信装置 |
GB2409383B (en) * | 2003-12-17 | 2006-06-21 | Wolfson Ltd | Clock synchroniser |
US7738617B1 (en) * | 2004-09-29 | 2010-06-15 | Pmc-Sierra, Inc. | Clock and data recovery locking technique for large frequency offsets |
US7499462B2 (en) | 2005-03-15 | 2009-03-03 | Radiospire Networks, Inc. | System, method and apparatus for wireless delivery of content from a generalized content source to a generalized content sink |
TW200731702A (en) * | 2005-07-29 | 2007-08-16 | Koninkl Philips Electronics Nv | Data stream synchronization |
US7995143B2 (en) | 2006-02-10 | 2011-08-09 | Qualcomm Incorporated | Wireless video link synchronization |
US7956856B2 (en) | 2007-02-15 | 2011-06-07 | Parade Technologies, Ltd. | Method and apparatus of generating or reconstructing display streams in video interface systems |
US20090109988A1 (en) | 2007-10-26 | 2009-04-30 | Chowdhary Musunuri | Video Decoder with an Adjustable Video Clock |
US8111799B2 (en) * | 2008-01-03 | 2012-02-07 | Dell Products L.P. | Method, system and apparatus for reducing power consumption at low to midrange resolution settings |
US8391419B2 (en) * | 2008-03-17 | 2013-03-05 | Synaptics, Inc. | Circuit for recovering an output clock from a source clock |
US8135105B2 (en) * | 2008-06-17 | 2012-03-13 | Integraded Device Technologies, Inc. | Circuit for correcting an output clock frequency in a receiving device |
EP2370975B1 (en) * | 2009-01-12 | 2016-09-28 | Rambus Inc. | Clock-forwarding low-power signaling system |
KR101615296B1 (ko) * | 2009-04-14 | 2016-04-25 | 에이티아이 테크놀로지스 유엘씨 | 내포된 클럭 복원 |
JP5241638B2 (ja) * | 2009-07-23 | 2013-07-17 | 川崎マイクロエレクトロニクス株式会社 | 表示制御装置 |
US8861669B2 (en) * | 2009-09-30 | 2014-10-14 | Synaptics Incorporated | Stream clock recovery in high definition multimedia digital system |
US8217689B2 (en) * | 2010-01-19 | 2012-07-10 | Integrated Device Technology, Inc. | Method and circuit for DisplayPort video clock recovery |
US20110193970A1 (en) * | 2010-02-11 | 2011-08-11 | Analogix Semiconductor, Inc. | Reducing Jitter in a Recovered Data Stream Clock of a Video DisplayPort Receiver |
-
2011
- 2011-04-08 US US13/083,399 patent/US8611486B2/en active Active
-
2012
- 2012-03-28 EP EP17158908.8A patent/EP3223431B1/en active Active
- 2012-03-28 JP JP2014503686A patent/JP6040220B2/ja active Active
- 2012-03-28 WO PCT/US2012/030838 patent/WO2012138515A2/en active Application Filing
- 2012-03-28 CN CN201280016798.8A patent/CN103493424B/zh active Active
- 2012-03-28 EP EP12768459.5A patent/EP2695323B1/en active Active
- 2012-03-28 KR KR1020137029645A patent/KR101889373B1/ko not_active Application Discontinuation
- 2012-04-02 TW TW101111755A patent/TWI536255B/zh active
Also Published As
Publication number | Publication date |
---|---|
JP2014516489A (ja) | 2014-07-10 |
KR101889373B1 (ko) | 2018-08-17 |
US20120257699A1 (en) | 2012-10-11 |
EP3223431B1 (en) | 2018-07-25 |
EP2695323A4 (en) | 2014-08-27 |
WO2012138515A3 (en) | 2012-12-06 |
CN103493424A (zh) | 2014-01-01 |
EP2695323A2 (en) | 2014-02-12 |
KR20140048116A (ko) | 2014-04-23 |
CN103493424B (zh) | 2015-09-30 |
EP2695323B1 (en) | 2017-05-10 |
EP3223431A1 (en) | 2017-09-27 |
US8611486B2 (en) | 2013-12-17 |
TWI536255B (zh) | 2016-06-01 |
TW201301124A (zh) | 2013-01-01 |
WO2012138515A2 (en) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6040220B2 (ja) | データストリームから再生したクロック信号の調整 | |
US9292036B2 (en) | Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface | |
EP2420013B1 (en) | Embedded clock recovery | |
CN101354878B (zh) | 接收装置与时钟信号速率的校准方法 | |
EP2544415B1 (en) | Method and system for synchronously transmitting asynchronous data | |
JP2002064788A (ja) | データストリーム処理装置および方法、並びにプログラム格納媒体 | |
TW200842598A (en) | Receiving device and method for calibrating clock signal rate | |
KR101787424B1 (ko) | 패킷화된 통신 네트워크를 통해 통신되는 스트리밍 콘텐츠를 위한 클럭 복원 메커니즘 | |
US9578319B2 (en) | Transmission variable delay and jitter indication | |
US8483320B2 (en) | Data recovery apparatus and method by using over-sampling | |
US8832338B2 (en) | Mechanism for facilitating dynamic timestamp-less clock generation for transmitting media streams over shared channels | |
US11841740B2 (en) | DP-out adapter and associated control method | |
WO2023044925A1 (zh) | 时间码同步方法、装置、摄像装置和计算机可读存储介质 | |
JP2014068102A (ja) | タイムコード同期装置、及びタイムコード同期方法 | |
KR100684564B1 (ko) | 프레임 동기화 방법, 장치 및 이를 위한 기록매체 | |
CN102655502A (zh) | 一种基于精确小数分频适应任意数据码流的数据***方法 | |
JPH1051430A (ja) | 送信装置 | |
JP2011114565A (ja) | ビデオ受信装置及びビデオ表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160113 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6040220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |