JP6034078B2 - プリモールドリードフレームの製造方法、および、半導体装置の製造方法 - Google Patents

プリモールドリードフレームの製造方法、および、半導体装置の製造方法 Download PDF

Info

Publication number
JP6034078B2
JP6034078B2 JP2012154442A JP2012154442A JP6034078B2 JP 6034078 B2 JP6034078 B2 JP 6034078B2 JP 2012154442 A JP2012154442 A JP 2012154442A JP 2012154442 A JP2012154442 A JP 2012154442A JP 6034078 B2 JP6034078 B2 JP 6034078B2
Authority
JP
Japan
Prior art keywords
resin
lead frame
mold
hole
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012154442A
Other languages
English (en)
Other versions
JP2014017390A (ja
Inventor
昌範 前川
昌範 前川
和夫 成田
和夫 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2012154442A priority Critical patent/JP6034078B2/ja
Publication of JP2014017390A publication Critical patent/JP2014017390A/ja
Application granted granted Critical
Publication of JP6034078B2 publication Critical patent/JP6034078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置を実装するためのリードフレームに関する。
従来から、薄型の樹脂パッケージの製造方法が提案されている。例えば特許文献1には、支持体の絶縁性基板がパッケージの全体に一体となった構造を有し、かつ、その厚みが絶縁性基板で決定されている表面実装型パッケージが開示されている。このような構成により、小型で薄型の表面実装型パッケージを実現している。
また特許文献2には、ワークに導体パターンの板厚相当の基板凹部を形成し、この基板凹部を樹脂封止してから基板凸部どうしを接続する基板薄肉部をエッチングにより除去することにより、浮島状の導体パターンが任意の板厚範囲で封止された回路基板が開示されている。
特開2011−249419号公報 特開2008−21696号公報
しかしながら、特許文献1、2のように、トランスファ成形によりリードフレームに樹脂を成形する場合、樹脂成形後にランナ/ゲートの部位に成形された不要な樹脂を除去するディゲート工程(ゲートブレイク)が必要となる。そして、このディゲート工程において、樹脂の欠けやリードフレームからの樹脂が剥離(界面剥離)する場合がある。このような場合には、特に特許文献1、2のような薄型の成形品の品質に影響を与えるおそれがある。
そこで本発明は、樹脂成形後のゲートブレイクの際に剥離させることのない高品質なリードフレーム、プリモールドリードフレーム、および、半導体装置を提供する。また、高品質なプリモールドリードフレームおよび半導体装置の製造方法を提供する。
本発明の側面としてのプリモールドリードフレームの製造方法は、金型でリードフレームをクランプしながら樹脂を充填するプリモールドリードフレームの製造方法であって、記樹脂が充填される抜き部、該抜き部に該樹脂を注入するための前記金型のゲートと接続する位置に設けられる第1の孔部、該第1の孔部から前記樹脂を前記抜き部に導くための第1のハーフエッチング部、および、該抜き部に該樹脂を注入する際に該抜き部からエアを排出するための該金型のエアベントと接続する位置に設けられる第2の孔部、前記抜き部から前記樹脂を前記第2の孔部に導くための第2のハーフエッチング部、をするリードフレームを用意するステップと、前記金型を用いて、前記ゲートと前記第1の孔部、および、前記エアベントと前記第2の孔部が合わさるように、前記リードフレームをクランプするステップと、前記金型で前記リードフレームをクランプしながら、前記第1の孔部、前記第1のハーフエッチング部、前記抜き部前記第2のハーフエッチング部、および、前記第2の孔部の順に前記樹脂を充填するステップとを有する。
本発明の他の側面としての半導体装置の製造方法は、半導体装置の製造方法であって、1の樹脂が充填される抜き部、該抜き部に該第1の樹脂を注入するための第1の金型のゲートと接続する位置に設けられる第1の孔部、該第1の孔部から前記第1の樹脂を前記抜き部に導くための第1のハーフエッチング部、および、該抜き部に該第1の樹脂を注入する際に該抜き部からエアを排出するための該第1の金型のエアベントと接続する位置に設けられる第2の孔部、前記抜き部から前記第1の樹脂を前記第2の孔部に導くための第2のハーフエッチング部、をするリードフレームを用意するステップと、前記第1の金型を用いて、前記ゲートと前記第1の孔部、および、前記エアベントと前記第2の孔部が合わさるように、前記リードフレームをクランプするステップと、前記第1の金型で前記リードフレームをクランプしながら、前記第1の孔部、前記第1のハーフエッチング部、前記抜き部前記第2のハーフエッチング部、および、前記第2の孔部の順に前記第1の樹脂を充填するステップと、前記リードフレームの上に半導体チップを実装するステップと、第2の金型を用いて前記リードフレームをクランプするステップと、前記第2の金型で前記リードフレームをクランプしながら、第2の樹脂により前記半導体チップを封止するステップとを有する。
本発明の他の目的及び特徴は、以下の実施例において説明される。
本発明によれば、樹脂成形後のゲートブレイクの際に生じる不具合を低減して高品質なリードフレーム、プリモールドリードフレーム、および、半導体装置を提供することができる。また、高品質なプリモールドリードフレームおよび半導体装置の製造方法を提供することができる。
実施例1におけるリードフレームの表面の全体構成図である。 実施例1におけるリードフレームの裏面の全体構成図である。 実施例1における樹脂成形工程(一次成形工程)を示す図である。 実施例1における樹脂成形後(一次成形後)のリードフレームの裏面の全体構成図である。 実施例1における樹脂成形工程(二次成形工程)を示す図である。 実施例2における樹脂成形工程を示す図である。 実施例2の別形態における樹脂成形工程を示す図である。
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
図1乃至図5を参照して、本発明の実施例1について説明する。まず、図1及び図2を参照して、本実施例におけるリードフレームの構成について説明する。図1は、本実施例におけるリードフレーム10の表面の全体構成図である。図2は、リードフレーム10の裏面の全体構成図である。
本実施例のリードフレーム10は、複数の半導体チップを実装可能な基板及び最終製品である半導体装置(半導体パッケージ)を製造するために用いられる。本実施例は、QFNパッケージ(Quad Flat Non−leaded Package)等のMAPパッケージ(Molded Array Packaging)に広く適用可能である。また本実施例は、信号処理ICチップやLEDチップ等の半導体チップに広く適用可能である。
リードフレーム10は、例えば、銅系フレーム材の表面に、ニッケル、パラジウム、銀、又は、金などのメッキ層(例えばNi−Agメッキ)を形成して構成される。リードフレーム10の厚さは、例えば0.5mmであるが、板厚0.2mmや0.3mm程度のリードフレームを用いてもよい。リードフレーム10上には複数の半導体チップが実装され、樹脂封止後にリードフレーム10をダイシング(切断)することにより、複数の半導体装置が完成する。
図1に示されるように、本実施例のリードフレーム10は、複数の(例えば縦5個、横4個の合計20個の)単位要素(半導体チップ実装領域15)を備えて構成されており、1つのリードフレーム10から合計20個の半導体装置が製造される。ただし1つのリードフレーム10に設けられる単位要素はこれに限定されるものではない。リードフレーム10の半導体チップ実装領域15の周囲には、リードフレーム10の表面と裏面との間を貫通する抜き部16が形成されている。抜き部16には、後述ように、樹脂(第1の樹脂、一次成形樹脂)が充填される。リードフレーム10において、隣接する半導体チップ実装領域15の間は、吊りピン15a、15bを用いて互いに接続されている。
図1及び図2に示されるように、本実施例のリードフレーム10には、後述の金型(一次成形用の金型)のゲートに対応する位置において、リードフレーム10の表面と裏面を貫通した抜き部11が形成されている。また、図2に示されるように、金型のゲートに対応する位置において、リードフレーム10の裏面にはハーフエッチング部12(第1のハーフエッチング部)が形成されている。ハーフエッチング部12は、リードフレーム10の裏面(リードフレーム10の面のうち金型のゲートが配置される側の面とは反対側の面)を凹むように形成された段差部である。金型のゲートに対応する位置においてハーフエッチング部12を設けることにより、後述のゲートブレイク時(ディゲート時)に、樹脂(樹脂パッケージ)の欠けやリードフレーム10からの樹脂の剥離(界面剥離)等の不具合を低減することができる。
同様に、本実施例のリードフレーム10には、金型のエアベントに対応する位置において、リードフレーム10の表面と裏面を貫通した抜け部17が形成されている。また、金型(一次成形用の金型)のエアベントに対応する位置において、リードフレーム10の裏面には、ハーフエッチング部18(第2のハーフエッチング部)が形成されている。ハーフエッチング部18は、リードフレーム10の裏面を凹むように形成された段差部である。金型のエアベントに対応する位置にもハーフエッチング部18を設けることにより、ゲートブレイク時に、樹脂(樹脂パッケージ)の欠けやリードフレーム10からの樹脂の剥離(界面剥離)等の不具合を低減することができる。
なお、本実施例において、エアベント側に形成されたハーフエッチング部18は、ゲート側に形成されたハーフエッチング部12との対称性を考慮して設けることが反り防止などの観点から好ましい。しかしながら、ハーフエッチング部18を設けることは必須ではない。
また、本実施例のリードフレーム10の裏面には、ハーフエッチング部12よりも内側で、かつ、後述の第2の金型(二次成形用の金型)のゲートに対応する位置に設けられたハーフエッチング部13(第3のハーフエッチング部)が形成されている。同様に、リードフレーム10の裏面には、ハーフエッチング部18よりも内側で、かつ、第2の金型のエアベントに対応する位置に設けられたハーフエッチング部19(第4のハーフエッチング部)が形成されている。
また、リードフレーム10には、複数の半導体チップ実装領域15の周囲において、リードフレーム10の表面と裏面を貫通する複数のダミーパターン部14が設けられている。ハーフエッチング部12から注入された樹脂20(第1の樹脂)がダミーパターン部14を介して抜き部16を充填するように、ハーフエッチング部12(及び、ハーフエッチング部13)とダミーパターン部14とは互いに繋がっている。同様に、樹脂20がダミーパターン部14を介してエアベント側に移動するように、ダミーパターン部14とハーフエッチング部18(及び、ハーフエッチング部19)とは互いに繋がっている。
続いて、図3を参照して、本実施例におけるリードフレーム10の樹脂成形工程(一次成形工程)について説明する。図3は、図1中の線A−Aに沿った断面図であり、本実施例における樹脂成形工程(一次成形工程)を示す。図3(a)は、金型でリードフレーム10をクランプした状態であり、樹脂成形前の状態を示す。図3(b)は、金型でリードフレーム10をクランプした状態であり、樹脂成形後の状態を示す。図3(c)は樹脂成形後のリードフレーム10を金型から取り外した状態(ゲートブレイク前の状態)を示す。図3(d)は、ゲート樹脂を除去した後のリードフレーム10の状態(ゲートブレイク後の状態)を示す。なお本実施例において、一次成形後のリードフレーム10をプリモールドリードフレームという。
図3(a)に示されるように、本実施例において、金型(第1の金型)は上金型50(一方金型)と下金型60(他方金型)を備えて構成される。樹脂封止時(樹脂モールド時)において、リードフレーム10は下金型60の凹部の上に載置される。そして上金型50は、リードフレーム10を上面側(一方面側)から押さえ付ける。また下金型60は、リードフレーム10を下面側(他方面側)から押さえ付ける。
また、上金型50には、ランナ54及びゲート55が設けられている。樹脂封止時には、上金型50と下金型60とでリードフレーム10をクランプする(挟む)。そして、樹脂タブレット(不図示)を溶融し、この溶融樹脂(樹脂20)を、ランナ54及びゲート55を介して、リードフレーム10の抜き部11及びハーフエッチング部12の内部に充填し、更にリードフレーム10の抜き部16の内部に充填していく。その後、樹脂20(第1の樹脂)は抜き部16を介して、ハーフエッチング部18及び抜き部17に到達する。このようにして、図3(b)に示されるように、リードフレーム10の抜き部11、16、17、ハーフエッチング部12、13、18、19、及び、ダミーパターン部14の内部に、樹脂20(一次成形樹脂)が充填される。本実施例では、樹脂20が充填されることにより、リードフレーム10と樹脂20とにより表面及び裏面の両方が平坦な、凹凸のない成形品(プリモールドリードフレーム)が得られる。
樹脂タブレットは、熱硬化性樹脂等をタブレット(円柱)状に成形したものである。樹脂封止時には、下金型60のポット(不図示)を予熱し、その中に樹脂タブレットを投入して溶融させる。そして、トランスファ機構(不図示)によってポットに沿って上下に摺動可能に構成されたプランジャ(不図示)を上動させて溶融した樹脂20を圧送することにより、上金型50と下金型60との間(すなわち、リードフレーム10の抜き部及びハーフエッチング部)が樹脂20で充填される。なお、樹脂タブレットに代えて液状の熱硬化性樹脂をディスペンサ(不図示)で供給することもできる。また、粒状、顆粒状やゲル状の樹脂を用いることもできる。
プランジャによって樹脂が圧送されることにより、溶融樹脂は、ランナ54及びゲート55を介して、ゲート55に対応する位置に設けられた抜き部11及びハーフエッチング部12に充填され、その後、ゲート55に近い側からゲート55から遠い側(エアベントに近い側)に向けて抜き部16に供給されていく。このようにして、樹脂タブレットが溶融して樹脂20となり、上金型50と下金型60との間の空間(リードフレーム10に形成された抜き部及びハーフエッチング部)に注入される。
樹脂充填後、樹脂20を硬化させるために所定時間だけ待機してから上金型50及び下金型60を型開きすると、図3(c)に示されるような成形品が得られる。この段階では、上金型50のランナ54及びゲート55に対応する位置には、余分な樹脂(樹脂ランナ20a)が残っている。このため、樹脂ランナ20aを除去する(ゲートブレイク、すなわちディゲートを行う)。本実施例では、ゲート55に対応する位置において、リードフレーム10にはハーフエッチング部12が設けられている。このため、ゲートブレイク時に、樹脂ランナ20aをリードフレーム10から剥離させることで、樹脂ランナ20aに連結する抜き部11に対してリードフレーム10から剥離するような力が加わったときにも、ハーフエッチング部12の上方のリードフレーム10によってこの力が遮られる。従って、製品となる領域にはディゲートによる力がかからず、樹脂20の欠けやリードフレーム10からの樹脂20の剥離(界面剥離)等の不具合を低減することができる。
また、上金型50のエアベントに対応する位置にも、余分な樹脂が残っている。本実施例では、エアベントに対応する位置において、リードフレーム10にはハーフエッチング部18が設けられている。このため、エアベント側に樹脂20を流し込むことで未充填を防止するようなときに余分な樹脂を除去する場合にも、樹脂の欠けや界面剥離等の不具合を低減することが可能である。
これらの余分な樹脂(樹脂ランナ20a、及び、エアベントの樹脂)を除去すると、図3(d)に示されるように、抜き部及びハーフエッチング部に樹脂20が充填されたリードフレーム(樹脂成形品)が得られる。ハーフエッチング部12、13の位置は、最終製品である半導体装置として使用される領域(図3(d)中の製品エリア)の外側に位置している。この樹脂成形品の搬出後に金型のパーティング面等をクリーニングして、1回の樹脂成形工程(一次成形工程)が終了する。
図4は、樹脂成形後(一次成形後)のリードフレーム10の裏面の全体構成図である。図3(a)〜(d)を参照して説明した一次成形工程が終了すると、図4に示されるように、リードフレーム10の裏面において、各抜き部と各ハーフエッチング部の内部に樹脂20が充填されることにより、各抜き部と各ハーフエッチング部は一体化する。
続いて、図5を参照して、本実施例におけるリードフレーム10の二次成形工程について説明する。図5は、図1中の線A−Aに沿った断面図であり、本実施例における二次成形工程を示す。図5(a)は、金型(第2の金型)でリードフレーム10(半導体チップ40を実装した樹脂成形品)をクランプした状態であり、二次成形前の状態を示す。図5(b)は、金型でリードフレーム10をクランプした状態であり、二次成形後の状態を示す。図5(c)は二次成形後の樹脂成形品を金型から取り外した状態(ゲートブレイク前の状態)を示す。図5(d)は、ゲート樹脂を除去した後の樹脂成形品の状態(ゲートブレイク後の状態)を示す。
図5(a)に示されるように、本実施例において、第2の金型は上金型70(一方金型)と下金型80(他方金型)を備えて構成される。上金型70には、半導体チップ40を封止するための第2の樹脂(二次成形樹脂)が充填されるキャビティ部72が形成されている。本実施例において、一次成形後のリードフレーム10には複数の半導体チップ40が実装されている。各々の半導体チップ40は、ボンディングワイヤ45を用いてリードフレーム10と電気的に接続されている。ボンディングワイヤ43は、例えば金ワイヤであるが、これに限定されるものではない。また、半導体チップ40をリードフレーム10上にフリップチップ実装してもよい。この場合には、ボンディングワイヤ45は不要である。
二次成形時において、一次成形後のリードフレーム10は、下金型80の凹部の上に載置される。二次成形時には、上金型70と下金型80とでリードフレーム10をクランプする(挟む)。具体的には、上金型70は、リードフレーム10を上面側(一方面側)から押さえ付ける。また下金型60は、リードフレーム10を下面側(他方面側)から押さえ付ける。
一次成形の場合と同様に、上金型70には、ランナ74及びゲート75が設けられている。そして図5(b)に示されるように、第2の樹脂30(二次成形樹脂)を、ランナ74及びゲート75を介して、上金型70のキャビティ部72の内部に充填していき、半導体チップ40を封止する。このように、本実施例では、上金型70及び下金型80を用いて一次成形後のリードフレーム10を両面からクランプし、トランスファ成形により第2の樹脂30を流し込んで硬化させる。
図5(a)、(b)に示されるように、リードフレーム10のハーフエッチング部12は、第2の樹脂30で半導体チップ40を封止するために用いられる第2の金型のゲート75の位置よりも外側に配置されている。同様に、ハーフエッチング部18は、第2の樹脂30を注入するにエアを排出するための第2の金型のエアベント(不図示)の位置よりも外側に配置されている。このため、リードフレーム10において一次成形の金型(上金型50a)のゲート55a付近に樹脂20が残っていたとしても、キャビティ部72の外側に配置され、キャビティ部72の縁を跨ぐことがなく、フラッシュを防止し金型によるクランプを確実に行うことができる。従って、第2の樹脂30は、フラッシュを防止すると共にスムーズに、ランナ74及びゲート75を介してキャビティ部72の内部に注入される。
樹脂充填後、第2の樹脂30を硬化させるために所定時間だけ待機してから上金型70及び下金型80の型閉状態を開放すると、図5(c)に示されるような成形品(半導体装置)が得られる。この段階では、上金型70のランナ74及びゲート75に対応する位置には、余分な樹脂(ゲート樹脂30a)が残っている。このため、ゲート樹脂30aを除去する(ゲートブレイクを行う)必要がある。
本実施例のリードフレーム10には、ハーフエッチング部12(第1のハーフエッチング部)よりも内側で、かつ、第2の金型(上金型70)のゲート75に対応する位置において、ハーフエッチング部13(第3のハーフエッチング部)が形成されている。このため、ゲートブレイク時に、第2の樹脂30の欠けやリードフレーム10(または樹脂20)からの第2の樹脂30の剥離(界面剥離)等の不具合を低減することができる。
また、上金型70のエアベントに対応する位置にも、余分な樹脂が残っている。このため、本実施例のリードフレーム10には、ハーフエッチング部18(第2のハーフエッチング部)よりも内側で、かつ、第2の金型(上金型70)のエアベントに対応する位置において、ハーフエッチング部19(第4のハーフエッチング部)が形成されている。このため、エアベントの余分な樹脂を除去する場合にも、第2の樹脂30の欠けや界面剥離等の不具合を低減することが可能である。
このような余分な樹脂(ゲート樹脂30a、及び、エアベントの樹脂)を除去すると、図5(d)に示されるような樹脂成形品(半導体装置)が得られる。なお、図5(d)中の点線Bに沿ってダイシングすることにより、最終製品である半導体装置が得られる。この樹脂成形品の搬出後に第2の金型のパーティング面等をクリーニングして、1回の二次成形工程が終了する。
以上のとおり、本実施例によれば、ゲートブレイク時に、樹脂(樹脂パッケージ)の欠けやリードフレームからの樹脂の剥離(界面剥離)等の不具合を低減させたリードフレーム及び半導体装置、並びに、それらの製造方法を提供することができる。
なお、本実施例では一次成形と二次成形時の金型のゲートはともに同一面側に配置されるが、これに限定されるものではなく、これらの金型を互いに異なる面側に配置するようにしてもよい。この場合、第3のハーフエッチング部及び第4のハーフエッチング部をリードフレームの表面側に設けてもよい。
次に、図6及び図7を参照して、本発明の実施例2について説明する。本実施例は、例えば、リードフレームを使用した極薄パッケージの製造に適して用いられる。一例として、同図に示されるように、アウターリードがパッケージ側面に延出しないパッケージの製造に適して用いられる。このため、その他の構成例としてQFN(Quad Flatpack No Lead)パッケージに用いることも可能である。
図6は、本実施例における樹脂成形工程を示す平面図及び断面図である。図6(a)は半導体チップ実装後であって樹脂成形前のリードフレームの状態、図6(b)は金型を用いて樹脂成形を行ったリードフレームの状態、図6(c)は樹脂成形後であって金型から取り外したリードフレームの状態のそれぞれを示している。
図6(a)に示されるように、本実施例のリードフレーム10aは、樹脂成形時に半導体チップ40aを保持するため、PIテープ90(ポリイミドテープ)の上に貼付されている。半導体チップ40aは、その裏面においてPIテープ90上に貼付されており、また、ボンディングワイヤ45aによりリードフレーム10aの所定の部位と電気的に接続されている。
図6(a)、(b)に示されるように、金型(上金型50a)のゲート55aに対応する位置において、リードフレーム10aの表面と裏面を貫通した抜け部11aが形成されている。また、金型のゲート55aに対応する位置(図6(b)の中央側)において、リードフレーム10aの裏面にはハーフエッチング部12a(第1のハーフエッチング部)が形成されている。金型のゲート55aに対応する位置においてハーフエッチング部12aを設けることにより、ゲート55aに充填された余分な樹脂を除去する際(ゲートブレイク時)に、樹脂21の欠けやリードフレーム10aからの樹脂21の剥離(界面剥離)等の不具合を低減することができる。
同様に、金型のエアベント(不図示)に対応する位置(図6(b)の左右両端側)において、リードフレーム10aの裏面にはハーフエッチング部18a(第2のハーフエッチング部)が形成されている。金型のエアベントに対応する位置においてハーフエッチング部18aを設けることにより、エアベントに充填された余分な樹脂を除去する際に、樹脂21の欠けやリードフレーム10aからの樹脂21の剥離(界面剥離)等の不具合を低減することができる。
続いて図6(c)に示されるように、樹脂封止後に破線に沿って切断(ダイシング)することにより、複数の半導体装置が個片化される。本実施例によれば高品質な薄型の半導体装置が得られるため、更に、このような構造を有する各種の半導体装置をスタックして積層型の半導体装置を製造する場合に、本実施例は特に効果的である。
すなわち、リードフレーム10aにおけるボンディングワイヤ45aが接続された半導体チップ40aの両側の部分は、樹脂封止さ後において半導体チップ40aの一面を露出した状態で封止することができるため、放熱板等を接続して放熱性を向上させることもできる。ただし、本実施例の方法により得られた半導体装置を単体で用いてもよい。
図7は、本実施例の別形態における樹脂成形工程を示す平面図である。図7(a)は半導体チップ実装後であって樹脂成形前のリードフレームの状態、図7(b)は金型を用いて樹脂成形を行ったリードフレームの状態、図7(c)は樹脂成形後であって金型から取り外したリードフレームの状態をそれぞれ示している。
図7(a)に示されるように、半導体チップ40bはリードフレーム10bの上にフリップチップ実装されている。なお、図6の場合と同様に、リードフレーム10bはPIテープの上に貼付されている。また、図7(a)、(b)に示されるように、金型(上金型50b)のゲート55bに対応する位置において、リードフレーム10bの表面と裏面を貫通した抜け部11bが形成されている。また、金型のゲート55bに対応する位置(図7(b)の下側)において、リードフレーム10bの裏面にはハーフエッチング部12b(第1のハーフエッチング部)が形成されている。金型のゲート55bに対応する位置においてハーフエッチング部12bを設けることにより、ゲート55bに充填された余分な樹脂を除去する際(ゲートブレイク時)に、樹脂22の欠けやリードフレーム10bからの樹脂22の剥離(界面剥離)等の不具合を低減することができる。
同様に、金型のエアベント(不図示)に対応する位置(図7(b)の上側)において、リードフレーム10bの裏面にはハーフエッチング部18b(第2のハーフエッチング部)が形成されている。金型のエアベントに対応する位置においてハーフエッチング部18bを設けることにより、エアベントに充填された余分な樹脂を除去する際に、樹脂22の欠けやリードフレーム10bからの樹脂22の剥離(界面剥離)等の不具合を低減することができる。
続いて図7(c)に示されるように、樹脂封止後に破線に沿って切断(ダイシング)することにより、複数の半導体装置が個片化される。
上記各実施例によれば、樹脂成形後のゲートブレイクの際に生じる不具合を低減して高品質なリードフレーム、プリモールドリードフレーム、および、半導体装置を提供することができる。また、高品質なプリモールドリードフレームおよび半導体装置の製造方法を提供することができる。
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。
10 リードフレーム
11、16、17 抜き部
12 ハーフエッチング部(第1のハーフエッチング部)
13 ハーフエッチング部(第3のハーフエッチング部)
15 半導体チップ実装領域
15a、15b 吊りピン
18 ハーフエッチング部(第2のハーフエッチング部)
19 ハーフエッチング部(第4のハーフエッチング部)
20 樹脂(一次成形樹脂)
30 樹脂(二次成形樹脂)
40 半導体チップ
50 上金型(一次成形用の上金型)
60 下金型(一次成形用の下金型)
70 上金型(二次成形用の上金型)
80 下金型(二次成形用の下金型)
90 PIテープ

Claims (9)

  1. 金型でリードフレームをクランプしながら樹脂を充填するプリモールドリードフレームの製造方法であって、
    記樹脂が充填される抜き部、該抜き部に該樹脂を注入するための前記金型のゲートと接続する位置に設けられる第1の孔部、該第1の孔部から前記樹脂を前記抜き部に導くための第1のハーフエッチング部、および、該抜き部に該樹脂を注入する際に該抜き部からエアを排出するための該金型のエアベントと接続する位置に設けられる第2の孔部、前記抜き部から前記樹脂を前記第2の孔部に導くための第2のハーフエッチング部、をするリードフレームを用意するステップと、
    前記金型を用いて、前記ゲートと前記第1の孔部、および、前記エアベントと前記第2の孔部が合わさるように、前記リードフレームをクランプするステップと、
    前記金型で前記リードフレームをクランプしながら、前記第1の孔部、前記第1のハーフエッチング部、前記抜き部前記第2のハーフエッチング部、および、前記第2の孔部の順に前記樹脂を充填するステップと、を有することを特徴とするプリモールドリードフレームの製造方法。
  2. 前記金型を型開きして前記樹脂と前記リードフレームとで成形される成形品を取り出すステップと、
    前記リードフレームの表面において前記金型のランナおよび前記金型のエアベントに対応する位置に残る余分な樹脂を除去するステップと、
    を有することを特徴とする請求項1に記載のプリモールドリードフレームの製造方法。
  3. 前記第1のハーフエッチング部及び前記第2のハーフエッチング部は、前記リードフレームの面のうち前記金型のゲートが配置される側の面とは反対側の面に形成されていることを特徴とする請求項1または2に記載のプリモールドリードフレームの製造方法
  4. 前記リードフレームは、
    前記第1のハーフエッチング部よりも内側で、かつ、第2の樹脂で半導体チップを封止するために用いられる第2の金型のゲートに対応する位置に設けられた第3のハーフエッチング部と、
    前記第2のハーフエッチング部よりも内側で、かつ、前記第2の金型のエアベントに対応する位置に設けられた第4のハーフエッチング部と、を更に有することを特徴とする請求項1乃至3のいずれか1項に記載のプリモールドリードフレームの製造方法
  5. 前記リードフレームは、
    前記リードフレームの半導体チップ実装領域の周囲に設けられたダミーパターン部を更に有し、
    前記第1のハーフエッチング部から注入された前記樹脂が前記ダミーパターン部を介して前記抜き部を充填するように、前記第1のハーフエッチング部と前記ダミーパターン部とは互いに繋がっていることを特徴とする請求項1乃至4のいずれか1項に記載のプリモールドリードフレームの製造方法
  6. 半導体装置の製造方法であって、
    1の樹脂が充填される抜き部、該抜き部に該第1の樹脂を注入するための第1の金型のゲートと接続する位置に設けられる第1の孔部、該第1の孔部から前記第1の樹脂を前記抜き部に導くための第1のハーフエッチング部、および、該抜き部に該第1の樹脂を注入する際に該抜き部からエアを排出するための該第1の金型のエアベントと接続する位置に設けられる第2の孔部、前記抜き部から前記第1の樹脂を前記第2の孔部に導くための第2のハーフエッチング部、をするリードフレームを用意するステップと、
    前記第1の金型を用いて、前記ゲートと前記第1の孔部、および、前記エアベントと前記第2の孔部が合わさるように、前記リードフレームをクランプするステップと、
    前記第1の金型で前記リードフレームをクランプしながら、前記第1の孔部、前記第1のハーフエッチング部、前記抜き部前記第2のハーフエッチング部、および、前記第2の孔部の順に前記第1の樹脂を充填するステップと、
    前記リードフレームの上に半導体チップを実装するステップと、
    第2の金型を用いて前記リードフレームをクランプするステップと、
    前記第2の金型で前記リードフレームをクランプしながら、第2の樹脂により前記半導体チップを封止するステップと、を有することを特徴とする半導体装置の製造方法。
  7. 前記第1の金型を型開きして前記第1の樹脂と前記リードフレームとで成形される成形品を取り出すステップと、
    前記リードフレームの表面において前記第1の金型のランナおよび前記第1の金型のエアベントに対応する位置に残る余分な樹脂を除去するステップと、
    を有することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記リードフレームは、
    前記第1のハーフエッチング部よりも内側で、かつ、前記第2の樹脂で前記半導体チップを封止するために用いられる前記第2の金型のゲートに対応する位置に設けられた第3のハーフエッチング部と、
    前記第2のハーフエッチング部よりも内側で、かつ、前記第2の金型のエアベントに対応する位置に設けられた第4のハーフエッチング部と、を更に有することを特徴とする請求項6または7に記載の半導体装置の製造方法。
  9. 前記第2の金型を用いて前記リードフレームをクランプするステップは、
    前記第1のハーフエッチング部前記第2の樹脂で前記半導体チップを封止するために用いられる前記第2の金型のゲートの位置よりも外側に位置し、
    前記第2のハーフエッチング部、前記第2の樹脂を注入するにエアを排出するための前記第2の金型のエアベントの位置よりも外側に位置するようにクランプすることを特徴とする請求項6乃至のいずれか1項に記載の半導体装置の製造方法。
JP2012154442A 2012-07-10 2012-07-10 プリモールドリードフレームの製造方法、および、半導体装置の製造方法 Active JP6034078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012154442A JP6034078B2 (ja) 2012-07-10 2012-07-10 プリモールドリードフレームの製造方法、および、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012154442A JP6034078B2 (ja) 2012-07-10 2012-07-10 プリモールドリードフレームの製造方法、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014017390A JP2014017390A (ja) 2014-01-30
JP6034078B2 true JP6034078B2 (ja) 2016-11-30

Family

ID=50111825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012154442A Active JP6034078B2 (ja) 2012-07-10 2012-07-10 プリモールドリードフレームの製造方法、および、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6034078B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244347B (zh) * 2014-07-07 2018-09-11 万国半导体股份有限公司 一种嵌入式封装及封装方法
JP6607571B2 (ja) * 2016-07-28 2019-11-20 株式会社東海理化電機製作所 半導体装置の製造方法
JP6986539B2 (ja) 2019-11-25 2021-12-22 Towa株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205135B2 (ja) * 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
JP2011077092A (ja) * 2009-09-29 2011-04-14 New Japan Radio Co Ltd リードフレームおよびそれを用いた半導体装置の製造方法
JP5554691B2 (ja) * 2010-11-26 2014-07-23 アピックヤマダ株式会社 Ledチップ実装用基板の金型、及び、ledチップ実装用基板の製造方法

Also Published As

Publication number Publication date
JP2014017390A (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
JP5479247B2 (ja) 半導体装置の製造方法
CN102931161A (zh) 半导体封装件及其制造方法
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP2912134B2 (ja) 半導体装置
JP6231459B2 (ja) 半導体デバイスの製造方法
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
JP4202632B2 (ja) 一括封止型半導体パッケージの樹脂封止構造およびその製造装置
JP5684631B2 (ja) Ledパッケージ用基板
JP5923293B2 (ja) モールド金型
JP2011040625A (ja) 半導体装置の製造方法
JP4730830B2 (ja) 半導体デバイスの製造方法
JP5684632B2 (ja) Ledパッケージ用基板の製造方法
US8273445B2 (en) Reinforced assembly carrier
JPH1187433A (ja) 半導体装置およびその製造方法
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
JP2011014606A (ja) 半導体装置の製造方法
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
JP6554699B2 (ja) 中空パッケージの製造方法及び中空パッケージ
JP2015173170A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
JPH10209330A (ja) Bga型中空半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161027

R150 Certificate of patent or registration of utility model

Ref document number: 6034078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250