JP6034078B2 - プリモールドリードフレームの製造方法、および、半導体装置の製造方法 - Google Patents
プリモールドリードフレームの製造方法、および、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6034078B2 JP6034078B2 JP2012154442A JP2012154442A JP6034078B2 JP 6034078 B2 JP6034078 B2 JP 6034078B2 JP 2012154442 A JP2012154442 A JP 2012154442A JP 2012154442 A JP2012154442 A JP 2012154442A JP 6034078 B2 JP6034078 B2 JP 6034078B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- mold
- hole
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
11、16、17 抜き部
12 ハーフエッチング部(第1のハーフエッチング部)
13 ハーフエッチング部(第3のハーフエッチング部)
15 半導体チップ実装領域
15a、15b 吊りピン
18 ハーフエッチング部(第2のハーフエッチング部)
19 ハーフエッチング部(第4のハーフエッチング部)
20 樹脂(一次成形樹脂)
30 樹脂(二次成形樹脂)
40 半導体チップ
50 上金型(一次成形用の上金型)
60 下金型(一次成形用の下金型)
70 上金型(二次成形用の上金型)
80 下金型(二次成形用の下金型)
90 PIテープ
Claims (9)
- 金型でリードフレームをクランプしながら樹脂を充填するプリモールドリードフレームの製造方法であって、
前記樹脂が充填される抜き部、該抜き部に該樹脂を注入するための前記金型のゲートと接続する位置に設けられる第1の孔部、該第1の孔部から前記樹脂を前記抜き部に導くための第1のハーフエッチング部、および、該抜き部に該樹脂を注入する際に該抜き部からエアを排出するための該金型のエアベントと接続する位置に設けられる第2の孔部、前記抜き部から前記樹脂を前記第2の孔部に導くための第2のハーフエッチング部、を有するリードフレームを用意するステップと、
前記金型を用いて、前記ゲートと前記第1の孔部、および、前記エアベントと前記第2の孔部が合わさるように、前記リードフレームをクランプするステップと、
前記金型で前記リードフレームをクランプしながら、前記第1の孔部、前記第1のハーフエッチング部、前記抜き部、前記第2のハーフエッチング部、および、前記第2の孔部の順に前記樹脂を充填するステップと、を有することを特徴とするプリモールドリードフレームの製造方法。 - 前記金型を型開きして前記樹脂と前記リードフレームとで成形される成形品を取り出すステップと、
前記リードフレームの表面において前記金型のランナおよび前記金型のエアベントに対応する位置に残る余分な樹脂を除去するステップと、
を有することを特徴とする請求項1に記載のプリモールドリードフレームの製造方法。 - 前記第1のハーフエッチング部及び前記第2のハーフエッチング部は、前記リードフレームの面のうち前記金型のゲートが配置される側の面とは反対側の面に形成されていることを特徴とする請求項1または2に記載のプリモールドリードフレームの製造方法。
- 前記リードフレームは、
前記第1のハーフエッチング部よりも内側で、かつ、第2の樹脂で半導体チップを封止するために用いられる第2の金型のゲートに対応する位置に設けられた第3のハーフエッチング部と、
前記第2のハーフエッチング部よりも内側で、かつ、前記第2の金型のエアベントに対応する位置に設けられた第4のハーフエッチング部と、を更に有することを特徴とする請求項1乃至3のいずれか1項に記載のプリモールドリードフレームの製造方法。 - 前記リードフレームは、
前記リードフレームの半導体チップ実装領域の周囲に設けられたダミーパターン部、を更に有し、
前記第1のハーフエッチング部から注入された前記樹脂が前記ダミーパターン部を介して前記抜き部を充填するように、前記第1のハーフエッチング部と前記ダミーパターン部とは互いに繋がっていることを特徴とする請求項1乃至4のいずれか1項に記載のプリモールドリードフレームの製造方法。 - 半導体装置の製造方法であって、
第1の樹脂が充填される抜き部、該抜き部に該第1の樹脂を注入するための第1の金型のゲートと接続する位置に設けられる第1の孔部、該第1の孔部から前記第1の樹脂を前記抜き部に導くための第1のハーフエッチング部、および、該抜き部に該第1の樹脂を注入する際に該抜き部からエアを排出するための該第1の金型のエアベントと接続する位置に設けられる第2の孔部、前記抜き部から前記第1の樹脂を前記第2の孔部に導くための第2のハーフエッチング部、を有するリードフレームを用意するステップと、
前記第1の金型を用いて、前記ゲートと前記第1の孔部、および、前記エアベントと前記第2の孔部が合わさるように、前記リードフレームをクランプするステップと、
前記第1の金型で前記リードフレームをクランプしながら、前記第1の孔部、前記第1のハーフエッチング部、前記抜き部、前記第2のハーフエッチング部、および、前記第2の孔部の順に前記第1の樹脂を充填するステップと、
前記リードフレームの上に半導体チップを実装するステップと、
第2の金型を用いて前記リードフレームをクランプするステップと、
前記第2の金型で前記リードフレームをクランプしながら、第2の樹脂により前記半導体チップを封止するステップと、を有することを特徴とする半導体装置の製造方法。 - 前記第1の金型を型開きして前記第1の樹脂と前記リードフレームとで成形される成形品を取り出すステップと、
前記リードフレームの表面において前記第1の金型のランナおよび前記第1の金型のエアベントに対応する位置に残る余分な樹脂を除去するステップと、
を有することを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記リードフレームは、
前記第1のハーフエッチング部よりも内側で、かつ、前記第2の樹脂で前記半導体チップを封止するために用いられる前記第2の金型のゲートに対応する位置に設けられた第3のハーフエッチング部と、
前記第2のハーフエッチング部よりも内側で、かつ、前記第2の金型のエアベントに対応する位置に設けられた第4のハーフエッチング部と、を更に有することを特徴とする請求項6または7に記載の半導体装置の製造方法。 - 前記第2の金型を用いて前記リードフレームをクランプするステップは、
前記第1のハーフエッチング部が、前記第2の樹脂で前記半導体チップを封止するために用いられる前記第2の金型のゲートの位置よりも外側に位置し、
前記第2のハーフエッチング部が、前記第2の樹脂を注入する際にエアを排出するための前記第2の金型のエアベントの位置よりも外側に位置するようにクランプすることを特徴とする請求項6乃至8のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154442A JP6034078B2 (ja) | 2012-07-10 | 2012-07-10 | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154442A JP6034078B2 (ja) | 2012-07-10 | 2012-07-10 | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014017390A JP2014017390A (ja) | 2014-01-30 |
JP6034078B2 true JP6034078B2 (ja) | 2016-11-30 |
Family
ID=50111825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154442A Active JP6034078B2 (ja) | 2012-07-10 | 2012-07-10 | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6034078B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105244347B (zh) * | 2014-07-07 | 2018-09-11 | 万国半导体股份有限公司 | 一种嵌入式封装及封装方法 |
JP6607571B2 (ja) * | 2016-07-28 | 2019-11-20 | 株式会社東海理化電機製作所 | 半導体装置の製造方法 |
JP6986539B2 (ja) | 2019-11-25 | 2021-12-22 | Towa株式会社 | 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4205135B2 (ja) * | 2007-03-13 | 2009-01-07 | シャープ株式会社 | 半導体発光装置、半導体発光装置用多連リードフレーム |
JP2011077092A (ja) * | 2009-09-29 | 2011-04-14 | New Japan Radio Co Ltd | リードフレームおよびそれを用いた半導体装置の製造方法 |
JP5554691B2 (ja) * | 2010-11-26 | 2014-07-23 | アピックヤマダ株式会社 | Ledチップ実装用基板の金型、及び、ledチップ実装用基板の製造方法 |
-
2012
- 2012-07-10 JP JP2012154442A patent/JP6034078B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014017390A (ja) | 2014-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479247B2 (ja) | 半導体装置の製造方法 | |
CN102931161A (zh) | 半导体封装件及其制造方法 | |
KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
JP6034078B2 (ja) | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 | |
JP2912134B2 (ja) | 半導体装置 | |
JP6231459B2 (ja) | 半導体デバイスの製造方法 | |
KR102407742B1 (ko) | 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임 | |
JP5037071B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4202632B2 (ja) | 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 | |
JP5684631B2 (ja) | Ledパッケージ用基板 | |
JP5923293B2 (ja) | モールド金型 | |
JP2011040625A (ja) | 半導体装置の製造方法 | |
JP4730830B2 (ja) | 半導体デバイスの製造方法 | |
JP5684632B2 (ja) | Ledパッケージ用基板の製造方法 | |
US8273445B2 (en) | Reinforced assembly carrier | |
JPH1187433A (ja) | 半導体装置およびその製造方法 | |
US20170040186A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2011014606A (ja) | 半導体装置の製造方法 | |
KR100983304B1 (ko) | 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 | |
JP6554699B2 (ja) | 中空パッケージの製造方法及び中空パッケージ | |
JP2015173170A (ja) | 樹脂封止金型およびそれを用いた半導体装置の製造方法 | |
JPH05267531A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPH10209330A (ja) | Bga型中空半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6034078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |