JP6231459B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP6231459B2
JP6231459B2 JP2014220459A JP2014220459A JP6231459B2 JP 6231459 B2 JP6231459 B2 JP 6231459B2 JP 2014220459 A JP2014220459 A JP 2014220459A JP 2014220459 A JP2014220459 A JP 2014220459A JP 6231459 B2 JP6231459 B2 JP 6231459B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor chip
mold
film member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014220459A
Other languages
English (en)
Other versions
JP2016092021A (ja
Inventor
淳史 黒羽
淳史 黒羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2014220459A priority Critical patent/JP6231459B2/ja
Publication of JP2016092021A publication Critical patent/JP2016092021A/ja
Application granted granted Critical
Publication of JP6231459B2 publication Critical patent/JP6231459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体デバイスの製造方法に関する。
基板上の半導体チップを樹脂封止する技術が知られている(特許文献1参照)。従来技術では、被成形品の上側を樹脂封止する際に、通常は被成形品の上面側のみにリリースフィルムを用いるところ、被成形品の上面側と下面側とにそれぞれリリースフィルムを用いることによって、被成形品の基板の厚さのばらつきを吸収する点が開示される。
特開2000−277551号公報
従来技術では、金型成形した樹脂から半導体チップの一部を露出させる場合への適用が困難であった。
本発明は、金型成形した樹脂から半導体チップの一部を露出させる半導体デバイスの製造方法に適用される。そして、上型および下型を有する金型が閉じた状態で、上型から延設されたマスキング部により、前記マスキング部の押圧面と前記半導体チップの上面の予定露出位置との間に設けられた第1の弾性フィルム部材を押圧して変形させるとともに、前記下型により支持されるプレートにより、前記プレートの上面と前記半導体チップの下面との間に設けられた第2の弾性フィルム部材を押圧して変形させ、前記第1の弾性フィルム部材の前記変形による厚さの変化が、前記第2の弾性フィルム部材の前記変形による厚さの変化よりも大きい
本発明によれば、半導体チップの上面および下面のダメージを軽減できる。
図1(a)は半導体デバイスの上面図、図1(b)は半導体デバイスの断面図である。 製造方法を説明する図である。 製造方法を説明する図である。 製造方法を説明する図である。 製造方法を説明する図である。 製造方法を説明する図である。 複数個の半導体デバイスを一括製造する場合を説明する図である。
以下、図面を参照して本発明を実施するための形態について説明する。
図1は、本発明の一実施の形態による半導体デバイス1を例示する図である。図1(a)は半導体デバイス1の上面図、図1(b)は図1(a)における半導体デバイス1のE−E’断面図である。半導体デバイス1は、平置きした半導体チップ10を樹脂13で封入してパッケージ化したものである。本実施形態では、PLP(Plating Lead Package)と呼ばれるパッケージ化を行う。
図1(a)および図1(b)において、半導体デバイス1の上面は樹脂13で覆われている。半導体デバイス1の上面の一部に開口部20が設けられており、開口部20から半導体チップ10の上面の一部が露出する。半導体チップ10の上面のうち開口部20から露出する領域には、例えば、発光素子の発光部や、受光素子の受光部が構成される。これにより、半導体チップ10の発光部からの光が開口部20を介して半導体デバイス1の外部へ射出され、半導体デバイス1の外部からの光が開口部20を介して半導体チップ10の受光部へ入射される。
半導体デバイス1の下面も樹脂13で覆われる。ただし、半導体デバイス1の下面の一部に、半導体チップ10の下面と、端子群11aおよび端子群11bの下面とが露出する。端子群11aおよび端子群11bは、例えばニッケル材によって構成される。
端子群11aおよび端子群11bを、銅材によって構成してもよい。
露出した半導体チップ10の下面は、DAF(Die Attach Film)14で覆われている。後述するように、DAF14は絶縁材料で構成されるため、半導体チップ10の下面は絶縁性を備える。このため、完成した半導体デバイス1を使用する際に、例えば、半導体デバイス1を実装する基板の実装面において、半導体デバイス1の実装位置に配線パターンを通しても、この配線パターンと半導体チップ10の下面とが短絡することがない。
図1(b)において、半導体デバイス1の下面を構成する樹脂13、DAF14(半導体チップ10の下面)、端子群11aおよび端子群11bは、略面一(つらいち)である。
平置きされた半導体チップ10上の不図示の端子は、ボンディングワイヤ12aおよびボンディングワイヤ12bによって、端子群11aおよび端子群11bとそれぞれ接続される。半導体チップ10の端子が多い場合は、ボンディングワイヤの数を増やして端子群11aや端子群11bと接続される。
半導体チップ10、ボンディングワイヤ12a、ボンディングワイヤ12b、端子群11aおよび端子群11bは、樹脂13によって封止される。上述したように、半導体デバイス1の上面側に設けられた樹脂13の開口部20から、半導体チップ10の上面の一部が露出する。樹脂13は、例えば、遮光性のフィラーを含有し、赤外光の透過率が概ね10%以下の黒色系の樹脂である。
上述した半導体デバイス1の製造方法について、図2−図6を参照して説明する。図2において、例えば、厚さ150μmのステンレス板30の上面の所定位置に、DAF14を用いて半導体チップ10をダイマウントする。DAF14は、例えば、厚さ25μmの熱硬化性樹脂によって構成されている。具体的には、エポキシ、シリコン、およびシリカなどの混合物によってDAF14が構成されており、DAF14の弾性率は、例えば15GPaである。
半導体チップ10の厚さは、例えば400μmである。
ステンレス板30の上面の所定位置には、端子群11aおよび端子群11bがメッキにより形成されている。
図3において、半導体チップ10の不図示の端子と、端子群11a、端子群11bとの間を、上述したボンディングワイヤ12a、およびボンディングワイヤ12bでそれぞれ接続する。図3に例示した構成を、被成形品1Bと呼ぶことにする。
図4において、トランスファーモールド法による樹脂封止用の金型は、上型51および下型52によって構成される。下型52の上に、図3の被成形品1Bを載置する。さらに、被成形品1Bの上から、離型フィルム40を介して上型51をセットする。
図5は、金型(下型52および上型51)を閉じた状態を説明する図である。上型51には、樹脂13の開口部20を設けるために、略円柱状の凸部51cが設けられている。凸部51cの先端面は、円形の開口部20を得るために円形状に構成される。凸部51cの先端面は、離型フィルム40を介して半導体チップ10の上面の開口予定位置に当接する。また、上型51の左当接面51aは、離型フィルム40を介して下型52の左当接面52aに当接する。さらに、上型51の右当接面51bは、離型フィルム40を介して下型52の右当接面52bに当接する。
離型フィルム40は、上記金型(上型51および下型52)による樹脂成形面を覆う広さの面積を有し、例えば、厚さ75μmのETFE(エチレン-テトラフロロエチレン)によって構成されている。離型フィルム40の弾性率は、例えば15〜20MPaである。
離型フィルム40は、上型51による樹脂成形面の凹凸に倣って変形する柔軟性と、樹脂成形時における金型(下型52および上型51)の加熱温度に耐える耐熱性と、樹脂13および金型(下型52および上型51)との剥離が容易な容易剥離性と、を備える。
一般に、離型フィルム40は、金型(下型52および上型51)の樹脂成形面と、樹脂13との剥離目的で用いられる。本実施形態では、剥離目的に加えて、離型フィルム40による弾性効果と、半導体チップ10の下面側に設けられているDAF14による弾性効果とによって以下のように相乗効果を生み出す。
先ず、半導体チップ10の上面の開口予定位置に直に接する離型フィルム40が弾性を有しており、この離型フィルム40を介して半導体チップ10の上面に対して圧力を加える。一方、半導体チップ10の下面に直に接するDAF14が弾性を有しており、このDAF14を介して半導体チップ10の下面に対して圧力を加える。
DAF14の厚さ25μmと、離型フィルム40の厚さ75μmとで合わせて合計100μmであるところ、下型52および上型51を閉じた図5の状態では、DAF14および離型フィルム40が共につぶれて変形するように金型(下型52および上型51)が構成されている。DAF14および離型フィルム40の変形量(押しつぶれ量)は、約50μm(30μm〜70μm程度)である。変形量は、押しつぶれた状態の厚さと、押しつぶれる前の厚さとの差である。
すなわち、金型(下型52および上型51)が閉じられたとき、上型51の凸部51cの先端面が圧力を加える位置(半導体チップ10の上面の開口予定位置)において、離型フィルム40およびDAF14を合わせた厚さは、金型(下型52および上型51)が閉じられる前の100μmから半分程度の厚さまで変形する。離型フィルム40およびDAF14がそれぞれ変形することで、半導体チップ10の厚さのばらつきを半導体チップ10のすぐ上とすぐ下においてそれぞれ吸収する。
ここで、DAF14の弾性率は離型フィルム40の弾性率よりも大きい。また、離型フィルム40を介して半導体チップ10の上面から押圧される面積(凸部51cの円形状の先端面の面積)の方が、DAF14を介して半導体チップ10の下面から押圧される面積(半導体チップ10の下面面積)よりも狭い。このため、離型フィルム40の方がDAF14よりも変形量が大きいと推定される。
さらに、離型フィルム40の厚さをDAF14の厚さより厚くしたので、離型フィルム40の厚さをDAF14の厚さと同等、または離型フィルム40の厚さをDAF14の厚さより薄くする場合に比べて、離型フィルム40の変形代を大きく確保できる。
以上のことから、半導体チップ10の上面の開口予定位置において、上型51の凸部51cの先端面(円形状)で押圧された離型フィルム40が、半導体チップ10の上面に適切に密着する。これにより、半導体チップ10の上面の開口予定位置に局所的に過大な押圧力を作用させることなく、開口予定位置において凸部51cが壁となって樹脂13の進入を防止する。
金型(下型52および上型51)を閉じた図5において、金型の内部空間の高さWは、例えば、ステンレス板30の上面から700μmである。
加熱された金型(上型51および下型52)の内部空間へ、不図示の供給路を介して樹脂13を流し込んで供給する。被成形品1B、すなわち、半導体チップ10、ボンディングワイヤ12a、12b、端子群11a、11bをそれぞれ覆うように、樹脂13で封止する。
上述したように、上型51の凸部51cの先端面(円形状)で押圧された離型フィルム40を、半導体チップ10の上面の開口予定位置に密着させたことにより、空間内に充填された樹脂13が半導体チップ10の上面の開口予定位置へ進入しないので、開口部20(図1)にバリが生起されることがない。
図6において、樹脂13の固化後に金型(上型51および下型52)を開いて半導体デバイス1を取り出し、ステンレス板30を引きはがす。端子群11aおよび端子群11bは、ステンレス板30をはがした際に樹脂13側(すなわち半導体デバイス1側)に残る。また、半導体チップ10の下面のDAF14は、ステンレス板30をはがした際に半導体チップ10の下面に残る。
これにより、半導体デバイス1の下面に、略面一に形成された樹脂13、DAF14(半導体チップ10の下面)、端子群11aおよび端子群11bが露出する。線Fで示す位置で両端の不要な樹脂を切り落とすことにより、図1に例示した半導体デバイス1が完成する。
上述した実施の形態によれば、次の作用効果が得られる。
(1)上型51および下型52を有する金型が閉じた状態で、上型51から延設された凸部51cと、凸部51cが当接する半導体チップ10の上面の開口予定位置との間に設けられた離型フィルム40を押圧して変形させるとともに、下型52により支持されるステンレス板30と、半導体チップ10の下面との間に設けられたDAF14を押圧して変形させるようにした。例えば、離型フィルム40およびDAF14を合わせた厚さを、金型51、52が閉じられる前の厚さ100μmから半分程度の厚さ50μmまで変形させる。離型フィルム40およびDAF14がそれぞれ変形することで、半導体チップ10の厚さのばらつきを半導体チップ10のすぐ上とすぐ下においてそれぞれ吸収する。この結果、半導体チップ10の上面と下面とでそれぞれダメージを軽減できる。
(2)離型フィルム40およびDAF14がそれぞれ変形した状態で、金型51、52の内部へ樹脂13を供給する。離型フィルム40およびDAF14がそれぞれ変形すると、凸部51cの先端面で押圧された離型フィルム40が半導体チップ10の上面の開口予定位置に適切に密着する。このため、開口予定位置において凸部51cが壁となって、内部に充填された樹脂13が半導体チップ10の上面の開口予定位置へ進入しないことから、開口部20(図1)にバリが生起されることが防止される。
(3)離型フィルム40の変形前の厚さ75μmが、DAF14の変形前の厚さ25μmより厚くされている。これにより、離型フィルム40の変形代をDAF14の変形代より大きく確保し、とくに、凸部51cが当接する半導体チップ10の上面においてダメージを軽減できる。
(4)本実施形態では、離型フィルム40の弾性率よりもDAF14の弾性率を大きくしたので、上記(3)と合わせて、とくに、凸部51cが当接する半導体チップ10の上面においてダメージを軽減できる。
(5)離型フィルム40の弾性を利用するとともに、DAF14の弾性を利用するので、新たなフィルム部材を用いることなく、半導体チップ10の厚さのばらつきを半導体チップ10のすぐ上とすぐ下においてそれぞれ吸収できる。
(6)ステンレス板30を、金型成形後に除去するので、ステンレス板30をはがした後の厚さが薄い半導体デバイス1を製造できる。
(7)DAF14を、ステンレス板30の除去後も半導体チップ10の下面に残すので、半導体チップ10の下面を絶縁できる。
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
(変形例1)
上述した説明では、ステンレス板30の上に半導体チップ10や端子群11a、11bをマウントする例を説明した。ステンレス板30の代わりに、銅板を用いてもよい。
(変形例2)
以上の説明では図1(a)、図1(b)に例示した単一の半導体デバイス1を製造する製造手順を説明したが、一般には、複数個の半導体デバイス1を一括して製造することが好ましい。図7は、複数個の半導体デバイス1を一括製造する場合の金型(上型51Gおよび下型52G)を閉じた状態を説明する図である。上型51Gには、複数個の半導体チップ10上にそれぞれ開口部20(図1)を設けるために、略円柱状の凸部51cが複数個設けられている。離型フィルム40は、上記金型(上型51Gおよび下型52G)による樹脂成形面を覆う広さの面積を有する。
単一の半導体デバイス1を製造する場合と同様に、ステンレス板30Gの上面の所定位置に、DAF14を用いて複数個の半導体チップ10がそれぞれダイマウントされている。ステンレス板30Gの上面の所定位置には、端子群11Gがメッキにより形成されている。端子群11Gは、樹脂封止後において線Fの位置でカットされる。
半導体チップ10の不図示の端子と、対応する端子群11Gとの間が、それぞれボンディングワイヤによって接続されている。金型(上型51Gおよび下型52G)が閉じられたとき、上型51Gの凸部51cの先端面が圧力を加える位置(半導体チップ10の上面の開口予定位置)において、離型フィルム40およびDAF14がそれぞれ変形し、半導体チップ10の厚さのばらつきを半導体チップ10のすぐ上とすぐ下においてそれぞれ吸収する点は、単一の半導体デバイス1を製造する場合と同様である。
加熱された金型(上型51Gおよび下型52G)の内部空間へ樹脂が流し込まれて樹脂封止される。樹脂の固化後に金型(上型51Gおよび下型52G)を開いて半導体デバイスを取り出し、ステンレス板30Gを引きはがす。端子群11Gは、ステンレス板30Gをはがした際に樹脂側(すなわち半導体デバイス側)に残る。また、半導体チップ10の下面のDAF14は、ステンレス板30Gをはがした際に半導体チップ10の下面に残る。
線Fで示す位置で両端の不要な樹脂を切り落とすとともに、デバイスを個片化することにより、図1に例示した半導体デバイス1が複数個完成する。以上例示した説明によれば、図1(a)、図1(b)に例示した単一の半導体デバイス1をまとめて製造することができる。
(変形例3)
上述した説明では、半導体デバイス1のパッケージとしてPLPを例に説明したが、DFNP(Dual Flat No-lead Package)等のパッケージ化においても同様に行うことができる。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
1…半導体デバイス
10…半導体チップ
11a,11b、11G…端子群
13…樹脂
14…DAF
20…開口部
30、30G…ステンレス板
40…離型フィルム
51、51G…上型
51c…凸部
52、52G…下型

Claims (9)

  1. 金型成形した樹脂から半導体チップの一部を露出させる半導体デバイスの製造方法において、
    上型および下型を有する金型が閉じた状態で、
    前記上型から延設されたマスキング部により、前記マスキング部の押圧面と前記半導体チップの上面の予定露出位置との間に設けられた第1の弾性フィルム部材を押圧して変形させるとともに、
    前記下型により支持されるプレートにより、前記プレートの上面と前記半導体チップの下面との間に設けられた第2の弾性フィルム部材を押圧して変形させ
    前記第1の弾性フィルム部材の前記変形による厚さの変化が、前記第2の弾性フィルム部材の前記変形による厚さの変化よりも大きい
    半導体デバイスの製造方法。
  2. 請求項1に記載の半導体デバイスの製造方法において、
    前記マスキング部の前記押圧面は、前記半導体チップの上面の予定露出位置に前記第1の弾性フィルム部材を介して当接する、
    半導体デバイスの製造方法。
  3. 請求項1または2に記載の半導体デバイスの製造方法において、
    前記マスキング部により押圧される前記半導体チップの面積は、前記プレートにより押圧される前記半導体チップの面積よりも狭い、
    半導体デバイスの製造方法。
  4. 請求項1から3のいずれか一項に記載の半導体デバイスの製造方法において、
    前記第1の弾性フィルム部材および前記第2の弾性フィルム部材がそれぞれ変形した状態で、前記金型の内部へ前記樹脂が供給される、
    半導体デバイスの製造方法。
  5. 請求項1から4のいずれか一項に記載の半導体デバイスの製造方法において、
    前記第1の弾性フィルム部材の前記変形前の厚さが、前記第2の弾性フィルム部材の前記変形前の厚さよりも厚い
    半導体デバイスの製造方法。
  6. 請求項1から5のいずれか一項に記載の半導体デバイスの製造方法において、
    前記第1の弾性フィルム部材の弾性率よりも前記第2の弾性フィルム部材の弾性率が大きい、
    半導体デバイスの製造方法。
  7. 請求項1から6のいずれか一項に記載の半導体デバイスの製造方法において、
    前記第1の弾性フィルム部材は、離型フィルムであり、
    前記第2の弾性フィルム部材は、DAFである、
    半導体デバイスの製造方法。
  8. 請求項1から7のいずれか一項に記載の半導体デバイスの製造方法において、
    前記プレートを、前記金型成形後に除去する、
    半導体デバイスの製造方法。
  9. 請求項に記載の半導体デバイスの製造方法において、
    前記第2の弾性フィルム部材を、前記プレートの除去後も前記半導体チップの下面に残す、
    半導体デバイスの製造方法。
JP2014220459A 2014-10-29 2014-10-29 半導体デバイスの製造方法 Active JP6231459B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014220459A JP6231459B2 (ja) 2014-10-29 2014-10-29 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220459A JP6231459B2 (ja) 2014-10-29 2014-10-29 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2016092021A JP2016092021A (ja) 2016-05-23
JP6231459B2 true JP6231459B2 (ja) 2017-11-15

Family

ID=56017132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220459A Active JP6231459B2 (ja) 2014-10-29 2014-10-29 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6231459B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297741B1 (ja) 2017-03-31 2018-03-20 旭化成エレクトロニクス株式会社 光デバイス及びその製造方法
TWI734028B (zh) * 2017-09-28 2021-07-21 大陸商寧波舜宇光電信息有限公司 攝像模組、感光組件、感光組件拼板及其成型模具和製造方法
JP7329002B2 (ja) * 2021-01-13 2023-08-17 アオイ電子株式会社 半導体デバイスの製造方法および半導体デバイス
JP7373030B1 (ja) 2022-07-28 2023-11-01 セイコーNpc株式会社 光学デバイス、及び光学デバイスの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
JP4443334B2 (ja) * 2004-07-16 2010-03-31 Towa株式会社 半導体素子の樹脂封止成形方法
JP2008103700A (ja) * 2006-09-19 2008-05-01 Hitachi Chem Co Ltd 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016092021A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
JP4443334B2 (ja) 半導体素子の樹脂封止成形方法
JP6231459B2 (ja) 半導体デバイスの製造方法
JP2015504608A5 (ja)
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US20140213018A1 (en) Method for formng a semiconductor device assembly having a heat spreader
JP2013084863A (ja) Ledパッケージ用基板、ledパッケージ、ledパッケージ用基板の製造方法、および、ledパッケージの製造方法
JP2013251422A (ja) Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法
JP2012114303A (ja) Ledチップ実装用基板、ledパッケージ、金型、及び、ledチップ実装用基板の製造方法
JP2010067852A (ja) 回路装置の製造方法
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置
JP6237919B2 (ja) リードフレーム、半導体装置の製造方法
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
JP6338406B2 (ja) 半導体装置の製造方法
KR20120000805A (ko) 반도체 패키지의 몰딩 방법
JP2010267850A (ja) 半導体装置および半導体装置の製造方法
JP5873886B2 (ja) 樹脂成形体の製造方法、及び、ledパッケージの製造方法
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
JP2008166395A (ja) 半導体装置の製造方法
JP6332053B2 (ja) 半導体装置及びその製造方法
TWI587460B (zh) 具有防溢膠結構之散熱片裝置
JP2006134923A (ja) 封止済基板の離型方法及び離型機構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171019

R150 Certificate of patent or registration of utility model

Ref document number: 6231459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250