JP6231459B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP6231459B2 JP6231459B2 JP2014220459A JP2014220459A JP6231459B2 JP 6231459 B2 JP6231459 B2 JP 6231459B2 JP 2014220459 A JP2014220459 A JP 2014220459A JP 2014220459 A JP2014220459 A JP 2014220459A JP 6231459 B2 JP6231459 B2 JP 6231459B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- semiconductor chip
- mold
- film member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Light Receiving Elements (AREA)
Description
図1は、本発明の一実施の形態による半導体デバイス1を例示する図である。図1(a)は半導体デバイス1の上面図、図1(b)は図1(a)における半導体デバイス1のE−E’断面図である。半導体デバイス1は、平置きした半導体チップ10を樹脂13で封入してパッケージ化したものである。本実施形態では、PLP(Plating Lead Package)と呼ばれるパッケージ化を行う。
端子群11aおよび端子群11bを、銅材によって構成してもよい。
半導体チップ10の厚さは、例えば400μmである。
(1)上型51および下型52を有する金型が閉じた状態で、上型51から延設された凸部51cと、凸部51cが当接する半導体チップ10の上面の開口予定位置との間に設けられた離型フィルム40を押圧して変形させるとともに、下型52により支持されるステンレス板30と、半導体チップ10の下面との間に設けられたDAF14を押圧して変形させるようにした。例えば、離型フィルム40およびDAF14を合わせた厚さを、金型51、52が閉じられる前の厚さ100μmから半分程度の厚さ50μmまで変形させる。離型フィルム40およびDAF14がそれぞれ変形することで、半導体チップ10の厚さのばらつきを半導体チップ10のすぐ上とすぐ下においてそれぞれ吸収する。この結果、半導体チップ10の上面と下面とでそれぞれダメージを軽減できる。
(変形例1)
上述した説明では、ステンレス板30の上に半導体チップ10や端子群11a、11bをマウントする例を説明した。ステンレス板30の代わりに、銅板を用いてもよい。
以上の説明では図1(a)、図1(b)に例示した単一の半導体デバイス1を製造する製造手順を説明したが、一般には、複数個の半導体デバイス1を一括して製造することが好ましい。図7は、複数個の半導体デバイス1を一括製造する場合の金型(上型51Gおよび下型52G)を閉じた状態を説明する図である。上型51Gには、複数個の半導体チップ10上にそれぞれ開口部20(図1)を設けるために、略円柱状の凸部51cが複数個設けられている。離型フィルム40は、上記金型(上型51Gおよび下型52G)による樹脂成形面を覆う広さの面積を有する。
上述した説明では、半導体デバイス1のパッケージとしてPLPを例に説明したが、DFNP(Dual Flat No-lead Package)等のパッケージ化においても同様に行うことができる。
10…半導体チップ
11a,11b、11G…端子群
13…樹脂
14…DAF
20…開口部
30、30G…ステンレス板
40…離型フィルム
51、51G…上型
51c…凸部
52、52G…下型
Claims (9)
- 金型成形した樹脂から半導体チップの一部を露出させる半導体デバイスの製造方法において、
上型および下型を有する金型が閉じた状態で、
前記上型から延設されたマスキング部により、前記マスキング部の押圧面と前記半導体チップの上面の予定露出位置との間に設けられた第1の弾性フィルム部材を押圧して変形させるとともに、
前記下型により支持されるプレートにより、前記プレートの上面と前記半導体チップの下面との間に設けられた第2の弾性フィルム部材を押圧して変形させ、
前記第1の弾性フィルム部材の前記変形による厚さの変化が、前記第2の弾性フィルム部材の前記変形による厚さの変化よりも大きい、
半導体デバイスの製造方法。 - 請求項1に記載の半導体デバイスの製造方法において、
前記マスキング部の前記押圧面は、前記半導体チップの上面の予定露出位置に前記第1の弾性フィルム部材を介して当接する、
半導体デバイスの製造方法。 - 請求項1または2に記載の半導体デバイスの製造方法において、
前記マスキング部により押圧される前記半導体チップの面積は、前記プレートにより押圧される前記半導体チップの面積よりも狭い、
半導体デバイスの製造方法。 - 請求項1から3のいずれか一項に記載の半導体デバイスの製造方法において、
前記第1の弾性フィルム部材および前記第2の弾性フィルム部材がそれぞれ変形した状態で、前記金型の内部へ前記樹脂が供給される、
半導体デバイスの製造方法。 - 請求項1から4のいずれか一項に記載の半導体デバイスの製造方法において、
前記第1の弾性フィルム部材の前記変形前の厚さが、前記第2の弾性フィルム部材の前記変形前の厚さよりも厚い、
半導体デバイスの製造方法。 - 請求項1から5のいずれか一項に記載の半導体デバイスの製造方法において、
前記第1の弾性フィルム部材の弾性率よりも前記第2の弾性フィルム部材の弾性率が大きい、
半導体デバイスの製造方法。 - 請求項1から6のいずれか一項に記載の半導体デバイスの製造方法において、
前記第1の弾性フィルム部材は、離型フィルムであり、
前記第2の弾性フィルム部材は、DAFである、
半導体デバイスの製造方法。 - 請求項1から7のいずれか一項に記載の半導体デバイスの製造方法において、
前記プレートを、前記金型成形後に除去する、
半導体デバイスの製造方法。 - 請求項8に記載の半導体デバイスの製造方法において、
前記第2の弾性フィルム部材を、前記プレートの除去後も前記半導体チップの下面に残す、
半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220459A JP6231459B2 (ja) | 2014-10-29 | 2014-10-29 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220459A JP6231459B2 (ja) | 2014-10-29 | 2014-10-29 | 半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092021A JP2016092021A (ja) | 2016-05-23 |
JP6231459B2 true JP6231459B2 (ja) | 2017-11-15 |
Family
ID=56017132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014220459A Active JP6231459B2 (ja) | 2014-10-29 | 2014-10-29 | 半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6231459B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6297741B1 (ja) | 2017-03-31 | 2018-03-20 | 旭化成エレクトロニクス株式会社 | 光デバイス及びその製造方法 |
TWI734028B (zh) * | 2017-09-28 | 2021-07-21 | 大陸商寧波舜宇光電信息有限公司 | 攝像模組、感光組件、感光組件拼板及其成型模具和製造方法 |
JP7329002B2 (ja) * | 2021-01-13 | 2023-08-17 | アオイ電子株式会社 | 半導体デバイスの製造方法および半導体デバイス |
JP7373030B1 (ja) | 2022-07-28 | 2023-11-01 | セイコーNpc株式会社 | 光学デバイス、及び光学デバイスの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109574B2 (en) * | 2002-07-26 | 2006-09-19 | Stmicroelectronics, Inc. | Integrated circuit package with exposed die surfaces and auxiliary attachment |
JP4443334B2 (ja) * | 2004-07-16 | 2010-03-31 | Towa株式会社 | 半導体素子の樹脂封止成形方法 |
JP2008103700A (ja) * | 2006-09-19 | 2008-05-01 | Hitachi Chem Co Ltd | 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法 |
-
2014
- 2014-10-29 JP JP2014220459A patent/JP6231459B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092021A (ja) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4443334B2 (ja) | 半導体素子の樹脂封止成形方法 | |
JP6231459B2 (ja) | 半導体デバイスの製造方法 | |
JP2015504608A5 (ja) | ||
JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
US20140213018A1 (en) | Method for formng a semiconductor device assembly having a heat spreader | |
JP2013084863A (ja) | Ledパッケージ用基板、ledパッケージ、ledパッケージ用基板の製造方法、および、ledパッケージの製造方法 | |
JP2013251422A (ja) | Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法 | |
JP2012114303A (ja) | Ledチップ実装用基板、ledパッケージ、金型、及び、ledチップ実装用基板の製造方法 | |
JP2010067852A (ja) | 回路装置の製造方法 | |
JP6034078B2 (ja) | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 | |
JP2004153045A (ja) | 電子部品の樹脂封止成形方法及び金型 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP2011238667A (ja) | 固体撮像装置の製造方法および固体撮像装置 | |
JP6237919B2 (ja) | リードフレーム、半導体装置の製造方法 | |
JP5037071B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP6338406B2 (ja) | 半導体装置の製造方法 | |
KR20120000805A (ko) | 반도체 패키지의 몰딩 방법 | |
JP2010267850A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5873886B2 (ja) | 樹脂成形体の製造方法、及び、ledパッケージの製造方法 | |
US20170040186A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2008252005A (ja) | バリ取り方法および半導体装置の製造方法 | |
JP2008166395A (ja) | 半導体装置の製造方法 | |
JP6332053B2 (ja) | 半導体装置及びその製造方法 | |
TWI587460B (zh) | 具有防溢膠結構之散熱片裝置 | |
JP2006134923A (ja) | 封止済基板の離型方法及び離型機構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170512 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6231459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |