CN104103676B - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN104103676B
CN104103676B CN201410136784.0A CN201410136784A CN104103676B CN 104103676 B CN104103676 B CN 104103676B CN 201410136784 A CN201410136784 A CN 201410136784A CN 104103676 B CN104103676 B CN 104103676B
Authority
CN
China
Prior art keywords
active region
well area
region
vld
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410136784.0A
Other languages
English (en)
Other versions
CN104103676A (zh
Inventor
楢崎敦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104103676A publication Critical patent/CN104103676A/zh
Application granted granted Critical
Publication of CN104103676B publication Critical patent/CN104103676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的目的是提供一种半导体元件，其能够解决电场及电流在PN结的局部处集中的问题。该半导体元件具有：第1导电型的半导体衬底；第2导电型的激活区域，其形成在该半导体衬底的上表面侧；第2导电型的内侧VLD区域，其按照俯视观察时与该激活区域接触的方式，形成在该半导体衬底的上表面侧；以及第2导电型的阱区域，其按照俯视观察时和该内侧VLD区域的与该激活区域接触的部分的相反侧部分接触的方式，形成在该半导体衬底的上表面侧。该阱区域形成得比该激活区域深，该内侧VLD区域构成为，在与该激活区域接触的部分，深度与该激活区域相同，从该激活区域朝向该阱区域深度逐渐增大，在与该阱区域接触的部分成为与该阱区域相同的深度。

Description

半导体元件
技术领域
本发明涉及用于例如大电流的通断切换等的高耐压半导体元件。
背景技术
IGBT等功率用半导体元件被广泛用于例如不断节能化的空调、冰箱、或洗衣机等家电产品的逆变器电路、新干线或地铁的电动机控制、混合动力车辆的逆变器·转换器控制、或太阳能或风力发电用的转换器电路等。
在这种半导体元件中，在动作（使用）时具有稳定的高耐压特性是非常重要的。因此，截至目前，提出了多种在半导体元件的外周部分使电场缓和的构造。在半导体元件的外周部分设置的保护环是其具有代表性的构造。作为其它构造，在非专利文献1、2中公开了在外周部分形成的VLD（Variation of Lateral Doping）区域。VLD区域与保护环等相比，能够在减小面积的同时实现优异的耐压特性，从这方面来说是有效的。
专利文献1：日本特开昭61－84830号公报
专利文献2：日本特开平1－123478号公报
专利文献3：日本特开平2－114646号公报
非专利文献1：“Variation of Lateral Doping-A New Concept to Avoid HighVoltage Breakdown of Planar Junctions”IEDM1985
非专利文献2：“Variation of Lateral Doping as a Field Terminator forHigh-Voltage Power Devices”IEEE Trans.Electron Devices,1986
功率用半导体元件在半导体衬底的上表面侧具有形成元件的元件区域和包围在该元件区域周围的电场缓和区域。在该元件区域的范围内，除了主电流流过的激活区域以外，在元件是例如晶体管的情况下，还包含用于形成控制电极焊盘等的部分。在这里，如果剖面观察时的激活区域端部接触到导电型与激活区域相反的区域，则存在形成大曲率的PN结的情况。其原因在于，激活区域的深度通常是根据元件的动作特性而决定的，因此，如果激活区域的深度变浅，则PN结的曲率变大，容易产生电场及电流集中的问题。因此，由导电型与激活区域相同且形成得比激活区域深的阱区域对激活区域端部进行覆盖，以避免形成大曲率的PN结。
但是，由于阱区域形成得比激活区域深，因此，在阱区域的内周侧（激活区域侧）的部分也会形成曲率部，所以存在由于图案形状而局部形成大曲率的PN结的问题。存在电场及电流向大曲率的PN结集中的问题。
发明内容
本发明就是为了解决上述课题而提出的，其目的是提供一种半导体元件，该半导体元件能够解决电场及电流在PN结的局部处集中的问题。
本发明所涉及的半导体元件的特征在于，具有：第1导电型的半导体衬底；第2导电型的激活区域，其形成在该半导体衬底的上表面侧；第2导电型的内侧VLD区域，其按照俯视观察时与该激活区域接触的方式，形成在该半导体衬底的上表面侧；以及第2导电型的阱区域，其按照俯视观察时和该内侧VLD区域的与该激活区域接触的部分的相反侧部分接触的方式，形成在该半导体衬底的上表面侧。并且，该阱区域形成得比该激活区域深，该内侧VLD区域构成为，在与该激活区域接触的部分，深度与该激活区域相同，从该激活区域朝向该阱区域深度逐渐增大，在与该阱区域接触的部分，成为与该阱区域相同的深度。
本发明所涉及的其它半导体元件的特征在于，具有：第1导电型的半导体衬底；第2导电型的激活区域，其形成在该半导体衬底的上表面侧；第2导电型的阱区域，其俯视观察时具有凸部，该阱区域按照利用除了该凸部以外的部分与该激活区域接触的方式，形成在该半导体衬底的上表面侧；以及第2导电型的内侧VLD区域，其按照俯视观察时与该凸部及该激活区域接触的方式，形成在该半导体衬底的上表面侧。并且，该阱区域形成得比该激活区域深，该内侧VLD区域构成为，在与该激活区域接触的部分，深度与该激活区域相同，从该激活区域朝向该凸部深度逐渐增大，在与该凸部接触的部分，成为与该凸部相同的深度。
发明的效果
根据本发明，能够解决电场及电流在PN结的局部处集中的问题。
附图说明
图1是本发明的实施方式1所涉及的半导体元件的俯视图（A）及放大俯视图（B）。
图2是图1B的II－II’虚线处的剖视图。
图3是图1B的III－III’虚线处的剖视图。
图4是图1B的IV－IV’虚线处的剖视图。
图5是包含本发明的实施方式1所涉及的半导体元件在内的电路图。
图6是表示截止时的动作波形（VCE（peak））的图。
图7是对比例的半导体元件的剖视图。
图8是表示VCE（peak）时的电流路径的图。
图9是表示通过1次离子注入而形成内侧VLD区域、阱区域、及外侧VLD区域的剖视图（A）、及俯视图（B）。
图10是表示具有多个点状开口的氧化膜的剖视图（A）及俯视图（B）。
图11是本发明实施方式2所涉及的半导体元件的剖视图。
图12是本发明实施方式3所涉及的半导体元件的俯视图（A）、及放大俯视图（B）。
标号说明
10半导体衬底，12激活区域，14、14A内侧VLD区域，14a第2导电型层，16阱区域，16a第1阱区域，16b第2阱区域，16c第3阱区域，16A凸部，18外侧VLD区域，20发射极区域，22沟槽栅极，40缓冲区域，42集电极区域，44集电极电极，70、72氧化膜，70a开口，100阱区域，200半导体衬底，202阴极区域，204激活区域，206阱区域，208内侧VLD区域，210外侧VLD区域
具体实施方式
参照附图，对本发明实施方式所涉及的半导体元件进行说明。有时，对于相同或对应的结构要素，标注相同的标号，省略重复说明。
实施方式1.
图1A是主要示意地表示本发明实施方式1所涉及的半导体元件中的p型区域的俯视图。在该图中，为了说明方便，省略半导体衬底主面（半导体衬底上表面）上方的绝缘膜及电极图案。本发明的实施方式1所涉及的半导体元件是具有沟槽栅极的IGBT。该半导体元件以硅等半导体衬底10为基底而构成，通过使用n型（以下称为第1导电型）的半导体衬底，从而使得半导体衬底10的一部分作为n型漂移区域起作用。
在半导体衬底10的上表面侧形成有p型（以下称为第2导电型）的激活区域12，该激活区域12占据包含俯视观察时的半导体元件的中央部在内的较大区域。激活区域12作为IGBT的基极区域起作用。在激活区域12中形成后述的沟槽栅极及发射极区域。另外，在激活区域12上方形成发射极电极。在半导体衬底10的上表面侧按照俯视观察时与激活区域12接触的方式形成有第2导电型的内侧VLD区域14。内侧VLD区域14是形成有第2导电型的VLD（Variation of lateral Doping）构造的区域。
在半导体衬底10的上表面侧形成有第2导电型的阱区域16，该阱区域16在俯视观察时和内侧VLD区域14的与激活区域12接触的部分的相反侧部分接触。阱区域16具有一体形成的第1阱区域16a、第2阱区域16b、及第3阱区域16c。第1阱区域16a和第2阱区域16b的边界、及第2阱区域16b和第3阱区域16c的边界以虚线表示。第1阱区域16a与设置栅极指（gatefinger）的部分对应，第2阱区域16b与设置栅极焊盘的部分对应。
在第3阱区域16c的外周部设有外侧VLD区域18。外侧VLD区域18包围激活区域12、内侧VLD区域14、及阱区域16，并与第3阱区域16c接触。外侧VLD区域18是作为形成在半导体衬底10外周侧的公知的耐压保持构造起作用的区域。
图1B是由图1A的虚线包围的区域P1的放大俯视图。与激活区域12接触而形成有第1导电型的发射极区域20。发射极区域20按照在俯视观察时呈直线的方式形成有多个。形成有在俯视观察时从激活区域12至内侧VLD区域14或阱区域16为止以直线方式延伸的多个沟槽栅极22。沟槽栅极22与发射极区域20正交。沟槽栅极22经由栅极指与栅极焊盘电连接，并接受驱动信号。
图2是图1B的II－II’虚线处的剖视图。发射极区域20形成得比激活区域12浅。沟槽栅极22形成得比激活区域12深，换言之，沟槽栅极22形成为贯穿激活区域12。内侧VLD区域14由横向彼此重叠的多个第2导电型层14a形成。多个第2导电型层14a的包络线如虚线所示。由内侧VLD区域14形成的第2导电型区域的轮廓与该包络线一致。在半导体衬底10的漂移区域10a的下表面侧形成有第1导电型的缓冲区域40、第2导电型的集电极区域42、及集电极电极44。
图3是图1B的III－III’虚线处的剖视图。阱区域16形成得比激活区域12深，且杂质浓度比激活区域12高。内侧VLD区域14构成为，在与激活区域12接触的部分，深度与激活区域12相同，从激活区域12朝向阱区域16深度逐渐增大，在与阱区域16接触的部分成为与阱区域16相同的深度。另外，内侧VLD区域14的杂质浓度从激活区域12侧朝向阱区域16侧逐渐增大。
图4是图1B的IV－IV’虚线处的剖视图。沟槽栅极22形成得比阱区域16浅。沟槽栅极22的端部22a被内侧VLD区域14或阱区域16覆盖（包含在内部），从而其不与半导体衬底10的漂移区域10a接触。此外，仅作为参考，为了明确与沟槽栅极22等的位置关系，以虚线示出激活区域12和内侧VLD区域14。
对于使用本发明实施方式1所涉及的半导体元件作为电路元素的情况进行说明。图5是包含本发明实施方式1所涉及的半导体元件即IGBT的电路图。该电路是L负载（电感）的开关电路。在该电路中，在将半导体元件断开时，集电极－发射极间电压（VCE）变大。图6是在图5所示的电路中使半导体元件即IGBT截止时的动作波形，示出VCE（peak）出现的情况。截止时，VCE随着栅极电压下降而上升，流过半导体元件的电流（ICE）降低。并且，在VCE上升而达到最大值（VCE（peak））时，在半导体元件内产生的电场最强。
在这里，为了便于理解本发明实施方式1所涉及的半导体元件，对对比例的半导体元件进行说明。图7是对比例的半导体元件的剖视图。图7与图2的剖视图相似，但在没有形成内侧VLD区域这一点上与图2的剖视图不同。在对比例的半导体元件中，激活区域12和阱区域100直接接触。由此，阱区域100中激活区域12侧的曲率较大的部分（以虚线表示）与半导体衬底10接触，从而形成大曲率的PN结。
例如，如果在RBSOA（反向偏置安全工作区：Reverse Biased Safe OperatingArea）试验等中，从大电流通电状态进行电流切断，则存在于半导体衬底（漂移区域）内的空穴会集中流入至产生强电场的区域。该载流子的流入形成空穴电流。如果对于对比例的半导体进行该试验，则图7虚线部分的电场变高，空穴电流向该部分集中。从而，如果该部分的温度上升达到例如600K（开尔文）左右，则会严重受损。
此外，根据本发明实施方式1所涉及的半导体元件，能够防止电场及电流在以阱区域16为结构要素的PN结的局部处集中。本发明实施方式1所涉及的内侧VLD区域14构成为，在与激活区域12接触的部分，深度与激活区域12相同，从激活区域12朝向阱区域16深度逐渐增大，在与阱区域16接触的部分成为与阱区域16相同的深度。另外，该内侧VLD区域14的杂质浓度从激活区域12侧朝向阱区域16侧逐渐增大。由此，不会由于阱区域16而形成大曲率的PN结，因此能够解决电场及电流在PN结的局部处集中的问题。
图8是表示VCE（peak）时的电流路径的图。空穴电流如箭头所示。VCE（peak）时的空穴电流不向阱区域集中，而是经由激活区域12流向发射极区域20。由于激活区域12形成得较大，因此能够通过使空穴电流流过激活区域12而使空穴电流分散。由此能够提高半导体元件的可靠性。
对于本发明实施方式1所涉及的半导体元件，在阱区域16和激活区域12之间形成内侧VLD区域14，从而不存在阱区域16与激活区域12直接接触的部分，因此，半导体元件的可靠性提高效果显著。此外，与对比例相比，虽然会有非常小的空穴电流流过阱区域16，但由于阱区域16是低电阻区域，因此空穴电流引起的发热少。
由于沟槽栅极22的端部由内侧VLD区域14或阱区域16覆盖，因此，沟槽栅极22的端部不与半导体衬底10接触。由此，能够防止沟槽栅极22端部的角部部分的电场变高而使耐压性降低。
此外，内侧VLD区域14、阱区域16、及外侧VLD区域18（耐压保持区域）可以通过1次离子注入形成。在这种情况下，能够避免由于设置内侧VLD区域14而导致的工序增加。图9是表示为了同时形成内侧VLD区域、阱区域、及外侧VLD区域，通过1次离子注入形成上述区域的剖视图和俯视图。图9A是剖视图，图9B是俯视图。
对内侧VLD区域14、阱区域16、及外侧VLD区域18的制造方法进行简单说明。首先，在半导体衬底10的上方设置了氧化膜之后，通过照片制版技术而形成具有多个俯视观察时为条状的开口的氧化膜70。多个开口形成为，距离用于形成阱区域16的开口70a越远，开口宽度及开口密度越小。然后，以氧化膜70为掩膜，进行例如硼等杂质注入。然后实施将杂质激活的热处理。由于能够按照这种方式通过1次离子注入及热处理形成内侧VLD区域14、阱区域16、及外侧VLD区域18（耐压保持区域），因此高效。在这种情况下，在俯视观察时，内侧VLD区域14为多个条状区域重叠的构造。
也可以在作为掩膜使用的氧化膜上形成点状开口。图10是表示具有多个点状开口的氧化膜的剖视图和俯视图。图10A是剖视图，图10B是俯视图。氧化膜72在俯视观察时具有多个点状开口。通过以氧化膜72为掩膜，对半导体衬底10实施离子注入及热处理，从而能够形成俯视观察时多个点状区域重叠的内侧VLD区域。在这种情况下，通过对氧化膜72的开口的大小进行调整，从而能够精细地对内侧VLD区域及外侧VLD区域的杂质浓度进行调整。此外，也可以形成兼具有条状部分和点状部分的氧化膜。
本发明的实施方式1所涉及的半导体元件，抑制在以发射极电极为基准对集电极电极施加正电位时，空穴电流向阱区域集中。因此，除了上述的大电流切断时以外，本发明实施方式1所涉及的半导体元件在高温反向偏置试验（HTRB：High Temperature ReverseBias Test）等的始终施加电压的情况下也有效。
上述各区域的导电型也可以相反。即，以上是将n型设为第1导电型，将p型设为第2导电型，但也可以将p型设为第1导电型，将n型设为第2导电型。
沟槽栅极22可以在俯视观察时从激活区域12延伸至内侧VLD区域14，也可以从激活区域12延伸至阱区域16。在任意一种情况下，都优选使得沟槽栅极22的端部不与第1导电型的半导体衬底10接触。
外侧VLD区域18能够由非VLD构造的耐压保持区域置换。代替外侧VLD区域18，也可以形成例如保护环或降低表面场（RESURF）构造等电场缓和区域。另外，优选在半导体元件的最外周形成公知的沟道截断区。
本发明实施方式1所涉及的半导体元件不限定于IGBT，也可以是功率MOSFET、具有平面型栅极构造的半导体元件、LSI、或二极管。此外，这些变形还能够适当应用于下述实施方式所涉及的半导体元件。
实施方式2.
图11是本发明实施方式2所涉及的半导体元件的剖视图。本发明实施方式2所涉及的半导体元件是二极管。在第1导电型的半导体衬底200的下表面侧形成有第1导电型的阴极区域202。在半导体衬底200的上表面侧形成有作为阳极区域起作用的第2导电型的激活区域204。
在半导体衬底200的上表面侧，以俯视观察时包围激活区域204的方式形成有比激活区域204深的阱区域206。阱区域206是低电阻区域，在抑制发热方面效果显著，因此，其形成得比激活区域204深。并且，阱区域206和激活区域204通过内侧VLD区域208连接。内侧VLD区域208的深度与实施方式1相同。在阱区域206的外侧形成有外侧VLD区域210。
由此，通过在激活区域204和阱区域206之间形成内侧VLD区域208，从而能够制造具有与实施方式1相同效果的二极管。
实施方式3.
本发明实施方式3所涉及的半导体元件与实施方式1共通之处很多，因此，围绕其与实施方式1的不同之处进行说明。图12A是本发明实施方式3所涉及的半导体元件的俯视图。在本发明实施方式3所涉及的半导体元件中，局部形成有内侧VLD区域14A，这一点与实施方式1不同。
在半导体衬底10的上表面侧形成的阱区域16在俯视观察时具有多个凸部16A。所谓凸部16A，是指阱区域16中的在俯视观察时向激活区域12侧凸出的部分。阱区域16的除了凸部16A以外的部分与激活区域12接触。并且，以使得凸部16A与激活区域12接触的方式，形成有第2导电型的内侧VLD区域14A。即，凸部16A和激活区域12经由内侧VLD区域14A连接。图12B是由图12A的虚线包围的区域P2的放大俯视图。
内侧VLD区域14A构成为，在与激活区域12接触的部分，深度与激活区域12相同，从激活区域12朝向凸部16A，深度逐渐增大，在与凸部16A接触的部分，成为与凸部16A相同的深度。
阱区域16中曲率最大的部分是凸部16A。因此，通过以与凸部16A接触的方式设置内侧VLD区域14A，从而能够防止电场在凸部16A集中而使电流局部地流入。

Claims (5)

1.一种半导体元件，其特征在于，具有：
第1导电型的半导体衬底；
第2导电型的激活区域，其形成在所述半导体衬底的上表面侧；
第2导电型的内侧VLD区域，其按照俯视观察时与所述激活区域接触的方式，形成在所述半导体衬底的上表面侧，其中，VLD是指横向变掺杂；以及
第2导电型的阱区域，其按照俯视观察时和所述内侧VLD区域的与所述激活区域接触的部分的相反侧部分接触的方式，形成在所述半导体衬底的上表面侧，
所述阱区域形成得比所述激活区域深，
所述内侧VLD区域构成为，在与所述激活区域接触的部分，深度与所述激活区域相同，从所述激活区域朝向所述阱区域深度逐渐增大，在与所述阱区域接触的部分，成为与所述阱区域相同的深度。
2.根据权利要求1所述的半导体元件，其特征在于，具有：
第1导电型的发射极区域，其形成在所述激活区域的一部分上，比所述激活区域浅；
沟槽栅极，其在俯视观察时从所述激活区域延伸至所述内侧VLD区域或所述阱区域，形成得比所述激活区域深且比所述阱区域浅；以及
第2导电型的集电极区域，其形成在所述半导体衬底的下表面侧，
所述激活区域是基极区域，
所述沟槽栅极的端部通过由所述内侧VLD区域或所述阱区域覆盖，从而不与所述半导体衬底接触。
3.根据权利要求1所述的半导体元件，其特征在于，
具有第1导电型的阴极区域，该阴极区域形成在所述半导体衬底的下表面侧，
所述激活区域是阳极区域，
所述半导体元件构成二极管。
4.根据权利要求1至3中任一项所述的半导体元件，其特征在于，
所述内侧VLD区域是俯视观察时多个点状区域重叠的构造，或俯视观察时多个条状区域重叠的构造。
5.一种半导体元件，其特征在于，具有：
第1导电型的半导体衬底；
第2导电型的激活区域，其形成在所述半导体衬底的上表面侧；
第2导电型的阱区域，其俯视观察时具有凸部，该阱区域按照利用除了所述凸部以外的部分与所述激活区域接触的方式，形成在所述半导体衬底的上表面侧；以及
第2导电型的内侧VLD区域，其按照俯视观察时与所述凸部及所述激活区域接触的方式，形成在所述半导体衬底的上表面侧，其中，VLD是指横向变掺杂，
所述阱区域形成得比所述激活区域深，
所述内侧VLD区域构成为，在与所述激活区域接触的部分，深度与所述激活区域相同，从所述激活区域朝向所述凸部深度逐渐增大，在与所述凸部接触的部分，成为与所述凸部相同的深度。
CN201410136784.0A 2013-04-05 2014-04-04 半导体元件 Active CN104103676B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-079847 2013-04-05
JP2013079847A JP6020317B2 (ja) 2013-04-05 2013-04-05 半導体素子

Publications (2)

Publication Number Publication Date
CN104103676A CN104103676A (zh) 2014-10-15
CN104103676B true CN104103676B (zh) 2017-05-17

Family

ID=51567701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410136784.0A Active CN104103676B (zh) 2013-04-05 2014-04-04 半导体元件

Country Status (5)

Country Link
US (1) US9105486B2 (zh)
JP (1) JP6020317B2 (zh)
KR (1) KR101534104B1 (zh)
CN (1) CN104103676B (zh)
DE (1) DE102014202652B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7051641B2 (ja) * 2018-08-24 2022-04-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771604A (zh) * 2003-04-09 2006-05-10 欧佩克欧洲功率半导体有限责任公司 半导体元件及其制造方法
US7880272B2 (en) * 2005-01-31 2011-02-01 Infineon Technologies Ag Semiconductor device with near-surface compensation doping area and method of fabricating
US7951676B2 (en) * 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176778B1 (de) * 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
EP0310836A3 (de) 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
DE58907758D1 (de) 1988-09-20 1994-07-07 Siemens Ag Planarer pn-Übergang hoher Spannungsfestigkeit.
JPH07105485B2 (ja) 1988-11-22 1995-11-13 三菱電機株式会社 半導体装置及びその製造方法
JPH07273325A (ja) 1994-03-31 1995-10-20 Fuji Electric Co Ltd プレーナ型半導体素子およびその製造方法
US6215168B1 (en) * 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
JP4794545B2 (ja) * 2005-01-31 2011-10-19 新電元工業株式会社 半導体装置
JP4704283B2 (ja) * 2005-06-28 2011-06-15 住友化学株式会社 過酸化物分解触媒
JP2007096006A (ja) * 2005-09-29 2007-04-12 Nippon Inter Electronics Corp ガードリングの製造方法および半導体装置
JP4356764B2 (ja) * 2007-04-18 2009-11-04 株式会社デンソー 炭化珪素半導体装置
JP5092610B2 (ja) * 2007-08-01 2012-12-05 トヨタ自動車株式会社 半導体装置
JP2010186893A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP5517688B2 (ja) 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5656608B2 (ja) * 2010-12-17 2015-01-21 三菱電機株式会社 半導体装置
JP5928771B2 (ja) 2011-10-03 2016-06-01 オリンパス株式会社 基板検査装置および基板検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771604A (zh) * 2003-04-09 2006-05-10 欧佩克欧洲功率半导体有限责任公司 半导体元件及其制造方法
US7880272B2 (en) * 2005-01-31 2011-02-01 Infineon Technologies Ag Semiconductor device with near-surface compensation doping area and method of fabricating
US7951676B2 (en) * 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device

Also Published As

Publication number Publication date
KR20140121348A (ko) 2014-10-15
DE102014202652B4 (de) 2018-10-11
JP6020317B2 (ja) 2016-11-02
DE102014202652A1 (de) 2014-10-09
US20140299917A1 (en) 2014-10-09
JP2014204007A (ja) 2014-10-27
KR101534104B1 (ko) 2015-07-06
US9105486B2 (en) 2015-08-11
CN104103676A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN105047712B (zh) 纵向型半导体装置及其制造方法
US9653599B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN107078159B (zh) 半导体装置
CN107293579B (zh) 一种具有低导通压降的超结igbt
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
CN102842598B (zh) 用于功率半导体器件的改进的锯齿电场漂移区域结构
CN102683402B (zh) 一种平面栅电荷存储型igbt
US20150187877A1 (en) Power semiconductor device
JP2014056942A (ja) 電力用半導体装置
CN102820294A (zh) 超结mosfet和二极管的集成
CN104409519A (zh) 一种具有浮岛结构的二极管
CN109755289B (zh) 一种沟槽型超结功率器件
CN106549035A (zh) 半导体装置
CN108198857A (zh) 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构
CN104103522B (zh) 一种高耐压超结终端结构的制备方法
CN104103676B (zh) 半导体元件
KR20140077601A (ko) 전력 반도체 소자 및 그 제조 방법
CN108899363A (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN107275396B (zh) 一种沟槽栅igbt及其制作方法
CN106847923B (zh) 超结器件及其制造方法
US20150171198A1 (en) Power semiconductor device
CN108735737A (zh) 半导体装置及半导体装置的制造方法
CN203481235U (zh) 绝缘栅双极型晶体管
CN109065626B (zh) 一种具有介质阻挡层的槽栅dmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant