JP6017831B2 - 直列共振型ｄｃ／ｄｃコンバータ - Google Patents

Description

本発明は、直列共振型ＤＣ／ＤＣコンバータに関する。

電気自動車の高圧バッテリを充電する充電装置においては、直流電圧を昇圧して負荷としての高圧バッテリに対して昇圧した直流電圧を供給するため、直列共振型ＤＣ／ＤＣコンバータが用いられる。例えば、特許文献１には、直列共振型ＤＣ／ＤＣコンバータの一例が開示されている。従来の直列共振型ＤＣ／ＤＣコンバータでは、直列共振回路の共振周波数より高い周波数で高周波インバータを駆動し、且つ位相シフト制御方式によってゼロ電圧スイッチングを実現してスイッチング損失をなくす工夫がなされていた。

図６は、従来の直列共振型ＤＣ／ＤＣコンバータの構成を示す回路図である。また、図７は、従来の直列共振型ＤＣ／ＤＣコンバータの他の構成を示す回路図である。まず、従来の直列共振型ＤＣ／ＤＣコンバータの問題点について説明するため、図６を中心に、直列共振型ＤＣ／ＤＣコンバータ９０の回路構成、及び動作について説明する。
図６に示すように、直列共振型ＤＣ／ＤＣコンバータ９０は、ＤＣ電源１（直流電源）、フルブリッジ回路９２、直列共振回路３、高周波トランスＴＲ、ダイオード整流回路４、フィルタ回路５を含んで構成される。

フルブリッジ回路９２は、ＤＣ電源１の正極と負極との間に、直列接続された一組のスイッチング素子ＱＡ、及びスイッチング素子ＱＢと、もう一組のスイッチング素子ＱＣ、及びスイッチング素子ＱＤとから構成される。なお、図６に示すダイオードＤｓａ、ダイオードＤｓｂ、ダイオードＤｓｃ、及びダイオードＤｓｄは、それぞれスイッチング素子ＱＡ〜スイッチング素子ＱＤに対して逆並列に接続されたフライホイールダイオード（ＦＷＤ）を示している。また、図６に示すコンデンサＣｓａ、コンデンサＣｓｂ、コンデンサＣｓｃ、及びコンデンサＣｓｄは、それぞれスイッチング素子ＱＡ〜スイッチング素子ＱＤの寄生容量を示している。

スイッチング素子ＱＡ、及びスイッチング素子ＱＢの直列接続における直列接続点と、スイッチング素子ＱＣ、及びスイッチング素子ＱＤの直列接続点との間には、直列共振回路３の共振コンデンサＣｒ、共振インダクタＬｒ、高周波トランスＴＲの１次巻線が直列接続される。高周波トランスＴＲの２次巻線には、４個のダイオードＤ１、ダイオードＤ２、ダイオードＤ３、及びダイオードＤ４からなるダイオード整流回路４が接続される。このダイオード整流回路４の出力の両端には、コンデンサＣ１が設けられ、このコンデンサＣ１の両端において、直流電圧が生成される。さらに、ダイオード整流回路４には、コンデンサＣ２、及びインダクタＬｏからなるフィルタ回路５が接続される。フィルタ回路５は、コンデンサＣ１の両端において生成される直流電圧のリップル電圧を吸収する回路である。

なお、図７に示す直列共振型ＤＣ／ＤＣコンバータ９０ａは、図６に示す直列共振型ＤＣ／ＤＣコンバータ９０において、ダイオード整流回路４をダイオード整流回路４ａに置き換えた直列共振型ＤＣ／ＤＣコンバータである。図７に示すダイオード整流回路４ａは、高周波トランスＴＲの２次巻線にセンタータップを設け、２個のダイオードＤ１、及びダイオードＤ２で交流電圧を直流電圧に変換するダイオード整流回路である。以下、図８を参照しつつ、図６に示す直列共振型ＤＣ／ＤＣコンバータ９０の動作について説明する。

図８は、直列共振型ＤＣ／ＤＣコンバータ９０の動作波形図である。図８は、４つのスイッチング素子ＱＡ〜スイッチング信号各々を駆動するゲート信号ＶｇＡ〜ゲート信号ＶｇＤ、及び高周波トランスの一次電流波形Ｉ１を示す。
図８に示すように、ゲート信号ＶｇＡとゲート信号ＶｇＢとの間、及びゲート信号ＶｇＣとゲート信号ＶｇＤとの間には、それぞれ１８０°の位相差(半周期分)が設けられる。すなわち、スイッチング素子ＱＡとスイッチング素子ＱＢ、スイッチング素子ＱＣとスイッチング素子ＱＤは、それぞれ１８０°の位相差でオン（導通）、オフ（非導通）する。

スイッチング素子ＱＡのオン期間とスイッチング素子ＱＢのオン期間との間、及びスイッチング素子ＱＣのオン期間とスイッチング素子ＱＤのオン期間との間には、デッドタイムと呼ばれる両方のスイッチング素子がオフの期間(図８中にｔｄで示す)が設けられる。このデッドタイムを設けることにより、ＤＣ電源１の正極と負極との間の短絡を防いでいる。

また、スイッチング素子ＱＣとスイッチング素子ＱＤがオンする時刻は、スイッチング素子ＱＡとスイッチング素子ＱＢがオンする時刻に対して、それぞれ時間τだけ遅れている。直列接続されたスイッチング素子の組を、互いに時間τだけ遅らせて制御する方式を、一般に位相シフト方式と呼んでいる。この時間τからデッドタイムｔｄを除いた期間だけ、スイッチング素子ＱＡとスイッチング素子ＱＤ、またはスイッチング素子ＱＢとスイッチング素子ＱＣが同時にオンしており、この同時にオンしている期間に高周波トランスＴＲの一次電流Ｉ１が立ち上っていく。

例えば、スイッチング素子ＱＡとスイッチング素子ＱＤとがオンする期間（１）では、ゲート信号ＶｇＡがハイレベル（Ｈレベル）となり、スイッチング素子ＱＡがオンすると、次の電流経路（パス）で、高周波トランスＴＲの一次電流Ｉ１が立ち上っていく。すなわち、ＤＣ電源１の正極から、スイッチング素子ＱＡ、共振コンデンサＣｒ、共振インダクタＬｒ、高周波トランスＴＲ、スイッチング素子ＱＤ、ＤＣ電源１の負極のパスで一次電流Ｉ１が立ち上る。
この時の電流Ｉ１は、ほぼ共振コンデンサＣｒと共振インダクタＬｒとによる共振電流になる。通常、この共振周波数は、スイッチング素子ＱＡ〜スイッチング素子ＱＤのスイッチング周波数より低く設定される。

次に、ゲート信号ＶｇＤがロウレベル（Ｌレベル）となりスイッチング素子ＱＤがオフすると、図８に示すように、期間（２）に入り、一次電流Ｉ１は流れ続ける。この一次電流Ｉ１により、スイッチング素子ＱＣのコンデンサＣｓｃの放電とスイッチング素子ＱＤのコンデンサＣｓｄの充電とが同時に行なわれる。この充放電は短時間の間に行われ、この充放電が終わると、スイッチング素子ＱＣの並列ダイオードＤｓｃ（図８においてＱＣ−ｄで示す）がオンして、次のパスで高周波トランスＴＲの一次電流Ｉ１が流れ続ける。すなわち、スイッチング素子ＱＣの並列ダイオードＤｓｃ、スイッチング素子ＱＡ、共振コンデンサＣｒ、共振インダクタＬｒ、高周波トランスＴＲの１次側巻線、並列ダイオードＤｓｃのパスで一次電流Ｉ１が流れ続ける。

この途中でスイッチング素子ＱＣに素子をオンさせるゲート信号ＶｇＣが入力されるが、スイッチング素子ＱＣはオンせず、並列ダイオードＤｓｃに一次電流Ｉ１が流れ続ける。この一次電流Ｉ１が、やがて図８に示すように、正の値から０を切って負の値へと反転すると、ようやく並列ダイオードＤｓｃがオフし、スイッチング素子ＱＣがオンし、且つスイッチング素子ＱＡの並列ダイオードＤｓａがオンして期間（３）に入る。
この期間（３）において、ゲート信号ＶｇＡがＬレベルとなりスイッチング素子ＱＡもオフする。次にデットタイムｔｄ後にゲート信号ＶｇＢがＨレベルになることによりスイッチング素子ＱＢがオンする。以降、期間（１）〜（３）と同じ動作が、極性だけが反転した状態で行われる。

特開２００８−２７１７５７号公報

以上の動作説明から判るように、スイッチング素子ＱＡまたはスイッチング素子ＱＢがオンする時は、一次電流Ｉ１が遅れて立ち上がってくるのでゼロ電流スイッチング(以下ＺＣＳという)となり、スイッチング損失がなくなる。また、スイッチング素子ＱＡまたはスイッチング素子ＱＢがオフする時は、スイッチング素子に接続された並列ダイオードがオンしているので、ゼ口電圧スイッチング(以下ＺＶＳという)となり、スイッチング損失は発生しない。そして、スイッチング素子ＱＣまたはスイッチング素子ＱＤが実際にオンする時は、電圧も電流もほぼ０の状態であるので、この場合もスイッチング損失は発生しない。

これに対して、スイッチング素子ＱＣまたはスイッチング素子ＱＤがオフする時は、一次電流Ｉ１のピーク値付近で、スイッチング素子がオフして電流の流れを切ることになる。
この時、前述のようにスイッチング素子の並列コンデンサが充電されるので、それに従ってスイッチング素子の端子間電圧（両端電圧）が上がっていく。図９は、スイッチング素子ＱＤの電流と電圧の動きを示している。図９に示すように、スイッチング素子ＱＤがオフすると、それまで流れていたスイッチング素子ＱＤの電流ピークＩｐが素子のフォールタイムｔｆに従って０に下がっていく。

しかしながら、この期間では負荷電流（一次電流Ｉ１）はほぼＩｐに保たれているので、その電流でスイッチング素子ＱＤのコンデンサＣｓｄを充電し、かつスイッチング素子ＱＣのコンデンサＣｓｃを放電することになる。したがって、このコンデンサＣｓｃの静電容量が小さいと、大きな電流で充電されるため、短時間でスイッチング素子ＱＤの端子間電圧が立ち上ってしまい（図９にＶｏｆｆで示す)、オフ時に大きなスイッチング損失が発生するという問題がある。

上述した課題を解決するために、本発明の直列共振型ＤＣ／ＤＣコンバータは、直流電圧を供給する直流電源と、それぞれにダイオードが逆並列に接続された第１スイッチング素子、及び第２スイッチング素子を直列接続した第１スイッチ回路と、それぞれにダイオードが逆並列に接続されるとともにコンデンサが並列接続された第３スイッチング素子、及び第４スイッチング素子を直列接続した第２スイッチ回路とを、前記直流電源の正極と負極との間に並列接続して構成されるフルブリッジ回路と、前記フルブリッジ回路の第１スイッチ回路の出力に接続される共振コンデンサ、及び共振インダクタからなる直列回路と、１次側巻線及び２次側巻線を有し、前記１次側巻線の一端が前記直列回路の前記共振インダクタに接続され、前記１次側巻線の他端が前記フルブリッジ回路の第２スイッチ回路の出力に接続されるトランスと、前記トランスの前記２次側巻線に接続されて直流電圧を負荷に対して出力する整流回路と、前記整流回路の出力電力に応じて前記フルブリッジ回路のスイッチング素子を駆動する制御回路と、を備え、前記制御回路は、前記第１スイッチ回路のスイッチング素子を、デッドタイムを設けて交互にオンまたはオフし、前記第２スイッチ回路のスイッチング素子において、前記第３スイッチング素子に対しては、前記第１スイッチ回路の前記第２スイッチング素子の駆動信号の立ち上がりに同期させ、一方、前記第４スイッチング素子に対しては、前記第１スイッチ回路の前記第１スイッチング素子の駆動信号の立ち上がりに同期させ、それぞれの駆動信号のデューティを変化させることを特徴とする。

また、本発明は、上述の直列共振型ＤＣ／ＤＣコンバータにおいて、前記制御回路は、運転スタート時または無負荷運転時に、前記第２スイッチ回路のスイッチング素子を、それぞれの駆動信号のデューティを０％にしてオフし、前記第１スイッチ回路のスイッチング素子を交互にオンまたはオフすることを特徴とする。

本発明は、スイッチング素子ＱＣ、及びスイッチング素子ＱＤ（第２スイッチ回路のスイッチング素子）に、それぞれ寄生コンデンサではないコンデンサを並列接続したので、スイッチング素子の両端間電圧の立ち上がりを遅らせることが出来る。そのため、本発明によれば、スイッチング損失の少ない直列共振型ＤＣ／ＤＣコンバータを提供することができる。

本発明の一実施形態である直列共振型ＤＣ／ＤＣコンバータの構成を示す回路図である。 運転スタート時の並列コンデンサＣｃの充放電電流の電流経路を示す図である。 軽負荷運転時における過電流現象を説明するためのシミュレーション波形図である。 直列共振型ＤＣ／ＤＣコンバータ１０の動作波形図である。 軽負荷運転時における直列共振型ＤＣ／ＤＣコンバータ１０のシミュレーション波形図である。 従来の直列共振型ＤＣ／ＤＣコンバータの構成を示す回路図である。 従来の直列共振型ＤＣ／ＤＣコンバータの他の構成を示す回路図である。 直列共振型ＤＣ／ＤＣコンバータ９０の動作波形図である。 スイッチング素子ＱＤの電流と電圧の動きを示している。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、本発明の一実施形態である直列共振型ＤＣ／ＤＣコンバータの構成を示す回路図である。なお、図１において図６と同一の部分については同一の符号を付している。
図１に示すように、直列共振型ＤＣ／ＤＣコンバータ１０は、ＤＣ電源１（直流電源）、フルブリッジ回路２、直列共振回路３、高周波トランスＴＲ、ダイオード整流回路４、フィルタ回路５、及び制御回路６を含んで構成される。

ＤＣ電源１は、例えば、交流をダイオード整流器などで整流して作られた直流電源である。もちろん、ＤＣ電源１は、その他の蓄電池等の直流電源であってもよい。
フルブリッジ回路２は、半導体スイッチであるスイッチング素子ＱＡ〜スイッチング素子ＱＤから構成され、ＤＣ電源１の直流電力を高周波パルス電圧に変換する。なお、スイッチング素子ＱＡ〜スイッチング素子ＱＤには、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；IGBT）や電界効果トランジスタ（Field Effect Transistor；FET）などが用いられる。本実施形態では、フルブリッジ回路２には、スイッチング素子としてＩＧＢＴが用いられている。フルブリッジ回路２の詳細な構成については後述する。

直列共振回路３は、フルブリッジ回路２の出力に接続された共振コンデンサＣｒと、高周波トランスＴＲの１次側巻線に接続される共振インダクタＬｒとから構成される。ここで、共振インダクタＬｒを、高周波トランスＴＲの漏れインダクタンスに置き換えてもよい。
フルブリッジ回路２と、直列共振回路３とによりフルブリッジ型インバータ回路を構成し、ＤＣ電源１の直流出力を、高周波のほぼ正弦波交流に変換する。
高周波トランスＴＲは、フルブリッジ型インバータ回路の出力である交流電圧を、１次巻線と２次巻線との巻数の比（変圧比）に応じて変圧し、すなわち、負荷回路７にとって適した交流電圧に変換し、ダイオード整流回路４の２つの接続点に印加する。

ダイオード整流回路４は、正極側と負極側との間に逆方向に直列接続されたダイオードＤ１、及びダイオードＤ２、同じく正極側と負極側との間に逆方向に直列接続されたダイオードＤ３、及びダイオードＤ４、正極側と負極側との間に接続されたコンデンサＣ１により構成される。ダイオードＤ１、及びダイオードＤ２の接続点には、高周波トランスＴＲの２次巻線の一端が、ダイオードＤ３、及びダイオードＤ４の接続点には、高周波トランスＴＲの２次巻線の他端が、それぞれ接続される。
ダイオード整流回路４は、高周波トランスＴＲの出力である交流電圧を、負荷回路７に与える所定の直流電圧に変換し、コンデンサＣ１の両端に直流電圧を生成する。なお、ダイオード整流回路４を、従来と同じく、図７に示すダイオード整流回路４ａに置き換えてもよい。

フィルタ回路５は、コンデンサＣ２、及びインダクタＬｏから構成される。インダクタＬｏの一端はダイオード整流回路４の正極側に接続される。コンデンサＣ２の一端は、インダクタＬｏの他端、及び負荷回路７の正極側に接続され、コンデンサＣ２の他端は負荷回路７の負極側に接続される。フィルタ回路５は、コンデンサＣ１の両端に生成された直流電圧のリップル電圧を吸収して、負荷回路７の正極側と負極側との間に所定の直流電圧を供給する。なお、フィルタ回路５は、直列共振型ＤＣ／ＤＣコンバータ１０の必須の構成要件ではなく、省略することもできる。

制御回路６は、負荷回路７に所定の直流電力が与えられるように、負荷電圧ＶＬ、負荷電流ＩＬに応じて、フルブリッジ回路２を構成する各スイッチング素子ＱＡ〜スイッチング素子ＱＤ各々のオン（導通）またはオフ（非導通）を行なうゲート信号ＶｇＡ〜ゲート信号ＶｇＤを生成する。なお、負荷電圧ＶＬ、及び負荷電流ＩＬは、それぞれ、例えば負荷回路７とフィルタ回路５との間に設けられる電圧センサ（図１において不図示）、電流センサにより測定することができる。

以上が直列共振型ＤＣ／ＤＣコンバータ１０の構成である。制御回路６によるスイッチング素子のオンオフ制御については後述することとし、まず本願の特徴的部分であるフルブリッジ回路２の構成について説明する。
フルブリッジ回路２は、ＤＣ電源１の正極と負極との間に、直列接続された一組のスイッチング素子ＱＡ、及びスイッチング素子ＱＢ（第１スイッチ回路）と、もう一組のスイッチング素子ＱＣ、及びスイッチング素子ＱＤ（第２スイッチ回路）とから構成される。より具体的には、図１に示すように、スイッチング素子ＱＡにおいて、コレクタ端子はＤＣ電源１の正極側に接続され、ゲート端子は制御回路６に接続され、エミッタ端子はスイッチング素子ＱＢのコレクタ端子と接続される。また、スイッチング素子ＱＢにおいて、コレクタ端子はスイッチング素子ＱＡのエミッタ端子に接続され、ゲート端子は制御回路６に接続され、エミッタ端子はＤＣ電源１の負極側に接続される。このスイッチング素子ＱＡとスイッチング素子ＱＢとの共通接続点が第１スイッチ回路の出力ノードとなり、共振コンデンサＣｒの一端に接続される。

また、スイッチング素子ＱＣにおいて、コレクタ端子はＤＣ電源１の正極側に接続され、ゲート端子は制御回路６に接続され、エミッタ端子はスイッチング素子ＱＤのコレクタ端子と接続される。また、スイッチング素子ＱＤにおいて、コレクタ端子はスイッチング素子ＱＣのエミッタ端子に接続され、ゲート端子は制御回路６に接続され、エミッタ端子はＤＣ電源１の負極側に接続される。このスイッチング素子ＱＣとスイッチング素子ＱＤとの共通接続点が第２スイッチ回路の出力ノードとなり、高周波トランスＴＲの１次巻線の他端と接続される。なお、高周波トランスＴＲの一端は共振インダクタＬｒを介して共振コンデンサＣｒの他端に接続される。
制御回路６は、スイッチング素子ＱＡ〜スイッチング素子ＱＤそれぞれのゲート端子に対して、ゲート信号ＶｇＡ〜ゲート信号ＶｇＤを出力し、各スイッチング素子をオンまたはオフする制御を行なう。

また、図１に示すダイオードＤｓａ、ダイオードＤｓｂ、ダイオードＤｓｃ、及びダイオードＤｓｄは、それぞれスイッチング素子ＱＡ〜スイッチング素子ＱＤが内蔵するフライホイールダイオード（ＦＷＤ）を示している。各ダイオードは、対応するスイッチング素子に対して逆並列に、すなわち、アノード側がエミッタ端子に、カソード側がコレクタ端子に接続されている。
また、図１において、図６、及び図７に示すスイッチング素子の寄生容量であるコンデンサＣｓａ、コンデンサＣｓｂ、コンデンサＣｓｃ、及びコンデンサＣｓｄは、省略しているが、それぞれの対応するスイッチング素子のコレクタ・エミッタ間に並列に接続されている。

以上の様に構成されたフルブリッジ回路２は、従来の直列共振型ＤＣ／ＤＣコンバータ９０におけるフルブリッジ回路９２と相違して、スイッチング素子ＱＣ、及びスイッチング素子ＱＤの端子間に、並列コンデンサＣｃ、並列コンデンサＣｄが接続される。この理由は、次の通りである。
すなわち、「発明が解決しようとする課題」の欄において記載したように、スイッチング素子ＱＣまたはスイッチング素子ＱＤがオフする時は、並列コンデンサの静電容量が小さいと、大きな電流で充電される。そのため、スイッチング素子ＱＤを例にとると、スイッチング素子ＱＤの端子間電圧が短時間で立ち上ってしまい（図９にＶｏｆｆで示す)、オフ時に大きなスイッチング損失が発生するという問題が発生する。

この問題が発生しないようにするため、スイッチング素子ＱＣ、及びスイッチング素子ＱＤには、並列コンデンサを外部から接続する必要がある。これが図６、及び図７に示すフルブリッジ回路９２との相違点である。すなわち、フルブリッジ回路２では、図１に示すように、スイッチング素子ＱＣ、及びスイッチング素子ＱＤに対して、外部から並列コンデンサが、すなわち寄生容量ではない並列コンデンサＣｃ、及び並列コンデンサＣｄがそれぞれスイッチング素子の端子間に接続される。
この外部から接続された並列コンデンサに必要な静電容量は、次のように決めることができる。並列コンデンサＣｄに充電される電荷量ｑｄは、ｑｄ=（Ｉｐ／２）×（ｔｆ／２）=Ｉｐ×（ｔｆ／４）となるので、立ち上り電圧Ｖｏｆｆは、Ｖｏｆｆ＝ｑｄ/Ｃｄ＝Ｉｐ×ｔｆ／（Ｃｄ×４）となる。
この時に発生するスイッチング損失Ｅｏｆｆは、次の式（１）で表される。

従ってこのスイッチング損失Ｅｏｆｆを抑えるためには、並列コンデンサＣｄの静電容量値を大きくする必要があることが判る。そのため、フルブリッジ回路２では、図１に示すように、スイッチング素子ＱＣ、及びスイッチング素子ＱＤに対して、外部から、寄生容量ではない並列コンデンサＣｃ、及び並列コンデンサＣｄがそれぞれ接続されている。なお、並列コンデンサＣｃ、並列コンデンサＣｄの静電容量値は、図１において不図示の寄生容量によるコンデンサＣｓａ〜コンデンサＣｓｄの静電容量値が数百ｐＦ〜１５００ｐＦであるのに対して、この値より２桁大きい、すなわち１００倍以上の値である。
また、フルブリッジ回路２の場合、図９に示すｔｆ後も並列コンデンサＣｄ、並列コンデンサＣｃの充放電は、並列コンデンサＣｃの電荷が０になるまで続くが、この充放電は、通常、図８に示すデッドタイムｔｄ期間中に十分完了する。

ところで、並列コンデンサを外付けすることによりスイッチング損失を抑える上述のような構成としても、スイッチング素子の駆動制御を従来の位相シフト方式により行なう場合、次に説明する問題がある。すなわち、外付けしたコンデンサの充放電電流が、過大になる場合があり、スイッチング素子の破損を招く場合があるという問題がある。コンデンサの充放電電流が、過大になる場合とは、(ａ)直列共振型ＤＣ／ＤＣコンバータの運転スタート時、（ｂ）無負荷運転時、（ｃ）軽負荷運転時の場合である。以下、（ａ）〜（ｃ）の各場合における現象について、図２、及び図３を用いて説明する。

図２は、運転スタート時の並列コンデンサＣｃの充放電電流の電流経路を示す図である。また、図３は、軽負荷運転時における過電流現象を説明するためのシミュレーション波形図である。
図２においては、図１におけるＤＣ電源１、フルブリッジ回路２、直列共振回路３、高周波トランスＴＲを抜き出して示している。また、図２において、並列コンデンサＣｃと並列コンデンサＣｄとは、それぞれスイッチング素子ＱＣ、スイッチング素子ＱＤの並列コンデンサである。

まず、運転スタート時の現象について説明する。運転スタート時には、ＤＣ電源１はすでに立ち上がっており、出力電圧が確立して電圧レベルがＥｄの直流電圧になっている。そのため、並列コンデンサＣｃと並列コンデンサＣｄの両端には、それぞれＥｄ／２ずつの電圧レベルの電圧が印加されている。
この時、運転スタート信号が制御回路６に入力され、例えばゲート信号ＶｇＣがＨレベルとなってスイッチング素子ＱＣがオンする。並列コンデンサＣｃは、スイッチング素子ＱＣにより短絡されるので、放電電流（図２においてＩｃｃで示す）が図２に示すように流れる。また、同時に並列コンデンサＣｄへの充電電流（図２においてＩｃｄで示す）がＤＣ電源１からスイッチング素子ＱＣを通って流れる。

放電電流Ｉｃｃ、充電電流Ｉｃｄが流れるパスは、低インピーダンスである。そのため、放電電流Ｉｃｃも充電電流Ｉｃｄも過電流となり、スイッチング素子の過電流耐量を超えると、スイッチング素子破損を招く場合がある。なお、スイッチング素子ＱＤが先にオンした場合も、スイッチング素子ＱＣが先にオンした場合と同様の現象が生じるため、スイッチング素子の破損を招く場合がある。

次に、無負荷時の現象について説明する。無負荷運転時には、高周波トランスＴＲがハイインピーダンス状態になるので、直列共振回路３の共振コンデンサＣｒ、及び共振インダクタＬｒ、高周波トランスＴＲの１次巻線からなる直列回路には殆ど電流が流れない。このため、上述した運転スタート時にスイッチング素子ＱＣ、スイッチング素子ＱＤがオン、オフするときと同じ現象が発生し、過電流が流れてスイッチング素子の破損を招く場合がある。

次に軽負荷運転時の現象について説明する。軽負荷運転時の場合、直列共振回路３の共振コンデンサＣｒ、及び共振インダクタＬｒ、高周波トランスＴＲの１次巻線からなる直列回路には小さな負荷電流（一時電流Ｉ１）が流れる。そのため、スイッチング素子の駆動制御を従来の位相シフト方式により行なう場合、次のように過電流が発生する。すなわち、スイッチング素子ＱＣ、スイッチング素子ＱＤのデッドタイム期間中に、それぞれの並列コンデンサＣｃ、並列コンデンサＣｄの充放電が完了できず、並列コンデンサの両端に電圧が残ったままスイッチング素子がオンしてしまう。そして、スイッチング素子がオンするその瞬間に残電圧の充放電が、図２に示した場合と同じ経路で行われ、過電流が発生する。

図３（ａ）には、シミュレーションによる軽負荷時の過電流現象を示してある。なお、図３（ｂ）は、図３（ａ）において、スイッチング素子ＱＣへの駆動信号がＬレベルになってから、スイッチング素子ＱＤへの駆動信号がＨレベルとなるまでのデッドタイムにおける電圧、電流の変化の様子を拡大して示している。また、図３に示す符号のうち、ＱＣ電圧、ＱＤ電圧とは、それぞれスイッチング素子ＱＣ、スイッチング素子ＱＤのコレクタ・エミッタ間の端子間電圧、ＱＣ電流とは、コレクタ・エミッタ間に流れるオン時の電流を示す。また、Ｃｃ電流とは、並列コンデンサＣｃに流れる放電電流、Ｃｄ電流とは、並列コンデンサＣｄに流れる充電電流を示す。
図３（ｂ）に示すように、スイッチング素子ＱＤがオフすると、並列コンデンサの充放電が始まり、スイッチング素子ＱＣの電圧が下がってくる。しかし、直列共振回路３の共振コンデンサＣｒ、及び共振インダクタＬｒ、高周波トランスＴＲの１次巻線からなる直列回路に流れる負荷電流が小さいので、並列コンデンサＣｃの放電が完了する前にスイッチング素子ＱＣがオンしてＣｃ電流、Ｃｄ電流による過電流が発生していることが判る。

そこで、上記の各現象において説明した直列共振型ＤＣ／ＤＣコンバータ１０の並列コンデンサに過電流が流れてスイッチング素子の破損を招くことを防ぐため、本実施形態では以下に説明する制御方式により、制御回路６がスイッチング素子ＱＡ〜スイッチング素子ＱＤを駆動する。制御回路６は、スイッチング素子ＱＡ〜スイッチング素子ＱＤを駆動する制御信号（図１に示すようにゲート信号ＶｇＡ〜ＶｇＤとする）を、直列共振型ＤＣ／ＤＣコンバータ１０に接続される負荷（負荷回路７）の状態に応じて出力する。

制御回路６は、直列共振型ＤＣ／ＤＣコンバータ１０の運転スタート時に、不図示の外部装置から運転スタート信号を受信すると、次に説明するようにゲート信号ＶｇＡ〜ＶｇＤを出力し、フルブリッジ回路２を等価的にハーフブリッジ回路として動作させる制御を行なう。また、制御回路６は、図１に示すように、負荷状態検出回路６ａを有している。負荷状態検出回路６ａは、直列共振型ＤＣ／ＤＣコンバータ１０の起動後に、負荷電圧ＶＬと負荷電流ＩＬとを検出して、その組合せ、例えば積算値が予め設定された所定電力以下にあるか否かを判定する。

制御回路６は、負荷状態検出回路６ａが予め設定された所定電力以下であると判定した場合、直列共振型ＤＣ／ＤＣコンバータ１０の負荷が無負荷であると判定して、次に説明するようにゲート信号ＶｇＡ〜ＶｇＤを出力し、フルブリッジ回路２を制御する。この場合も、フルブリッジ回路２は、ハーフブリッジ回路として動作する。なお、図１において、負荷状態検出回路６ａの負荷電圧ＶＬと負荷電流ＩＬとの検出を、フィルタ回路５を通った後の直流電力を用いているが、ダイオード整流回路４を通った後の直流電力を用いてもよい。

一方、負荷が無負荷でない場合（軽負荷を含む）、制御回路６は、後述するようにゲート信号ＶｇＡ〜ＶｇＤを出力し、フルブリッジ回路２を制御する。この場合、フルブリッジ回路２は、本来のフルブリッジ回路として動作する。
なお、制御回路６は、図１に示すように、過電流検出回路６ｂを有している。この過電流検出回路６ｂは、フルブリッジ回路２に流れる電流を測定する回路である。制御回路６が、過電流検出回路６ｂが検出する一次電流Ｉ１が過電流である場合、外部に対してフルブリッジ回路２が故障であることを表す報知信号を出力する構成としてもよい。

図１に示すように、スイッチング素子ＱＣ、スイッチング素子ＱＤには並列コンテンサが素子の端子間に並列に接続されている一方、スイッチング素子ＱＡ、スイッチング素子ＱＢには並列コンデンサが接続されていない。スイッチング素子には、上述の通り素子が元々持っている寄生容量が存在し、この静電容量値は、数１００〜１５００ｐＦ程度の容量値である。
無負荷時と運転スタート時に並列コンデンサの充放電電流が過大になる原因は、以下の通りである。すなわち、直列共振回路３に電流が殆ど流れない状態で、スイッチング素子のオン-オフが行われるため、オフしていた素子がオンした瞬間にその並列コンデンサから放電電流が流れると同時にオフした素子の並列コンデンサへの充電電流が流れ込むことによる。

このように、スイッチング素子ＱＡ、スイッチング素子ＱＢ側には外付けコンデンサがなく、スイッチング素子ＱＣ、スイッチング素子ＱＤ側にだけに外付けコンデンサを付けている。そのため、制御回路６により、スイッチング素子ＱＡ、スイッチング素子ＱＢだけを交互にスイッチングすると、フルブリッジ回路２はハーフブリッジ回路として等価的に動作する。この時、スイッチング素子ＱＣの並列コンデンサＣｃ、スイッチング素子ＱＤの並列コンデンサＣｄの充放電は、直列共振回路３と高周波トランスＴＲの１次側巻線を介して行われるので、過電流になることがない。また、運転スタート時も無負荷運転時も負荷電流は殆ど要求されないので並列コンデンサＣｃ、並列コンデンサＣｄの容量が不足することはない。

なお、運転スタート時も無負荷運転時から負荷が増えた動作に移行する場合、制御回路６によるフルブリッジ回路２の制御をフルブリッジ制御に切り替える。この切替後の制御回路６が出力するゲート信号は、後述する軽負荷時の動作におけるゲート信号と同様にＶｇＣ、ＶｇＤのデューティ(Ｄｕｔｙ)が可変となる信号となる（図４参照）。これにより、スイッチング素子ＱＣまたはスイッチング素子ＱＤ側のスイッチング素子がオンする時には、次に説明する軽負荷時と同様に、並列コンデンサが放電された後のタイミングになり、こうした場合にも過電流が発生することがない。

次に、直列共振型ＤＣ／ＤＣコンバータ１０の軽負荷時における動作について説明する。図４は、直列共振型ＤＣ／ＤＣコンバータ１０の動作波形図である。
本特許の提案する制御方式は、上述した位相シフト制御方式のように、スイッチング素子ＱＣ、スイッチング素子ＱＤのオン信号（ゲート信号）を、スイッチング素子ＱＡ、スイッチング素子ＱＢのオン信号に対して時間τだけ位相差を設けて出力する構成ではない（図８参照）。本実施形態では、制御回路６が上述の位相シフト制御ではなく、図４に示すように、スイッチング素子ＱＡ、及びスイッチング素子ＱＤ、またはスイッチング素子ＱＢ、及びスイッチング素子ＱＣを同時にオンして、かつスイッチング素子ＱＣ、及びスイッチング素子ＱＤだけをパルス幅変調（Pulse Width Modulation；ＰＷＭ）制御する。

このような制御によって、軽負荷時にデューティが小さくなった場合であっても、スイッチング素子ＱＣのゲート信号ＶｇＡとスイッチング素子ＱＤのゲート信号ＶｇＤとの問のデッドタイムが十分に大きく取れる。これにより、並列コンデンサＣｃ、及び並列コンデンサＣｄの充放電をデッドタイムにおいて完全に行うことができる。しかも従来方式と定常動作における制御は、負荷に応じてゲート信号ＶｇＡのデューティとゲート信号ＶｇＤのデューティとが変わるだけであり、制御の方法は軽負荷時と何も変わらない。以下、図４を参照しつつ、制御回路６が行うスイッチング素子をオンまたはオフするＰＷＭ制御動作について詳細に説明する。

まず、期間（１）では、スイッチング素子ＱＡとスイッチング素子ＱＤとが同時にオンし、以下のパスで、直列共振回路３による共振電流（一次電流Ｉ１）が立ち上がる。すなわち、ＤＣ電源１、スイッチング素子ＱＡ、共振コンデンサＣｒ、共振インダクタＬｒ、高周波トランスＴＲ、スイッチング素子ＱＤ、ＤＣ電源１のパスで、共振電流が立ち上る。この時、スイッチング素子ＱＡは電流が０で立ち上るのでＺＣＳとなり、スイッチング素子ＱＤはこの時点での電圧がほぼ０なのでＺＶＳとなり、いずれの素子にもスイッチング損失は発生しない。

次に、期間（２）でスイッチング素子ＱＤがオフすると、共振インダクタＬｒの作用により電流が流れ続け、スイッチング素子ＱＣの並列コンデンサＣｃの放電とスイッチング素子ＱＤの並列コンデンサＣｄの充電とが同時に行なわれる。この充放電は短時間の内に行われ、この充放電が終わると、スイッチング素子ＱＣの並列ダイオードＤｓｃがオンして、以下の電流経路（パス）で、一次電流Ｉ１が減衰しながら流れる。すなわち、スイッチング素子ＱＣの並列の並列ダイオードＤｓｃ、スイッチング素子ＱＡ、共振コンデンサＣｒ、共振インダクタＬｒ、高周波トランスＴＲ、スイッチング素子ＱＣの並列ダイオードＤｓｃのパスで、一次電流Ｉ１が減衰しながら流れ続ける。

やがて一次電流Ｉ１が０になると、スイッチング素子ＱＣのダイオードＤｓｃがオフの期間である期間（３）になる。この期間において、並列コンデンサＣｃの電圧（端子間電圧）は、ほぼ０で維持される。
次に、期間（４）に至ると、スイッチング素子ＱＡがオフするが、一次電流Ｉ１が０なのでＺＣＳとなってオフ時のスイッチング損失は発生しない。次にスイッチング素子ＱＢとスイッチング素子ＱＣとが同時にオンする。以降、期間（１）〜（４）と同じ動作が、スイッチング素子ＱＡとスイッチング素子ＱＤについて、極性だけが反転した状態で行われるが、いずれの素子にもスイッチング損失は発生しない。

従来の位相シフト制御方式では、期間（２）の途中においてスイッチング素子ＱＣにゲート信号ＶｇＣが入力され、素子はオンするが実際にはスイッチング素子ＱＣには電流（端子間電流）が流れず、スイッチング素子ＱＣのダイオードＤｓｃがオンする。よって、本方式のように、ゲート信号ＶｇＣとゲート信号ＶｇＢとの立ち上がり（ＬレベルからＨレベルへの変化）を揃えて、スイッチング素子ＱＣのオンとスイッチング素子ＱＢのオンとが同時になっても制御動作は従来とは何ら変わりがない。つまり、他の動作については従来の位相シフト制御方式と何ら変わることなく、スイッチング素子ＱＣを駆動するゲート信号ＶｇＣとスイッチング素子ＱＤを駆動するゲート信号ＶｇＤとの間のデッドタイムを実質的に長くできる。

以上説明したように、本実施形態の直列共振型ＤＣ／ＤＣコンバータ１０では、制御回路６が、運転スタート時と無負荷運転時にはスイッチング素子ＱＡ、スイッチング素子ＱＢ側（フルブリッジ回路の第１スイッチ回路のスイッチング素子）だけをスイッチングする。これにより、フルブリッジ回路２は、等価的にハーフブリッジ回路として運転する。これにより、スイッチング素子ＱＣ、及びスイッチング素子ＱＤの並列コンデンサＣｃ、並列コンデンサＣｄを、負荷回路（直列共振回路３、高周波トランスＴＲの１次巻線からなる直列回路）を通して充放電することになり、並列コンデンサＣｃ、及び並列コンデンサＣｄによる過電流の発生を防ぐことができる。

また、制御回路６によるスイッチング素子の制御を、スイッチング素子ＱＣ、及びスイッチング素子ＱＤのオン信号（ゲート信号）を、スイッチング素子ＱＡ、及びスイッチング素子ＱＢのオン信号に対して時間τだけ遅らせる位相シフト制御ではなく、次の制御にした。すなわち、制御回路６は、スイッチング素子ＱＡ、及びスイッチング素子ＱＤ、またはスイッチング素子ＱＢ、及びスイッチング素子ＱＣを同時にオンして、スイッチング素子ＱＣ、及びスイッチング素子ＱＤ側（フルブリッジ回路の第２スイッチ回路のスイッチング素子）だけをＰＷＭ制御する。

そのため、軽負荷時にデューティが小さくなった場合にもスイッチング素子ＱＣのゲート信号ＶｇＣとスイッチング素子ＱＤのゲート信号ＶｇＤとの間のデッドタイムが十分に大きく取れることになる。従って、並列コンデンサＣｃ、及び並列コンデンサＣｄの充放電の完了後に、スイッチング素子ＱＣまたはスイッチング素子ＱＤはオンすることになるので並列コンデンサＣｃ、及び並列コンデンサＣｄの充放電による過電流がなくなる。また、スイッチング素子ＱＣまたはスイッチング素子ＱＤは、電圧０でスイッチングするＺＶＳとなり、スイッチング素子ＱＣ、及びスイッチング素子ＱＤのオン時のスイッチング損失もなくなる。なお、従来方式と定常動作（負荷に応じてデューティを変えるＰＷＭ制御による運転動作）は何も変わらない。

図５は、軽負荷運転時における直列共振型ＤＣ／ＤＣコンバータ１０のシミュレーション波形図である。図５では、本発明の制御方式を用いた場合のスイッチング素子ＱＣ、及びスイッチング素子ＱＤのオン、オフ時のシミュレーション波形を示している。なお、図５に示す符号のうち、ＱＣ電圧、ＱＤ電圧とは、それぞれスイッチング素子ＱＣ、スイッチング素子ＱＤのコレクタ・エミッタ間の端子間電圧、ＱＣ電流とは、コレクタ・エミッタ間に流れるオン時の電流を示す。また、Ｃｃ電流とは、並列コンデンサＣｃに流れる放電電流、バス電流とは、並列コンデンサＣｄに流れる充電電流を示す。
図５では、軽負荷時なのでスイッチング素子ＱＤのオン時間は短く、ゲート信号ＶｇＣが短時間入っている。つまり、制御回路６は、デューティの小さいゲート信号ＶｇＣ、ゲート信号ＶｇＤを、それぞれスイッチング素子ＱＣ、及びスイッチング素子ＱＤに出力している。

図５に示すように、スイッチング素子ＱＤがオフすると、スイッチング素子ＱＣの電圧とスイッチング素子ＱＤの電圧が反転し始める。やがて、スイッチング素子ＱＣの電圧が０になり、その後十分な時間経過後スイッチング素子ＱＣがオンする。図５に示すように、直列共振型ＤＣ／ＤＣコンバータ１０では、図３と異なりバス電流（過電流）が流れていないことが判る。すなわち、軽負荷時において、十分なデッドタイムが得られるので、並列コンデンサＣｃ，及び並列コンデンサＣｄの充放電電が確実に行なわれ、スイッチング素子ＱＣまたはスイッチング素子ＱＤのオン時には、スイッチング素子はＺＶＳとなって過電流が発生しなくなる。

このように、本発明の直列共振型ＤＣ／ＤＣコンバータ１０は、直流電圧を供給するＤＣ電源１（直流電源）を備える。また、直列共振型ＤＣ／ＤＣコンバータ１０は、それぞれにダイオードが逆並列に接続されたスイッチング素子ＱＡ（第１スイッチング素子）、及びスイッチング素子ＱＢ（第２スイッチング素子）を直列接続した第１スイッチ回路と、それぞれにダイオードが逆並列に接続されるとともにコンデンサが並列接続されたスイッチング素子ＱＣ（第３スイッチング素子）、及びスイッチング素子ＱＤ（第４スイッチング素子）を直列接続した第２スイッチ回路とを、ＤＣ電源１の正極と負極との間に並列接続して構成されるフルブリッジ回路２（フルブリッジ回路）を備える。また、直列共振型ＤＣ／ＤＣコンバータ１０は、フルブリッジ回路２の第１スイッチ回路の出力に接続される共振コンデンサＣｒ（共振コンデンサ）、及び共振インダクタＬｒ（共振インダクタ）からなる直列共振回路３（直列回路）を備える。また、直列共振型ＤＣ／ＤＣコンバータ１０は、１次側巻線及び２次側巻線を有し、１次側巻線の一端が直列共振回路３の共振インダクタＬｒに接続され、１次側巻線の他端がフルブリッジ回路２の第２スイッチ回路の出力に接続される高周波トランスＴＲ（トランス）を備える。また、直列共振型ＤＣ／ＤＣコンバータ１０は、高周波トランスＴＲの２次側巻線に接続されて直流電圧を負荷に対して出力するダイオード整流回路４（整流回路）と、ダイオード整流回路４の出力電力に応じてフルブリッジ回路２のスイッチング素子を駆動する制御回路６（制御回路）と、を備える。

本発明の直列共振型ＤＣ／ＤＣコンバータ１０は、スイッチング素子ＱＣ、及びスイッチング素子ＱＤ（第２スイッチ回路のスイッチング素子）に、それぞれ寄生コンデンサではないコンデンサ（並列コンデンサＣｃ、並列コンデンサＣｄ）を並列接続した。これにより、スイッチング素子の両端間電圧の立ち上がりを遅らせることが出来るので、スイッチング損失の少ない直列共振型ＤＣ／ＤＣコンバータを提供することができる。

また、本発明の直列共振型ＤＣ／ＤＣコンバータ１０において、制御回路６は、従来の位相シフト制御方式でなく、下記の制御方法によりスイッチング素子を駆動するゲート信号を出力する。
すなわち、制御回路６は、運転スタート時または無負荷運転時に、第２スイッチ回路のスイッチング素子（スイッチング素子ＱＣ、及びスイッチング素子ＱＤ）をオフし、第１スイッチ回路のスイッチング素子（スイッチング素子ＱＡ、及びスイッチング素子ＱＢ）を交互にオンまたはオフする。

この構成により、運転スタート時または無負荷運転時において、制御回路６は、フルブリッジ回路２をハーフブリッジ回路として動作させる。そのため、並列コンデンサの充放電は直列共振回路３と高周波トランスＴＲの１次巻線を介して行なわれ、過電流が発生しない。これにより、スイッチング損失の少ない運転をできることに加えて、運転スタート時または無負荷運転時にスイッチング素子の破損が生じることがなく、故障発生の少ない直列共振型ＤＣ／ＤＣコンバータを提供することができる。

また、本発明の直列共振型ＤＣ／ＤＣコンバータ１０において、制御回路６は、従来の位相シフト制御方式でなく、下記の制御方法によりスイッチング素子を駆動するゲート信号を出力する。
すなわち、制御回路６は、第１スイッチ回路のスイッチング素子（スイッチング素子ＱＡ、及びスイッチング素子ＱＢ）を、デッドタイムを設けて交互にオンまたはオフする。また、制御回路６は、第２スイッチ回路のスイッチング素子（スイッチング素子ＱＣ、及びスイッチング素子ＱＤ）に対して、次の制御を行なう。すなわち、制御回路６は、スイッチング素子ＱＣ（第３スイッチング素子）に対しては、第１スイッチ回路のスイッチング素子ＱＢ（第２スイッチング素子）のゲート信号ＶｇＢの立ち上がりに同期させ、ゲート信号ＶｇＣのデューティを変化させる。一方、制御回路６は、スイッチング素子ＱＤ（第４スイッチング素子）に対しては、第１スイッチ回路のスイッチング素子ＱＡ（第１スイッチング素子）のゲート信号ＶｇＡの立ち上がりに同期させ、ゲート信号ＶｇＤのデューティを変化させる。

この構成により、軽負荷運転時において、並列コンデンサＣｃ、及び並列コンデンサＣｄの充放電が確実に行なわれるほどの、十分なデッドタイムをゲート信号ＶｇＣとゲート信号ＶｇＤとの間に設けることができる。なお、定常動作、すなわち軽負荷ではない場合、ゲート信号ＶｇＣ、及びゲート信号ＶｇＤのデューティが、コンバータの負荷に応じて変化するだけで、制御回路６によるスイッチング素子の制御動作に、軽負荷時と定常動作時との間で変更はない。

また、無負荷動作時、及びスタート開始時は、ゲート信号ＶｇＣ、及びＶｇＤのデューティが０％である場合である。そのため、制御回路６を用いた上述したスイッチング素子の制御方法により、接続される負荷回路７の状態にかかわらず、スイッチング損失を低減しつつ、過電流の発生、及び過電流の発生に伴うスイッチング素子の破損を防ぐことができる。これにより、負荷回路の状態にかかわらず、スイッチング損失を低減した運転をできるとともに、故障発生の少ない直列共振型ＤＣ／ＤＣコンバータを提供することができる。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。

１…ＤＣ電源、１０，９０，９０ａ…直列共振型ＤＣ／ＤＣコンバータ、２，９２…フルブリッジ回路、ＱＡ，ＱＢ，ＱＣ，ＱＤ…スイッチング素子，Ｄｓａ，Ｄｓｂ，Ｄｓｃ，Ｄｓｄ，Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、Ｃｓａ，Ｃｓｂ，Ｃｓｃ，Ｃｓｄ，Ｃ１，Ｃ２…コンデンサ、Ｌｏ…インダクタ、Ｃｃ，Ｃｄ…並列コンデンサ、ＶｇＡ，ＶｇＢ，ＶｇＣ，ＶｇＤ…ゲート信号、３…直列共振回路、Ｃｒ…共振コンデンサ、Ｌｒ…共振インダクタ、ＴＲ…高周波トランス、４，４ａ…ダイオード整流回路、５…フィルタ回路、６…制御回路、６ａ…負荷状態検出回路、ＶＬ…負荷電圧、ＩＬ…負荷電流、６ｂ…過電流検出回路、７…負荷回路

Claims (2)

1. 直流電圧を供給する直流電源と、
   それぞれにダイオードが逆並列に接続された第１スイッチング素子、及び第２スイッチング素子を直列接続した第１スイッチ回路と、それぞれにダイオードが逆並列に接続されるとともにコンデンサが並列接続された第３スイッチング素子、及び第４スイッチング素子を直列接続した第２スイッチ回路とを、前記直流電源の正極と負極との間に並列接続して構成されるフルブリッジ回路と、
   前記フルブリッジ回路の第１スイッチ回路の出力に接続される共振コンデンサ、及び共振インダクタからなる直列回路と、
   １次側巻線及び２次側巻線を有し、前記１次側巻線の一端が前記直列回路の前記共振インダクタに接続され、前記１次側巻線の他端が前記フルブリッジ回路の第２スイッチ回路の出力に接続されるトランスと、
   前記トランスの前記２次側巻線に接続されて直流電圧を負荷に対して出力する整流回路と、
   前記整流回路の出力電力に応じて前記フルブリッジ回路のスイッチング素子を駆動する制御回路と、
   を備え、
   前記制御回路は、
   前記第１スイッチ回路のスイッチング素子を、デッドタイムを設けて交互にオンまたは
   オフし、
   前記第２スイッチ回路のスイッチング素子において、前記第３スイッチング素子に対し
   ては、前記第１スイッチ回路の前記第２スイッチング素子の駆動信号の立ち上がりに同期
   させ、一方、前記第４スイッチング素子に対しては、前記第１スイッチ回路の前記第１ス
   イッチング素子の駆動信号の立ち上がりに同期させ、それぞれの駆動信号のデューティを
   変化させることを特徴とする直列共振型ＤＣ／ＤＣコンバータ。
2. 前記制御回路は、運転スタート時または無負荷運転時に、前記第２スイッチ回路のスイッチング素子を、それぞれの駆動信号のデューティを０％にしてオフし、前記第１スイッチ回路のスイッチング素子を交互にオンまたはオフすることを特徴とする請求項１に記載の直列共振型ＤＣ／ＤＣコンバータ。

Images