JP6015115B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、例えば信号線やデータ線のノイズによる陽極の電位変動を抑制可能な電気光学装置および電子機器に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。ＯＬＥＤを用いた画素回路は、一般的に、データ線を介して供給されるデータ信号の入力可否を決定する書き込みトランジスターと、データ信号に基づいてＯＬＥＤに供給する電流量を決定する駆動トランジスターと、データ線から供給されたデータ信号を保持する保持容量とを備えている。さらに、高画質化を目的に、より多くの素子を利用した技術がある（例えば特許文献１参照）。

特開2002-341790号公報

ところで、上記のような構造の画素回路では、トランジスターを構成する能動領域から上層のＯＬＥＤの陽極層までをコンタクトホールを用いて接続する必要がある。この接続部分が、周囲の中間層に位置する信号線やデータ線のノイズにより影響を受けると、ＯＬＥＤの陽極電位が変動する。
その結果、ＯＬＥＤの発光輝度がこの陽極の電位変動により影響を受け、表示ムラなどの表示不良が発生する。
本発明は、上述した事情に鑑みてなされたもので、信号線やデータ線の電位変動などに伴うノイズに起因する画質劣化を低減することを解決課題の一つとする。

上記課題を解決するために本発明に係る電気光学装置にあっては、互いに交差する複数の走査線および複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、前記複数の画素回路の各々に対応して設けられ、所定の電位を供給する電源配線と、を有し、前記複数の画素回路の各々は、発光素子と、前記発光素子に流れる電流を制御する複数のトランジスターと、を備え、前記複数のトランジスターのうち少なくとも一つのトランジスターのソース領域またはドレイン領域と、前記発光素子の陽極とは、前記ソース領域および前記ドレイン領域と前記陽極との間の層に形成された中間電極を介して電気的に接続されており、前記中間電極は、少なくとも三方が、当該中間電極と同層に形成された前記電源配線により取り囲まれていることを特徴とする。
本発明によれば、発光素子の陽極と、この陽極に接続される少なくとも一つのトランジスターの半導体層とは、複数の層の異なる層に形成された中間電極を介して接続されており、複数の層の異なる層に形成された中間電極のうちの一つの中間電極は、少なくとも三方が、電源配線により取り囲まれている。このため、周囲の信号線やデータ線の電位変動などに伴うノイズの影響を受けにくくでき、発光素子の陽極における電位変動を抑制する。その結果、所望の電流を発光素子に供給でき、表示ムラなどの表示不良を低減して、表示品質を向上できる。

本発明において、前記電源配線は、初期化用の電源配線、電源の高電位側の電源配線、または電源の低電位側の電源配線を用いてもよい。
これらの電源配線は、走査線駆動回路またはデータ線駆動回路等で使用する電源配線と比較して低インピーダンスであるため、シールド効果がより向上する。

本発明において好ましくは、前記中間電極を取り囲む電源配線は、前記データ線が形成された層と同層に形成すればよい。発光素子の陽極の電位変動は、データ線の電位変動などに伴うノイズに起因することが最も多いが、このデータ線が形成された層と同層に電源配線を形成し、この電源配線により中間電極を取り囲むので、より確実に発光素子の陽極の電位変動を抑制し、表示品質を向上させる。

また、上述した電気光学装置において、前記中間電極と前記データ線との間に前記電源配線が位置するように形成し、この電源配線により前記中間電極を取り囲むようにしてもよい。中間電極とデータ線との間に、中間電極を取り囲む電源配線が位置しているので、データ線からのノイズは電源配線でシールドされる。よって、確実に発光素子の陽極の電位変動を抑制し、画像劣化を防ぐことができる。

また、上述した電気光学装置において、前記一つの中間電極は、前記電源配線の層に形成された開口部により、その四方を取り囲むようにしてもよい。この場合、前記複数の層の異なる層に形成それた中間電極のうちの一つの中間電極は、電源配線の層に形成された開口部によりその四方を取り囲まれているので、よりシールド効果が向上する。

なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の一実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示すブロック図である。 同電気光学装置における画素回路を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の画素回路の構成を示す平面図である。 図５におけるＡ−Ａ’線で破断した構成を示す部分断面図である。 図５におけるＢ−Ｂ’線で破断した構成を示す部分断面図である。 実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。 ＨＭＤの光学構成を示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

＜実施形態＞
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路から複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。

図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、データ線駆動回路３０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、ｎ列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２とｎ列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列されている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、ｎ−１、ｎ列と呼ぶ場合がある。

本実施形態では、列毎に給電線１６がデータ線１４に沿ってそれぞれ設けられている。各給電線１６にはリセット電位としての電位Ｖorstが共通に給電されている。

さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtr1と、データ線駆動回路３０を制御するための制御信号Ｃtr2とが供給される。

走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtr1にしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

また、データ線駆動回路３０は、走査線駆動回路２０によって選択された行に位置する画素回路１１０に対し、当該画素回路１１０の諧調データに応じた電位のデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ列目のデータ線１４に制御回路５によって供給される。

図３を参照して画素回路１１０について説明する。なお、図３には、i行目の走査線１２と、ｊ列目のデータ線１４との交差に対応する１画素分の画素回路１１０が示されている。ここで、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊは、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。

図３に示されるように、画素回路１１０は、Ｐチャネル型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。各画素回路１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。

ｉ行ｊ列の画素回路１１０において、トランジスター１２２は、書き込みトランジスターとして機能するものであり、そのゲートノードはｉ行目の走査線１２に接続され、そのドレインまたはソースノードの一方がｊ列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のドレインノードとにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
ｉ行目の走査線１２、つまり、トランジスター１２２のゲートノードには、走査信号Ｇwr(i)が供給される。

トランジスター１２１は、駆動トランジスターとして機能するものであり、そのソースノードは給電線１１６に接続され、そのドレインノードがトランジスター１２３のソースノードと、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる基板電位Ｖelが給電される。

トランジスター１２３は、補償用トランジスターとして機能するものであり、そのゲートノードには制御信号Ｇcmp(i)が供給される。
トランジスター１２４は、発光制御トランジスターとして機能するものであり、そのゲートノードには制御信号Ｇel(i)が供給され、そのドレインノードはトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。

トランジスター１２５は、初期化用トランジスターとして機能するものであり、そのゲートノードには制御信号Ｇorst(i)が供給され、そのドレインノードはｊ列目に対応した給電線（固定電位配線）１６に接続されて電位Ｖorstに保たれている。なお、上記におけるトランジスター１２１〜１２５のソース・ドレインは各トランジスターのチャネル型、電位関係に応じて入れ替わってもよい。

保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のソース・ドレイン間の電圧を保持することになる。なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖelとしている。

ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色光を発する有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板側（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

＜電気光学装置の動作＞
次に、図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行ｊ列の画素回路１１０について着目して動作を説明する。

本実施形態ではｉ行目の走査期間は、大別すると、図４において（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間とに分けられる。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示されるの発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。

＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図４に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図３に示すｉ行ｊ列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。

＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図３に示すｉ行ｊ列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、容量が並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量によって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量で保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。

＜補償期間＞
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→ｊ列目のデータ線１４という経路で流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇの電位は上昇する。
ただし、上記経路に流れる電流は、トランジスター１２１の閾値電圧を｜Ｖth｜とすると、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

＜書込期間＞
初期化期間の後、第３期間として（ｄ）の書込期間に至る。書込期間では、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される。ｊ列目のデータ線１４からｉ行ｊ列の画素回路１１０におけるゲートノードｇに至るまでの経路における電位は、保持容量１３２によって（Ｖel−｜Ｖth｜）に維持される。

＜発光期間＞
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行ｊ列の画素回路１１０においては、トランジスター１２４がオンする。ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスタ１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、ｊ列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

以上のような画素回路１１０において、ＯＬＥＤ１３０のアノード（陽極）は、トランジスタ１２４のソースまたはドレインノードと、トランジスター１２５のソースまたはドレインノードとに接続されたノードＮに接続されている。このノードＮは、周囲の信号線またはデータ線のノイズの影響を受けると、その電位が変動し、このノードＮにおける電位変動が、ＯＬＥＤ１３０の発光輝度に大きく影響する。
しかしながら、本発明においては、後述するように、ノードＮのコンタクト部が給電線（固定電位配線）１６により取り囲まれる構成となっているため、信号線またはデータ線のノイズによる陽極電位変動が抑制され、ＯＬＥＤ１３０に所望の電流を供給することが可能となる。その結果、表示ムラ等の表示不良を低減することができる。
詳しくは後述する。

本実施形態によれば、トランジスター１２５をオンさせる期間、すなわちＯＬＥＤ１３０のリセット期間として、走査期間よりも長い期間、例えば２水平走査期間を確保することができるので、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができる。

また、本実施形態によれば、トランジスター１２１によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がＯＬＥＤ１３０に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

さらに、本実施形態によれば、ＯＬＥＤ１３０のアノード（陽極）に接続されるノードＮのコンタクト部が給電線（固定電位配線）１６により取り囲まれる構成となっているため、信号線またはデータ線のノイズによる陽極電位変動が抑制され、ＯＬＥＤ１３０に所望の電流を供給することが可能となる。その結果、表示ムラ等の表示不良を低減することができる。

＜画素回路の構造＞
次に、この画素回路１１０の構造について、図５および図６を参照して説明する。
図５は、１つの画素回路１１０の構成を示す平面図であり、図６は、図５におけるＡ−Ａ’線で破断した部分断面図、図７は、図５におけるＢ−Ｂ’線で破断した部分断面図である。
なお、図５は、トップエミッションの画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、給電線１６よりも上層（有機ＥＬ層側）に形成される構造体を省略している。また、以下の各図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている。

まず、図６に示されるように、基礎となる基板２が設けられている。基板２は、平板状に設けられるが、図５においては、各トランジスターの位置が容易に理解できるように、島状に表している。
基板２には、トランジスターを形成するための能動領域１４３が設けられている。ここで、能動領域とはＭＯＳ型トランジスターが形成されるための領域であり、ソース／ドレイン領域にあたる。半導体層１４３は、トランジスター１２４を構成するものである。また、この半導体層１４３と同様に、基板２には、図５に示すように、能動領域１４０、１４１、１４２が設けられている。能動領域１４０はトランジスター１２２およびトランジスター１２３を構成し、能動領域１４１はトランジスター１２１を構成し、能動領域１４２はトランジスター１２５を構成するものである。

図６に示されるように、能動領域１４３の全面を覆うように、ゲート絶縁膜１７が設けられている。なお、このゲート絶縁膜１７は、能動領域１４０〜１４２のほぼ全面をも覆うように設けられている。ゲート絶縁膜１７の表面には、アルミニウムやポリシリコンなどのゲート配線層が設けられるとともに、当該ゲート配線層をパターニングすることによって、例えば図７に示すように、ゲート電極１４８が設けられている。ゲート電極１４８はトランジスタ１２４のゲート電極であり、このゲート電極１４８と同じ階層には、図５に示すように、トランジスター１２１のゲート電極１４４、トランジスター１２２のゲート電極１４５、トランジスター１２３のゲート電極１４６、トランジスター１２５のゲート電極１４７が設けられている。

図７において、ゲート電極１４８またはゲート絶縁膜１７を覆うように第１層間絶縁膜１８が形成されている。第１層間絶縁膜１８の表面には導電性の配線層が成膜されるとともに、当該配線層のパターニングによって中継電極４５が形成されている。また、図５に示すように、この中継電極４５と同階層に、中継電極４１、４２、４３、４４、４５、４６がそれぞれ形成されている。

このうち、中継電極４５は、第１層間絶縁膜１８に設けられたコンタクトホール３９を介してトランジスター１２４のゲート電極能動領域１４３に接続されている。また、中継電極４５は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール５０を介してトランジスター１２５の能動領域１４２に接続されている。
なお、図５において異種の配線層同士が重なる部分において「□」印に「×」印を付した部分がコンタクトホールである。

図５において、中継電極４１の一端は、第１層間絶縁膜１８に設けられたコンタクトホール３１を介してトランジスター１２１のゲート電極１４４に接続される一方、中継電極４１の他端は、コンタクトホール３２を介してトランジスター１２２の能動領域１４０に接続される。
中継電極４２の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール３３を介してトランジスター１２２の能動領域１４０に接続される一方、中継電極４２の他端は、後述する第２層間絶縁膜１９に設けられたコンタクトホール３４を介して後述するデータ線１４に接続されている。
中継電極４３の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール３５を介してトランジスター１２１の能動領域１４１に接続される一方、中継電極４３の他端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール３６を介してトランジスター１２３の能動領域１４０に接続されている。
中継電極４４の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール３７を介してトランジスター１２５の能動領域１４２に接続される一方、中継電極４４の他端は、後述する第２層間絶縁膜１９に設けられたコンタクトホール３８を介して後述する給電線１６に接続されている。
中継電極４５の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール３９を介してトランジスター１２４の能動領域１４３に接続される一方、中継電極４５の他端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール５０を介してトランジスター１２５の能動領域１４２に接続されている。
中継電極４６の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール４０を介してトランジスター１２４の能動領域１４３に接続される一方、中継電極４６の他端は、第１層間絶縁膜１８およびゲート絶縁膜１７にそれぞれ設けられたコンタクトホール３５を介してトランジスター１２１の能動領域１４１に接続されている。

また、上述した中継電極４１、４２、４３、４４、４５、４６と同階層には、走査線１２、制御線１１８、電源線１１６への接続電極が形成され、さらに、図７に示すように制御線１１４、１１５が形成されている。
走査線１２は、第１層間絶縁膜１８に設けられたコンタクトホール５１を介してトランジスター１２２のゲート電極１４５に接続されている。
制御線１１８は、第１層間絶縁膜１８に設けられたコンタクトホール５２を介してトランジスター１２３のゲート電極１４６に接続されている。
制御線１１４は、第１層間絶縁膜１８に設けられたコンタクトホール５３を介してトランジスター１２４のゲート電極１４８に接続されている。
制御線１１５は、第１層間絶縁膜１８を開孔するコンタクトホール５４を介してトランジスター１２５のゲート電極１４７に接続されている。
電源線１１６への接続電極は、第１層間絶縁膜１８、ゲート絶縁膜１７に設けられたコンタクトホール５６を介してトランジスター１２１の能動領域１４１に接続されている。

中継電極４１、４２、４３、４４、４５、４６および、走査線１２、制御線１１８、１１４、１１５、電源線１１６への接続電極または第１層間絶縁膜１８を覆うように第２層間絶縁膜１９が形成されている。第２層間絶縁膜１９の表面には導電性の配線層が成膜されるとともに、当該配線層のパターニングによってデータ線１４および給電線１６がそれぞれ形成されている。
このうち、給電線１６は、第２層間絶縁膜１９に設けられたコンタクトホール３８を介して中継電極４４に接続され、中継電極４４を介してトランジスター１２５の能動領域１４２に接続されている。
さらに、データ線１４は、第２層間絶縁膜１９に設けられたコンタクトホール３４を介して中継電極４２に接続されている。

なお、図３に示す容量１３２は、上述した給電線１６、データ線１４よりも上層に形成されるが、図示を省略する。

また、給電線１６は、図５および図６に示すように、トランジスター１２１およびトランジスター１２４を覆うように形成されているが、トランジスター１２４の能動領域１４３からＯＬＥＤ１３０のアノード（陽極）への接続部であるノードＮにおける中間電極１５０を取り囲むように、開口部１５４が設けられている。なお、図５においては中間電極１５０の図示を省略している。
図６および図７に示すように、最下層のトランジスター１２４のゲート電極には、コンタクトホール３９を介して中継電極４５が接続され、第２層間絶縁膜１９にはコンタクトホール１５２が設けられている。
中継電極４５はこのコンタクトホール１５２を介して中間電極１５０に接続され、この中間電極１５０は、第３層間絶縁膜１５に設けられたコンタクトホール１５３を介して陽極層１５１と接続される。陽極層１５１は、ＯＬＥＤ１３０のアノード（陽極）に接続される層である。
なお、中間電極１５０と同様に、陽極層１５１、コンタクトホール１５２、１５３は、図５における図示を省略している。

このように、本実施形態においては、トランジスター１２４の能動領域１４３からＯＬＥＤ１３０のアノード（陽極）への接続箇所である中間電極１５０の四方が、図５、図６、図７に示すように、給電線（固定電位配線）１６により取り囲まれるように構成されている。
従って、図６に示すように、給電線１６と同層に形成されるデータ線１４の電位変動などによりノイズが発生したとしても、アノード（陽極）に電気的に接続される中間電極１５０は、その四方を給電線（固定電位配線）１６により取り囲まれているため、ノイズの影響を受けることがなく、或いはノイズの影響を軽減でき、この中間電極１５０および陽極層１５１に接続されるＯＬＥＤ１３０のアノード（陽極）の電位変動が抑制される。
その結果、ＯＬＥＤ１３０に対して所望の電流を供給することができ、表示ムラ等の表示不良を確実に防止することができる。
また、初期化用の電源配線である給電線（固定電位配線）１６は、走査線駆動回路２０やデータ線駆動回路３０等で使用する電源配線と比較して低インピーダンスであるため、よりシールド効果が向上する。

なお、電気光学装置１０としての以降の構造については図示省略するが、陽極に画素回路１１０毎に有機ＥＬ材料からなる発光層が積層されるとともに、各画素回路１１０にわたって共通の透明電極が、陰極を兼ねる共通電極１１８として設けられる。これによって、発光素子は、互いに対向する陽極と陰極とで発光層を挟持したＯＬＥＤ１３０からなり、陽極から陰極に向かって流れる電流に応じた輝度にて発光して、基板２とは反対方向に向かって観察されることになる（トップエミッション構造）。このほかにも、発光層を大気から遮断するための封止ガラスなどが設けられるが、説明は省略する。

＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。

＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化して、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。

＜制御信号Ｇcmp(i)＞
実施形態等において、ｉ行目でいえば、書込期間において制御信号Ｇcmp(i)をＨレベルとしたが、Ｌレベルとしても良い。すなわち、トランジスター１２３をオンさせることによる閾値補償とノードゲートｇへの書き込みとを並行して実行する構成としても良い。

＜トランジスターのチャネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。

＜ノードＮの中間電極のシールド＞
上述した実施形態では、ノイズの発生源となるデータ線１４と、中間電極１５０に対するノイズの影響を軽減するための配線（シールド配線）となる給電線１６とが同階層にあり、中間電極１５０の四方を給電線１６で取り囲むように構成する例について説明したが、本発明はこのような構成に限定されるものではない。
例えば、図６および図７に示す、中継電極４５または陽極層１５１と同階層にある配線層で、中継電極４５または陽極層１５１を取り囲むようにしてもよい。即ち、ノイズの発生源となる配線と、シールド配線とが異なる層に配置されていてもよい。配線層は、例えば、コンタクトホールを用いて給電線１６に接続するようにしてもよい。
また、ノードＮの中間電極を取り囲む電源配線は、上述した実施形態では、初期化用の電源配線である給電線１６を用いた例について説明したが、本発明はこのような構成に限定されるものではない。
シールドの役割を果たす配線は、定電位配線であればよい。なお、本明細書において定電位配線とは、印加された電位の変動を期待されない配線を意味する。例えば、基板電位Ｖelが給電される給電線１１６や、電源の低位側となる電位Ｖctに保たれる配線であってもよい。
これらの配線は、いずれも、走査線駆動回路２０またはデータ線駆動回路３０等で使用する電源配線と比較して低インピーダンスであり、シールド線として用いた場合には、よりシールド効果が向上する。
また、上述した実施形態では、ノードＮの中間電極の四方を電源配線で取り囲む例について説明したが、本発明はこのような構成に限定されるものではなく、少なくとも三方が取り囲まれていればよい。例えば、図５に示す開口部１５４と連続するスリットが、給電線１６に形成されていても、ノードＮの中間電極の大部分が給電線１６によって取り囲まれていれば、所望のシールド効果が得られる。なお、本明細書において中間電極を囲むとは、中間電極の周囲に給電線１６が配置されており、中間電極と給電線１６とが配置された層において中間電極と給電線１６との間には他の配線が配置されていない状態を言う。中間電極の三方が給電線１６によって囲まれている構成とした場合、給電線１６は中間電極とデータ線１４との間に配置されていることが望ましい。また、給電線１６とデータ線１４とが交互に配置されている場合、即ちｎ列目のデータ線１４とｎ＋１列目のデータ線との間にｎ＋１列目の給電線１６が配置され、ｎ＋１列目の給電線１６によって中間電極の三方が囲まれているような場合には、ｎ列目のデータ線１４と中間電極との距離よりも、ｎ＋１列目の給電線１６と中間電極との距離の方が短いことが好ましい。これにより、データ線からのノイズが中間電極に与える影響を低減することができる。

＜その他＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図８は、ヘッドマウント・ディスプレイの外観を示す図であり、図９は、その光学的な構成を示す図である。
まず、図８に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図９に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図９において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。

なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１０…電気光学装置、１２…走査線、１４…データ線、１６…給電線（固定電位配線）、２０…走査線駆動回路、３０…データ線駆動回路、３０〜３９…コンタクトホール、４１〜４６…中継電極、５０〜５６…コンタクトホール、１００…表示部、１１０…画素回路、１１４、１１５…制御線給電線、１１６…給電線、１１８…制御線、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、１４０〜１４３…能動領域、１４４〜１４８…ゲート電極、１５０…中間電極、１５１…陽極層、１５２、１５３…コンタクトホール、１５４…開口部、３００…ヘッドマウント・ディスプレイ。

Claims (5)

1. 互いに交差する複数の走査線および複数のデータ線と、
   前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、
   給電線と、
   初期化用の電源配線と、を有し、
   前記複数の画素回路の各々は、
   発光素子と、
   前記発光素子に流れる電流を制御するトランジスターと、を備え、
   前記トランジスターのソース領域又はドレイン領域の一方は、前記給電線に電気的に接続され、
   前記トランジスターのソース領域又はドレイン領域の他方と、前記発光素子の陽極とは、前記ソース領域および前記ドレイン領域と前記陽極との間の層に形成された中間電極を介して電気的に接続されており、
   前記中間電極は、少なくとも三方が、当該中間電極と同層に形成された前記電源配線により取り囲まれており、
   前記中間電極を取り囲む電源配線は、前記データ線と同層に形成されている
   ことを特徴とする電気光学装置。
2. 第１期間において、給電線は、前記トランジスターにより制御された電流を前記発光素子に供給するために用いられ、
   前記第１期間とは異なる第２期間において、前記電源配線は、前記発光素子の陽極の電位をリセットするために用いられる
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記電源配線は、前記中間電極と前記データ線との間に前記電源配線が位置するように、前記中間電極を取り囲む、
   ことを特徴とする請求項１又は請求項２に記載の電気光学装置。
4. 前記中間電極は、前記電源配線に形成された開口部により、その四方を取り囲まれている、
   ことを特徴とする請求項１乃至請求項３の何れか一に記載の電気光学装置。
5. 請求項１乃至４の何れか一に記載の電気光学装置を備える
   ことを特徴とする電子機器。

Images