JP6011243B2 - 発光部品、プリントヘッドおよび画像形成装置 - Google Patents
発光部品、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP6011243B2 JP6011243B2 JP2012234216A JP2012234216A JP6011243B2 JP 6011243 B2 JP6011243 B2 JP 6011243B2 JP 2012234216 A JP2012234216 A JP 2012234216A JP 2012234216 A JP2012234216 A JP 2012234216A JP 6011243 B2 JP6011243 B2 JP 6011243B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- lens
- thyristor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
請求項2に記載の発明は、基板上に列状に配置された複数の発光素子と、前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より小さくなる発光素子では、当該発光素子に対応して設けられたレンズの表面形状が当該取り出し光量が増加するように設定されていることを特徴とする発光部品である。
請求項3に記載の発明は、前記複数の発光素子と前記光取り出し手段との間に台座をさらに備えることを特徴とする請求項1又は2に記載の発光部品である。
請求項4に記載の発明は、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備える発光手段と、前記発光手段から照射される光を結像させる光学手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とするプリントヘッドである。
請求項5に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする画像形成装置である。
請求項3の発明によれば、本構成を有しない場合に比べ、端子上の開口と発光素子とをより近接して配置することができる。
請求項4の発明によれば、本構成を有しない場合に比べ、プリントヘッドから取り出される光量の差が抑制できる。
請求項5の発明によれば、本構成を有しない場合に比べ、画像形成において画質の劣化が抑制できる。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。列状に設けられた複数の発光素子のそれぞれの光量間において差が小さいことが求められている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
(画像形成装置1)
図1は、第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させる駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成の一例を示した断面図である。プリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では、発光素子の一例としての発光サイリスタ)を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63に加え、光源部63を駆動する信号発生回路110(後述の図3参照)などを搭載する回路基板62を備えている。
図3は、発光装置65の上面図である。
図3に例として示す発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップC1〜C40を、主走査方向であるX方向に二列に千鳥に配列して構成されている。発光チップC1〜C40の配列の詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C40は、発光チップC1から番号順に発光チップC40までを含む。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、φI端子、Vga端子)を備えている。
これらの端子は、基板80の一端部からφ1端子、φ2端子、φI端子の順に設けられ、基板80の他端部に、Vga端子が設けられている。そして、発光部102は、φI端子とVga端子との間に設けられている。さらに、基板80の裏面にはVsub端子としての裏面電極85(後述する図6参照)が設けられている。
端子(φ1端子、φ2端子、φI端子、Vga端子)は、ボンディングワイヤを介して、回路基板62上の配線(ライン)に接続される。
なお、端子(φ1端子、φ2端子、φI端子、Vga端子)は、図4(a)に示した配列でなくともよく、順番が異なっていてもよい。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC1〜C40が搭載され、信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)が設けられている。
信号発生回路110には、図1に示した画像出力制御部30および画像処理部40より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらにまた、信号発生回路110は、発光チップC1〜C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1〜C40の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側の長辺が互いに向かい合うように、180°回転した状態で千鳥に配列されている。そして、発光チップCは、発光チップC間においても発光素子が主走査方向(X方向)に、発光チップC内の発光素子の間隔で並ぶように、位置が設定されている。なお、図4(b)では、発光チップC1〜C9を示す。そして、発光チップC1〜C9に、矢印で図4(a)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を示している。
回路基板62には、基準電位Vsubを供給する電源ライン200aが設けられている。電源ライン200aは、発光チップCの基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)に設けられたVsub端子に接続されている。
そして、回路基板62には、発光チップCを駆動するための電源電位Vgaを供給する電源ライン200bが設けられている。電源ライン200bは、発光チップCに設けられたVga端子に接続されている。
なお、発光装置65が、信号発生回路110を備えない場合には、電源ライン200a、200b、第1転送信号ライン201、第2転送信号ライン202、点灯信号ライン204−1〜204−40は、信号発生回路110の代わりに発光装置65上に設けられたコネクタなどに接続される。そして、このコネクタなどに接続されるケーブルを介して、外部に設けられた信号発生回路110に接続される。
図5は、自己走査型発光素子アレイ(SLED)が搭載された発光チップCの回路構成を説明する等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)を除き、発光チップC上のレイアウト(後述する図6参照)に基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C40の構成は、発光チップC1と同じである。
そして、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列を備えている。
なお、図5では、発光チップC1(C)において、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。
さらに、発光チップC1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…を備えている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
そして、これらのアノード端子は、基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)を介して電源ライン200a(図4(b)参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
一方、転送サイリスタTの配列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。
図6(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。図6(b)は、図6(a)に示したVIB−VIB線での断面図である。よって、図6(b)の断面図には、図中下より発光サイリスタL1、転送サイリスタT1、結合ダイオードDx1、電源線抵抗Rgx1の断面が示されている。なお、図6(a)および(b)の図中には、主要な素子や端子を名前により表記している。図6(c)は、図6(a)に示したVIC−VIC線での断面図である。
そして、基板80の裏面に設けられたVsub端子は、基板80の外に引き出して示している。
p型の第1半導体層81は、分離されていても、されていなくともよい。図6(b)、(c)では、p型の第1半導体層81は、厚さ方向に一部が除去されている。p型の第1半導体層81が基板80を兼ねてもよい。
ここで、複数のレンズ93とそれぞれのレンズ93に対応して設けられた光量調整部材92とが光取り出し手段の一例である。
第1アイランド301は、表面形状が長方形であって、発光サイリスタL1が設けられている。発光サイリスタL1は、基板80上に設けられたp型の第1半導体層81をアノード端子、n型の第4半導体層84上に設けられたn型オーミック電極321をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極331をゲート端子Gl1とする。
そして、発光面311の平面形状は正方形であるとし、n型オーミック電極321が発光面311の中央に設けられている。
ペデスタル91、光量調整部材92、レンズ93については、後に詳述する。
同様に、結合ダイオードDx1は、n型の第4半導体層84の領域314上に設けられたn型オーミック電極324をカソード端子、p型の第3半導体層83上に設けられたp型オーミック電極332をアノード端子とする。結合ダイオードDx1のアノード端子と転送サイリスタT1のゲート端子Gt1とはp型オーミック電極332で共通である。
第4アイランド304は、表面形状が長方形であって、スタートダイオードDx0が設けられている。スタートダイオードDx0は、n型の第4半導体層84の領域315上に設けられたn型オーミック電極325をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極335をアノード端子とする。
なお、発光チップCには、第1アイランド301、第2アイランド302、第3アイランド303と同様なアイランドが、並列するように複数形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、転送サイリスタT2、T3、T4、…、結合ダイオードDx2、Dx3、Dx4,…等が、第1アイランド301、第2アイランド302、第3アイランド303と同様に設けられている。そして、発光サイリスタL1と同様に、発光サイリスタL2、L3、…上にそれぞれレンズ93が設けられている。
点灯信号線75は幹部75aと複数の枝部75bとを備え、幹部75aは発光サイリスタ列の列方向に延びるように設けられている。枝部75bは幹部75aから枝分かれして、第1アイランド301に設けられた発光サイリスタL1のカソード端子であるn型オーミック電極321と接続されている。他の発光サイリスタLのカソード端子も同様にして、点灯信号線75に接続されている。そして、点灯信号線75はφI端子に接続されている。
よって、発光面311上を枝部75bが横切るため、枝部75b(n型オーミック電極321を含む)で覆われる(遮光される)部分からは、光を取り出すことができない。すなわち、発光サイリスタLが発光する光は、発光面311の枝部75bで覆われていない部分から、絶縁層86および光量調整部材92を介して取り出され、レンズ93に入射する。そして、レンズ93に入射した光は、レンズ93により集光されて、図2に示したロッドレンズアレイ64に入射する。
一方、第2転送信号線73は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタTのカソード端子であるn型オーミック電極(符号なし)に接続されている。第2転送信号線73は、第6アイランド306に設けられた電流制限抵抗R2を介してφ2端子(不図示)に接続されている。
第2アイランド302に設けられたn型オーミック電極324(結合ダイオードDx1のカソード端子)は、隣接して設けられている転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続配線79で接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、結合ダイオードDx等についても同様である。
このようにして、発光チップCが構成される。
ペデスタル91は、発光サイリスタLが発光する光を透過する材質で構成されるとともに、電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線が設けられた上に設けられ、発光面311とレンズ93との間の距離を設定する。
ここでは、ペデスタル91は、発光チップCにおいて、端子(φ1端子、φ2端子、φI端子、Vga端子)表面のボンディングワイヤと接続する部分を除いて、全面に設けられている。すなわち、ペデスタル91は、ボンディングパッドである端子(φ1端子、φ2端子、φI端子、Vga端子)上には設けられていない。なお、ペデスタル91は、レンズ93が設ける部分に設けてもよい。
後述するように、光量調整部材92を用いない場合においては、レンズ93から取り出される光量は、発光サイリスタLの位置(番号)によって異なる。このため、光量調整部材92は、レンズ93から取り出される光量の発光サイリスタLの位置(番号)における差を抑制するために設けられている。すなわち、光量調整部材92を用いない場合において、取り出し光量が最も小さい発光サイリスタLに対して、取り出し光量が大きい発光サイリスタLについては、取り出し光量が小さくなるように光量調整部材92を設定し、発光サイリスタLの位置(番号)における取り出し光量の差を抑制する。
光量調整部材92については、後に詳述する。
そして、番号が4以上の発光サイリスタLでは、それぞれに対応するレンズ93の高さhは高さh3とする。よって、図6(c)において、発光サイリスタL4に対するレンズ93の高さh4は、発光サイリスタL3に対する高さh3と同じに表記している。
これらのレンズ93の高さhの差は、後述するように構造上生じている。
なお、レンズ93の高さhを、ペデスタル91の表面からとした。しかし、光量調整部材92の表面(レンズ93が設けられた側の面)からとしてもよい。
次に、発光装置65の動作について説明する。
前述したように、発光装置65は発光チップC1〜C40を備えている(図3、4参照)。
図4に示したように、基準電位Vsub、電源電位Vgaは、回路基板62上のすべての発光チップC1〜C40に共通に供給される。同様に、第1転送信号φ1、第2転送信号φ2は、発光チップC1〜C40に共通(並列)に送信される。
一方、点灯信号φI1〜φI40は、発光チップC1〜C40のそれぞれに個別に送信される。点灯信号φI1〜φI40は、画像データに基づいて、各発光チップC1〜C40の発光サイリスタLを点灯または非点灯に設定する信号である。よって、点灯信号φI1〜φI40は、画像データによって相互に波形が異なる。しかし、点灯信号φI1〜φI40は、同じタイミングで並列に送信される。
発光チップC1〜C40は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、一例として、Vsub端子である裏面電極85(図6参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとして説明する。
本実施の形態では、発光装置65は負の電位で駆動される。
サイリスタは、例えば、図6に示したように、GaAs、GaAlAsなどによるp型半導体層(p型の第1半導体層81、p型の第3半導体層83)、n型半導体層(n型の第2半導体層82、n型の第4半導体層84)を基板80上に積層して構成される。ここでは、p型半導体層とn型半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとして説明する。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)となる。なお、カソード端子の電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。
一方、オン状態のサイリスタのカソード端子に、オン状態を維持するために必要な電位より低い電位(絶対値が大きい負の電位)が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されると、サイリスタはオン状態を維持する。
そして、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光量は、発光面311の面積およびカソード端子とアノード端子との間に流す電流によって決まる。
図7は、発光装置65および発光チップCの動作を説明するためのタイミングチャートである。
図7では、発光チップC1の発光サイリスタL1〜L5の5個の発光サイリスタLの点灯または非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。前述したように、他の発光チップC2〜C40は、発光チップC1と並行して動作するため、発光チップC1の動作を説明すれば足りる。
なお、図7では、発光チップC1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を消灯(非点灯)としている。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持している。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間T後ろにずらしたものに当たる。第1転送信号φ1は、期間T(1)および期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形および期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持している。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは基準電位Vsubの「H」(0V)になり、発光チップC1〜C40のそれぞれのVsub端子は「H」になる。同様に、電源ライン200bは電源電位Vgaの「L」(−3.3V)になり、発光チップC1〜C40のそれぞれのVga端子は「L」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれの電源線71は「L」になる(図5参照)。
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」(0V)に設定される。
なお、ゲート端子Gtはゲート端子Glに接続されているので、ゲート端子Glの電位は、ゲート端子Gtの電位と同じである。よって、転送サイリスタT、発光サイリスタLのしきい電圧は、ゲート端子Gt(ゲート端子Gl)の電位からpn接合の順方向電位Vd(1.5V)を引いた値となる。すなわち、転送サイリスタT1、発光サイリスタL1のしきい電圧は−3V、転送サイリスタT2、発光サイリスタL2のしきい電圧は−4.5V、番号が3以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vとなっている。
図7に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65および発光チップC1が動作を開始する。以下では、発光チップC1の動作を説明する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子および電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」から「L」に移行する。すると、しきい電圧が−3Vである転送サイリスタT1がターンオンする。
転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
これにより、発光サイリスタL1のしきい電圧が−1.5V、転送サイリスタT2、発光サイリスタL2のしきい電圧が−3V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−4.5V、番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧が−4.8Vになる。
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75が「H」から「L」に移行する。すると、しきい電圧が−1.5Vである発光サイリスタL1がターンオンして、点灯(発光)する。これにより、点灯信号線75の電位が−1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)になる。
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。すると、発光サイリスタL1は、アノード端子とカソード端子とがともに「H」になるのでターンオフして消灯(非点灯)する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が−3Vになっているので、ターンオンする。これにより、ゲート端子Gt2(ゲート端子Gl2)の電位が「H」(0V)、ゲート端子Gt3(ゲート端子Gl3)の電位が−1.5V「H」(0V)、ゲート端子Gt4(ゲート端子Gl4)の電位が−3Vになる。そして、番号が5以上のゲート端子Gt(ゲート端子Gl)の電位が−3.3Vになる。
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード端子とカソード端子とがともに「H」になって、ターンオフする。すると、ゲート端子Gt1(ゲート端子Gl1)の電位は、電源線抵抗Rgx1を介して、電源線71の電源電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードDx1は、電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲート端子Gt2(ゲート端子Gl2)が「H」(0V)である影響は、ゲート端子Gt1(ゲート端子Gl1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDxで接続されたゲート端子Gtを有する転送サイリスタTは、しきい電圧が−4.8Vになって、「L」(−3.3V)の第1転送信号φ1または第2転送信号φ2ではターンオンしなくなる。
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1または時刻eでの転送サイリスタT2と同様に、しきい電圧が−3Vの転送サイリスタT3がターンオンする。時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
そして、オン状態の転送サイリスタTのゲート端子Gtにゲート端子Glが接続された発光サイリスタLは、しきい電圧が−1.5Vであるので、点灯信号φIが「H」から「L」に移行すると、ターンオンして点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯または非点灯に設定する。
このように、画像データに応じて点灯信号φIの波形を設定して、各発光サイリスタLの点灯または非点灯を制御している。
まず、ペデスタル91を設ける前の発光チップCの製造方法を説明する。
例えばGaAsやGaAlAsなどの化合物半導体を用い、p型である基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84を順に積層する。そののち、図6で示した複数のアイランド(第1アイランド301〜第6アイランド306および符号付さないアイランド)の間の領域において、n型の第4半導体層84、p型の第3半導体層83、n型の第2半導体層82、p型の第1半導体層81をエッチングにより除去する。これにより、相互に分離された複数のアイランドを形成する。このようなアイランドはメサと呼ばれ、このようにアイランドを形成するためのエッチングはメサエッチングと呼ばれる。なお、p型の第1半導体層81は、n型の第2半導体層82との界面から予め定められた深さにおいて除去されてもよい。図6では、p型の第1半導体層81をn型の第2半導体層82との界面から予め定められた深さにおいて除去している。
そして、p型オーミック電極(p型オーミック電極331など)およびn型オーミック電極(n型オーミック電極321など)を形成する。
そして、アイランドの表面および側面を覆うように、例えば二酸化シリコン(SiO2)などの絶縁層86を形成する。次に、p型オーミック電極(p型オーミック電極331など)上およびn型オーミッ電極(n型オーミック電極321など)上の絶縁層86にスルーホールを設けたのち、例えばアルミニウム(Al)などの金属膜を堆積する。さらに、金属膜を、フォトリソグラフィなどにより、電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75などの配線に加工する。
このようにして、ペデスタル91を設ける前の発光チップCが製造される。
なお、以下では、製造の各工程段階においても発光チップCと呼ぶ。
図8は、第1の実施の形態の発光チップCにおいて、ペデスタル91および光量調整部材92を形成する方法を説明する断面図である。図6(a)のVIC−VIC線での断面で説明する。ここでは、発光サイリスタL1、L2、L3および発光サイリスタL1に最も近接して設けられたボンディングパッドとしての端子φIを示している。
ここでは、ペデスタル91は、感光性を有する樹脂(感光性樹脂)を用いてフォトリソグラフィにより形成されるとする。
感光性樹脂には、露光光(紫外光など波長が短い光)98が照射された部分が分解して現像液に溶解しやすくなるポジ型と、露光光98が照射された部分が重合して現像液に不溶になるネガ型とがある。
ペデスタル91の形成に用いる感光性樹脂は、例えばネガ型の感光性ポリイミドである。ネガ型の感光性ポリイミドは、前駆体に露光光98を照射するとイミド化を生じて現像液に不溶になる。
図8(b)に示すように、発光チップCに、ネガ型の感光性ポリイミドの前駆体膜91bをスピンコーティングなどにより塗布する。
ここで用いるフォトマスク96aは、ボンディングパッドとなる端子(φ1端子、φ2端子、φI端子、Vga端子)上の開口91aを設ける部分(図8(c)参照)に露光光98が照射されないように遮光する遮光パターン97aが設けられている。このフォトマスク96aを通して、前駆体膜91bに露光光98を照射する。すると、露光光98が照射された前駆体膜91bは、重合して現像液に不溶になる。一方、露光光98が照射されなかったボンディングパッドとなる端子(φ1端子、φ2端子、φI端子、Vga端子)上の開口91aを設ける部分は、重合が生じない。
図8(c)に示すように、現像液に浸漬すると、重合が生じなかった開口91aを設ける部分の前駆体膜91bが溶解し、開口91aを有するペデスタル91が形成される。
ここでは、光量調整部材92は、複数の発光サイリスタLのそれぞれの発光面311に対して予め定められた光量調整量に対応して、発光サイリスタLが発光する光が通過する面積が異なるように構成されているとする。例えば、後述する図13(a)に示すように、一つの発光面311を8×8のマトリクスに区切り、マトリクスのそれぞれの要素を透過または遮光のいずれかに設定することで、発光サイリスタLの発光する光を透過する面積を100%から0%まで65段階に設定できる。この方法を、密度変調型と表記する。8×8のマトリクスによって光が透過する面積を変えることは、等価的に光透過率を設定することである。以下では、等価的な光透過率も光透過率と呼ぶ。
次いで、ポジ型のフォトレジスト膜99を塗布する。そして、それぞれの発光面311を8×8のマトリクスに区切り、マトリクスにおけるそれぞれの要素を遮光するように遮光パターン97bを設けたフォトマスク96bを通して、フォトレジスト膜99に露光光98照射する。そして、現像液に浸漬して、フォトレジスト膜99の露光光98が照射された部分を除去する。
その後、遮光性材料膜92aを溶解するエッチング液を用いて、遮光性材料膜92aのフォトレジスト膜99が除去された部分をエッチングする。
図8(e)に示すように、フォトレジスト膜99を除去することにより光量調整部材92が形成される。これにより、レンズ93が形成される前の発光チップCが製造される。
なお、フォトマスク96bの遮光パターン97bにおけるネガ−ポジの関係を逆転させれば、フォトレジスト膜99はネガ型としてもよい。
ここでは、図6で説明したように、発光サイリスタL1に対応するレンズ93が高さh1、発光サイリスタL2に対応するレンズ93が高さh1より高い高さh2、発光サイリスタL3に対応するレンズ93が高さh2より高い高さh3とする(h1<h2<h3)。そして、図示していないが、番号が4以上の発光サイリスタLでは高さhは高さh3とする。
図9は、第1の実施の形態の発光チップCにおいて、レンズ93を形成する方法を説明する断面図である。図8と同様に、図6(a)のVIC−VIC線での断面で説明する。
ここでは、レンズ93は、感光性樹脂を用いてフォトリソグラフィにより形成するとする。なお、ここで用いるフォトリソグラフィは、グレースケールリソグラフィと呼ばれる。
ここでは、現像後の感光性樹脂がレンズ93の表面形状が凸状であるとして説明する。
図9(b)に示すように、レンズ93を形成する前の発光チップCの表面に、ポジ型のポリイミドの前駆体膜93bをスピンコートなどにより塗布する。
このとき、前駆体膜93bの膜厚は、ペデスタル91の開口91aの端に生じた段差部91cの影響を受ける。すなわち、段差部91cに対応する前駆体膜93bの矢印Dで示す部分の膜厚tDは、段差から離れた矢印Eで示す部分の膜厚tEより薄い。これは、前駆体膜93bが粘性を有する液体であるため、前駆体膜93bが発光チップC上に塗布されると、矢印Dで示す段差部91cの上と下とで表面が滑らかにつながるように表面張力の影響を受けるためである。すなわち、段差部91cに近いほど前駆体膜93bの厚さが小さく、段差部91cから離れるにしたがい前駆体膜93bの厚さが大きくなる。そして、段差部91cから大きく離れると、段差部91cの影響を受けなくなり、前駆体膜93bの厚さの変動は小さくなる。この厚さが異なる範囲は、開口91aの大きさ、開口91aからの距離、前駆体膜93bを形成する感光性ポリイミドの前駆体の粘度、塗布方法などに依存する。
すると、図9(c)に示すように、ドット密度による光透過率の違いにより、現像後の前駆体膜93bの膜厚(残膜厚)が異なることで、レンズ93が形成される。
このようにして、発光チップCが製造される。
ペデスタル91およびレンズ93を感光性ポリイミドで構成するとして説明した。しかし、感光性樹脂としては、ポリイミド樹脂の他、フェノールエポキシ樹脂、アクリル樹脂、シクロオレフィン樹脂などを用いることができる。
次に、光量調整部材92とレンズ93との関係について説明する。
第1の実施の形態では、発光サイリスタLのそれぞれに対応するレンズ93の光量調整部材92と接する部分における直径を同じとしている。よって、レンズ93の高さhが異なると、レンズ93表面の曲率半径が異なる。例えば、段差部91cに近い発光サイリスタL1に対応するレンズ93は、段差部91cから発光サイリスタL1より離れた発光サイリスタL3のレンズ93よりレンズの高さhが低いので、表面の曲率半径が大きくなる。すなわち、段差部91cに近い発光サイリスタLに対応するレンズ93は、段差部91cから遠い発光サイリスタLに対応するレンズ93に比べ、高さhが低く且つ曲率半径が大きい。
高さhが低く且つ曲率半径が大きいレンズ93は、高さhが高く且つ曲率半径が小さいレンズ93に比べレンズ93の焦点距離が長くなる。このとき、光量調整部材92を用いない場合には、それぞれの発光サイリスタLの発光する光量が同じでも、レンズ93からの取り出し光量(ロッドレンズアレイ64を介して感光体ドラム12を露光する光量)が低減することが起こりうる。すなわち、発光サイリスタL間で取り出し光量が異なってしまう。
図10に示すように、ペデスタル91の厚さは、13μmで変動が小さい。一方、ペデスタル91上において、前駆体膜93bの厚さは、矢印Dで示す段差部91cに近い部分で最も薄く(ペデスタル91の厚さを加えて22.2μm)、段差部91cから離れるにしたがって厚くなっている。そして、段差部91cから500μm以上離れた部分から厚さの変動が小さくなっている(矢印Eで示す部分でペデスタル91の厚さを加えて25.5μm)。
発光サイリスタL1〜L10においては、番号が大きくなるにつれレンズ93の高さhが高くなっている。しかし、発光サイリスタL10と発光サイリスタL128とでは、レンズ93の高さhの差が小さい。すなわち、段差部91cによるレンズ93の高さhへの影響は、発光サイリスタL1〜L9の範囲で生じている。
レンズ93の高さhが6μmであると、高さhが8μmであるときに比較して光量が9%低下する。一方、レンズ93の高さhが9μmであると、高さhが8μmであるときに比較して光量が増加するが、レンズ93の高さhが8μmであるときに比較して差は小さい。
なお、取り出し光量が最も小さい発光サイリスタL1については、光量調整部材92を設けなくともよい。
図13(a)に示す密度変調型は、前述したように、発光サイリスタLの発光面311をマトリクス状に分割し、マトリクスの各要素を透過または遮光に設定することで、透過または遮光の要素の数を変化させて、光透過率(等価的な光透過率)を設定する。図13(a)の左側に、8×8のマトリクスを示す。そして、右側に、透過部分を白、遮光部分を黒として、光透過率を10%刻みで変えた場合の遮光パターンを示している。なお、光透過率100%は全面が透過であるので示していない。
なお、発光サイリスタLの発光サイリスタ列方向のピッチを20μmとすると、マトリクスの各要素の一辺は2.5μmとなる。よって、例えば光量調整部材92をクロム膜で形成し、フォトリソグラフィによって、発光サイリスタLの発光面311ごとに、密度変調型の光量調整部材92を形成することができる。
なお、金属またはカーボンブラックなどの代わりに、分布型ブラッグ反射(DBR:Distributed Bragg Reflection)を生じさせる誘電体などによる多層膜を用いてもよい。多層膜の構成は、発光サイリスタLの発光する光の波長を反射するように設定すればよい。
この場合、樹脂と他の樹脂の微粒子との屈折率の違いにより、発光サイリスタLの発光する光が散乱される。よって、取り出し光量を小さく設定することができる。
原理上、光透過率は、黒の要素の数の増加に伴って小さくなる。しかし、図13(b)に示す光透過率の実測値では、黒の要素の数が56より大きい場合における光透過率の黒の要素の数に対する変化は、黒の要素の数が56未満である場合に比べて小さい。
図14(a)、(b)に示す面積変調型は、光量調整部材92において、光が透過または遮光する面積を変えて、光透過率を設定する。例えば、図14(a)では、二つの正方形の遮光する領域(黒で示す領域)を設け、その二つの正方形の遮光する領域の大きさを変えることで、光透過率を設定している。
一方、図14(b)では、二つの同心円の間を光が透過する領域とし、二つの同心円の直径を変えることで、光透過率を設定している。二つの同心円の間を遮光の領域としてもよい。また、同心円の数を3以上としてもよい。
なお、図13で説明したように、図14(a)、(b)、(c)における光量調整部材92を、発光サイリスタLの発光する光を遮光する材料の代わりに、吸収する材料、散乱する材料で構成してもよい。
逆に、レンズ93の高さhが高いと、ロッドレンズアレイ64に取り込まれる光量が増加する場合には、レンズ93の高さhが低い発光サイリスタLに対して光透過率が小さい光量調整部材92を設ければよい。
第1の実施の形態では、光量調整部材92をペデスタル91とレンズ93との間に介在させることで、レンズ93の高さhの違いによって生じる取り出し光量の差を抑制した。
第2の実施の形態では、レンズ93の表面形状(プロファイル)を制御することで、レンズ93の高さhの違いによって生じる感光体ドラム12を露光する光量の差を抑制する。
ここで、表面形状が異なる複数のレンズ93が光取り出し手段の他の一例である。
図15は、第2の実施の形態が適用される発光チップCの平面レイアウト図および断面図の一例である。図15(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。図15(b)は、図15(a)に示したXVB−XVB線での断面図である。よって、図15(b)の断面図には、図中下より発光サイリスタL1、転送サイリスタT1、結合ダイオードDx1、電源線抵抗Rgx1の断面が示されている。図15(c)は、図15(a)に示したXVC−XVC線での断面図である。第2の実施の形態では、図6に示した第1の実施の形態における光量調整部材92を備えていない。
そして、レンズ93の高さhは、発光サイリスタL1、L2、L3と番号が大きくなるにつれ、高くなるとする。なお、番号が4以上の発光サイリスタLでは、レンズ93の高さhは発光サイリスタL3の高さh3であるとする。
以下では、同様な部分の説明を省略し、異なる部分について説明する。
なお、図15から分かるように、レンズ93は、隣接するレンズ93と一部が重なるように設けられ、重なる部分が切り取られた形状である。よって、直径diはレンズ93が互いに隣接しない部分における直径である。
図16は、第2の実施の形態の発光チップCにおいて、ペデスタル91およびレンズ93を形成する方法を説明する断面図である。図16は、図15(a)に示すXVC−XVC線での断面で示している。
図16(a)〜(c)は、第1の実施の形態における図8(a)〜(c)と同じである。すなわち、図16(c)は、ペデスタル91が形成された発光チップCである。
次に、図16(d)に示すように、図9(b)と同様に、ポジ型のポリイミドの前駆体膜93bをスピンコートなどにより塗布する。すると、前駆体膜93bの膜厚は、段差部91cに近い部分である矢印Dで示す部分における膜厚tDは、段差部91cから離れた矢印Eで示す部分の膜厚tEより薄くなる。
また、曲率半径rのみならず、レンズ93の表面形状(プロファイル)に凹凸をもたせるなど複雑に制御して、取り出し光量の低下が抑制できるようにしてもよい。
さらに、最も大きい取り出し光量を基準として、それより小さい取り出し光量の発光サイリスタLのレンズ93のすべての表面形状を設定してもよく、予め定められた取り出し光量を基準として、それより小さい取り出し光量の発光サイリスタLのレンズ93に適用するようにしてもよい。
そして、第1の実施の形態と同様に、画像出力制御部30などによる発光サイリスタLの出射する光量の設定とを併用してもよい。
しかし、段差部91cによる場合でなくとも、レンズ93に高さhの差が生じる場合にも適用できる。
また、発光サイリスタLの発光面311の中央に、n型オーミック電極321が設けられているとしたが、n型オーミック電極321は発光面311の中央からずれたところに、設けられていてもよい。
また、n型オーミック電極321が設けられていなくてもよい。
また、第1の実施の形態および第2の実施の形態では、転送サイリスタTの間を結合ダイオードDxで接続したが、抵抗など電位の変化を伝達できる部材であってもよい。
Claims (5)
- 基板上に列状に配置された複数の発光素子と、
前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、
前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする発光部品。 - 基板上に列状に配置された複数の発光素子と、
前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、
前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より小さくなる発光素子では、当該発光素子に対応して設けられたレンズの表面形状が当該取り出し光量が増加するように設定されていることを特徴とする発光部品。 - 前記複数の発光素子と前記光取り出し手段との間に台座をさらに備えることを特徴とする請求項1又は2に記載の発光部品。
- 基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備える発光手段と、
前記発光手段から照射される光を結像させる光学手段と、を備え、
前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とするプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、
前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234216A JP6011243B2 (ja) | 2012-10-23 | 2012-10-23 | 発光部品、プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234216A JP6011243B2 (ja) | 2012-10-23 | 2012-10-23 | 発光部品、プリントヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014086558A JP2014086558A (ja) | 2014-05-12 |
JP6011243B2 true JP6011243B2 (ja) | 2016-10-19 |
Family
ID=50789340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012234216A Active JP6011243B2 (ja) | 2012-10-23 | 2012-10-23 | 発光部品、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6011243B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6728604B2 (ja) * | 2015-09-11 | 2020-07-22 | 富士ゼロックス株式会社 | 発光部品、プリントヘッドおよび画像形成装置 |
JP6245319B1 (ja) | 2016-06-30 | 2017-12-13 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び半導体積層基板 |
JP6332543B2 (ja) * | 2017-11-06 | 2018-05-30 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP6501019B2 (ja) * | 2018-04-20 | 2019-04-17 | 富士ゼロックス株式会社 | 発光部品及び半導体積層基板 |
JP7311276B2 (ja) * | 2019-02-26 | 2023-07-19 | ローム株式会社 | 半導体発光装置 |
JP2020170765A (ja) * | 2019-04-02 | 2020-10-15 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
JP2021114555A (ja) * | 2020-01-20 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 発光装置およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62179964A (ja) * | 1986-02-04 | 1987-08-07 | Alps Electric Co Ltd | Led書き込みヘツド |
JPS639270A (ja) * | 1986-06-30 | 1988-01-14 | Ricoh Co Ltd | 発光素子アレイの光量分布補正方法 |
JPS6364373A (ja) * | 1986-09-04 | 1988-03-22 | Toshiba Corp | Ledアレイ |
JPS6366979A (ja) * | 1986-09-06 | 1988-03-25 | Rohm Co Ltd | Ledアレイヘツド及びその製造方法 |
JPH0639461Y2 (ja) * | 1987-02-19 | 1994-10-12 | 三洋電機株式会社 | 線状光源 |
JPH0294673A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Lighting & Technol Corp | 発光ダイオードアレイ |
JPH03116056U (ja) * | 1990-03-12 | 1991-12-02 | ||
JP2989343B2 (ja) * | 1991-10-25 | 1999-12-13 | ローム株式会社 | Ledアレイプリントヘッドの製造方法 |
JPH0784207A (ja) * | 1993-06-22 | 1995-03-31 | Victor Co Of Japan Ltd | 発光素子アレイ装置 |
JPH0825687A (ja) * | 1994-07-13 | 1996-01-30 | Kyocera Corp | 画像形成装置 |
JPH08238796A (ja) * | 1994-06-28 | 1996-09-17 | Kyocera Corp | 光プリントヘッド |
JP2725650B2 (ja) * | 1994-08-19 | 1998-03-11 | 日本電気株式会社 | Ledアレイ光源 |
JP2002198571A (ja) * | 2000-12-26 | 2002-07-12 | Kyocera Corp | 半導体発光装置及びそれを用いた光プリンタヘッド |
JP2002198559A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 半導体発光装置及びそれを用いた光プリンタヘッド |
JP4972976B2 (ja) * | 2006-03-30 | 2012-07-11 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップ、自己走査型発光素子アレイチップの製造方法および光書込みヘッド |
JP2009194253A (ja) * | 2008-02-15 | 2009-08-27 | Fuji Xerox Co Ltd | 発光素子アレイチップの製造方法、マイクロレンズ成形型、発光素子ヘッドおよび画像形成装置 |
JP2011204397A (ja) * | 2010-03-24 | 2011-10-13 | Sony Corp | 照明装置 |
JP5585292B2 (ja) * | 2010-08-16 | 2014-09-10 | 富士ゼロックス株式会社 | レンズ付発光素子アレイ及びプリントヘッド |
JP2012216763A (ja) * | 2011-03-25 | 2012-11-08 | Sharp Corp | 発光装置、照明装置、および表示装置 |
-
2012
- 2012-10-23 JP JP2012234216A patent/JP6011243B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014086558A (ja) | 2014-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6011243B2 (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
US8089077B2 (en) | Light-emitting element array with micro-lenses and optical writing head | |
EP2481597A1 (en) | Light emitting element head, light emitting element array chip, and image forming apparatus | |
US6717606B2 (en) | Optical print head and image forming apparatus using a rod lens with a predetermined conjugate length | |
JP4770955B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
KR20110031077A (ko) | 발광 장치, 프린트 헤드 및 화상 형성 장치 | |
CN102468319B (zh) | 发光芯片、发光装置、打印头及图像形成设备 | |
TW562753B (en) | Optical printer head and method of lighting up optical printer head | |
JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
US20090225150A1 (en) | Light-emitting head and printing apparatus using the same | |
US8748935B2 (en) | Light-emitting chip, print head, and image forming apparatus | |
JP6011296B2 (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
US9217947B2 (en) | Image forming device | |
JP4972976B2 (ja) | 自己走査型発光素子アレイチップ、自己走査型発光素子アレイチップの製造方法および光書込みヘッド | |
JP5887767B2 (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
JP6728604B2 (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
JPS5998879A (ja) | 発光ダイオ−ドプリンタ | |
JP2008105298A (ja) | ラインヘッド及びそれを用いた画像形成装置 | |
US20220272223A1 (en) | Light emitting component, optical writing device using same, and image forming apparatus | |
JP2012174810A (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
JP4625996B2 (ja) | 発光素子アレイを用いた光学装置 | |
JP5446821B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP2012040698A (ja) | 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置 | |
JPS6090784A (ja) | 発光ダイオ−ドを用いたプリンタ | |
JPS60163062A (ja) | Ledプリンタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6011243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |