JP5446821B2 - 発光素子ヘッドおよび画像形成装置 - Google Patents
発光素子ヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP5446821B2 JP5446821B2 JP2009283558A JP2009283558A JP5446821B2 JP 5446821 B2 JP5446821 B2 JP 5446821B2 JP 2009283558 A JP2009283558 A JP 2009283558A JP 2009283558 A JP2009283558 A JP 2009283558A JP 5446821 B2 JP5446821 B2 JP 5446821B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- signal
- element array
- array chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
- B41J2/451—Special optical means therefor, e.g. lenses, mirrors, focusing means
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Description
本発明は、発光素子ヘッド、およびこれを利用した画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。
特許文献１には、集積回路を含むＳｉ基板と、この上に形成された層間絶縁膜と、この上に形成された接着層と、この上に形成された導通層と、この上に貼り付けられたＬＥＤエピタキシャルフィルムと、ＬＥＤエピタキシャルフィルム上からＳｉ基板の端子領域に至る領域に形成された薄膜の個別配線層とを有する半導体装置が提案されている。
ここで、例えばｐｎｐｎ構造やｎｐｎｐ構造の発光サイリスタを用いた自己走査型の発光素子アレイチップを列状に多数配列した発光素子ヘッドでは、発光素子の点灯信号は、配列した発光素子アレイチップの数に応じて必要となる。そのために、発光素子アレイチップの数の増加とともに信号線の本数が増加するため、信号線の本数を削減することが求められる。
本発明の目的は、発光素子アレイチップの数が増加しても信号線の本数を抑制することができる発光素子ヘッド等を提供することにある。
本発明の目的は、発光素子アレイチップの数が増加しても信号線の本数を抑制することができる発光素子ヘッド等を提供することにある。
請求項１に係る発明は、複数のグループに分割され、発光素子が列状に配された複数の自己走査型発光素子アレイチップと、前記発光素子の点滅を制御するための発光制御信号、および当該発光制御信号が前記グループの中の何れの自己走査型発光素子アレイチップのものかを識別するための識別信号を生成する信号生成手段と、前記発光制御信号および前記識別信号を伝達する信号線と、前記信号線に接続すると共に前記自己走査型発光素子アレイチップ毎に設置され、前記識別信号を判別し前記発光制御信号を前記発光素子に伝達する識別信号判別手段と、を備えることを特徴とする発光素子ヘッドである。
請求項２に係る発明は、前記発光制御信号を伝達する前記信号線は、１つのグループに対し１本接続していることを特徴とする請求項１に記載の発光素子ヘッドである。
請求項３に係る発明は、前記信号生成手段は、前記グループの中の制御を行う自己走査型発光素子アレイチップに対応した前記識別信号を生成するときに、前記発光制御信号を生成することを特徴とする請求項１に記載の発光素子ヘッドである。
請求項４に係る発明は、前記信号生成手段は、前記識別信号を前記グループの中の自己走査型発光素子アレイチップ毎に順に生成し、制御を行う自己走査型発光素子アレイチップに対応した当該識別信号が生成されたときに前記発光制御信号を生成することを特徴とする請求項１に記載の発光素子ヘッドである。
請求項５に係る発明は、前記信号生成手段は、前記識別信号をカウンタ信号の積算値により生成することを特徴とする請求項１に記載の発光素子ヘッドである。
請求項６に係る発明は、前記識別信号判別手段は、当該識別信号判別手段が設置されている自己走査型発光素子アレイチップに対応する前記識別信号が伝達されたときは、当該識別信号により当該自己走査型発光素子アレイチップに対し点灯と消灯のトグル動作を行うことを特徴とする請求項１に記載の発光素子ヘッドである。
請求項７に係る発明は、前記自己走査型発光素子アレイチップは、消灯動作をクロックパルスを使用して行うことを特徴とする請求項１に記載の発光素子ヘッドである。
請求項３に係る発明は、前記信号生成手段は、前記グループの中の制御を行う自己走査型発光素子アレイチップに対応した前記識別信号を生成するときに、前記発光制御信号を生成することを特徴とする請求項１に記載の発光素子ヘッドである。
請求項４に係る発明は、前記信号生成手段は、前記識別信号を前記グループの中の自己走査型発光素子アレイチップ毎に順に生成し、制御を行う自己走査型発光素子アレイチップに対応した当該識別信号が生成されたときに前記発光制御信号を生成することを特徴とする請求項１に記載の発光素子ヘッドである。
請求項５に係る発明は、前記信号生成手段は、前記識別信号をカウンタ信号の積算値により生成することを特徴とする請求項１に記載の発光素子ヘッドである。
請求項６に係る発明は、前記識別信号判別手段は、当該識別信号判別手段が設置されている自己走査型発光素子アレイチップに対応する前記識別信号が伝達されたときは、当該識別信号により当該自己走査型発光素子アレイチップに対し点灯と消灯のトグル動作を行うことを特徴とする請求項１に記載の発光素子ヘッドである。
請求項７に係る発明は、前記自己走査型発光素子アレイチップは、消灯動作をクロックパルスを使用して行うことを特徴とする請求項１に記載の発光素子ヘッドである。
請求項８に係る発明は、トナー像を形成させるトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を有し、前記トナー像形成手段は、複数のグループに分割され発光素子が列状に配された複数の自己走査型発光素子アレイチップと、当該発光素子の点滅を制御するための発光制御信号および当該発光制御信号が当該グループの中の何れの自己走査型発光素子アレイチップのものかを識別するための識別信号を生成する信号生成手段と、当該発光制御信号および当該識別信号を伝達する信号線と、当該信号線に接続すると共に当該自己走査型発光素子アレイチップ毎に設置され当該識別信号を判別し当該発光制御信号を当該発光素子に伝達する識別信号判別手段と、を有する発光素子ヘッドを備えることを特徴とする画像形成装置である。
請求項１の発明によれば、本構成を採用しない場合に比較して、より簡単な構成で自己走査型発光素子アレイチップに接続する信号線を削減することができる。また本構成を採用しない場合に比較して、よりその大きさが小さい発光素子アレイチップを製造することができる。
請求項２の発明によれば、本構成を採用しない場合に比較して、発光制御信号を伝達する信号線を、複数のグループに分割された自己走査型発光素子アレイチップのグループ毎に１本にすることができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、識別信号と発光制御信号を自己走査型発光素子アレイチップに非同期で伝達することができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、識別信号と発光制御信号を自己走査型発光素子アレイチップに同期して伝達することができる。
請求項５の発明によれば、本構成を採用しない場合に比較して、カウンタ信号を使用して識別信号を生成することができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、より高速に自己走査型発光素子アレイチップを駆動することができる。
請求項７の発明によれば、本構成を採用しない場合に比較して、より簡単な構成で自己走査型発光素子アレイチップの点灯時間を設定することができる。
請求項８の発明によれば、本構成を採用しない場合に比較して、より簡単な回路構成を有する画像形成装置が実現できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、発光制御信号を伝達する信号線を、複数のグループに分割された自己走査型発光素子アレイチップのグループ毎に１本にすることができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、識別信号と発光制御信号を自己走査型発光素子アレイチップに非同期で伝達することができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、識別信号と発光制御信号を自己走査型発光素子アレイチップに同期して伝達することができる。
請求項５の発明によれば、本構成を採用しない場合に比較して、カウンタ信号を使用して識別信号を生成することができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、より高速に自己走査型発光素子アレイチップを駆動することができる。
請求項７の発明によれば、本構成を採用しない場合に比較して、より簡単な構成で自己走査型発光素子アレイチップの点灯時間を設定することができる。
請求項８の発明によれば、本構成を採用しない場合に比較して、より簡単な回路構成を有する画像形成装置が実現できる。
以下、本発明を実施するための最良の形態（実施の形態）について詳細に説明する。ただし、本発明は、以下の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。また、使用する図面は、本実施の形態を説明するために使用するものであり、実際の大きさを表すものではない。
図１は本実施の形態が適用される画像形成装置の全体構成を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置であって、各色の階調データに対応して画像形成を行う画像プロセス系１０、画像プロセス系１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置(ＩＩＴ：Image Input Terminal)３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部(ＩＰＳ:Image Processing System)４０を備えている。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置であって、各色の階調データに対応して画像形成を行う画像プロセス系１０、画像プロセス系１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置(ＩＩＴ：Image Input Terminal)３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部(ＩＰＳ:Image Processing System)４０を備えている。
画像プロセス系１０は、水平方向に一定の間隔を置いて並列的に配置される複数のエンジンからなるトナー像形成手段の一例としての画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)の４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋから構成されており、夫々、静電潜像を形成してトナー像を形成させる像保持体(感光体)である感光体ドラム１２、感光体ドラム１２の表面を一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光する発光装置である発光素子ヘッド１４、発光素子ヘッド１４によって得られた潜像を現像する現像器１５を備えている。また、画像プロセス系１０は、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの感光体ドラム１２にて画像形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３を備えている。
各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、現像器１５に収納されたトナーを除き、ほぼ同様な構成を備えている。ＰＣ２やＩＩＴ３から入力された画像信号は、画像処理部４０によって画像処理が施され、インタフェースを介して各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋに供給される。画像プロセス系１０は、画像出力制御部３０から供給された同期信号等の制御信号に基づいて動作する。まず、イエローの画像形成ユニット１１Ｙでは、帯電器１３により帯電された感光体ドラム１２の表面に、画像処理部４０から得られた画像信号に基づき、発光素子ヘッド１４によって静電潜像を形成する。形成された静電潜像に対して現像器１５によってイエローのトナー像を形成し、形成されたイエローのトナー像は、図の矢印方向に回動する用紙搬送ベルト２１上の記録用紙に転写ロール２３を用いて転写される。同様にして、マゼンタ、シアン、黒のトナー像が各々の感光体ドラム１２上に形成され、用紙搬送ベルト２１上の記録用紙に転写ロール２３を用いて多重転写される。多重転写された記録用紙上のトナー像は、定着手段の一例としての定着器２４に搬送されて、熱および圧力によって記録用紙に定着される。
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。
発光素子ヘッド１４は、記録素子(発光素子)として多数のＬＥＤが配列された発光素子アレイ５１、発光素子アレイ５１を支持すると共に発光素子アレイ５１の駆動を制御するための回路が形成されたプリント基板５２、各ＬＥＤから出射された光出力を感光体ドラム１２上に結像させる光学素子であるセルフォックレンズアレイ(ＳＬＡ：登録商標)５３を備え、プリント基板５２およびセルフォックレンズアレイ５３は、ハウジング５４に保持されている。発光素子アレイ５１は、ＬＥＤが主走査方向に画素数分、配列されたものからなる。例えば、Ａ３サイズの短手(２９７ｍｍ)を主走査方向とする場合、６００ｄｐｉの解像度では、約４２.３μｍ毎に７０４０個のＬＥＤが配列されることになる。なお、本実施の形態では、ＬＥＤが一直線上に並べられており、実際にはサイドレジずれ等を考慮して７６８０個のＬＥＤが配列されている。
発光素子ヘッド１４は、記録素子(発光素子)として多数のＬＥＤが配列された発光素子アレイ５１、発光素子アレイ５１を支持すると共に発光素子アレイ５１の駆動を制御するための回路が形成されたプリント基板５２、各ＬＥＤから出射された光出力を感光体ドラム１２上に結像させる光学素子であるセルフォックレンズアレイ(ＳＬＡ：登録商標)５３を備え、プリント基板５２およびセルフォックレンズアレイ５３は、ハウジング５４に保持されている。発光素子アレイ５１は、ＬＥＤが主走査方向に画素数分、配列されたものからなる。例えば、Ａ３サイズの短手(２９７ｍｍ)を主走査方向とする場合、６００ｄｐｉの解像度では、約４２.３μｍ毎に７０４０個のＬＥＤが配列されることになる。なお、本実施の形態では、ＬＥＤが一直線上に並べられており、実際にはサイドレジずれ等を考慮して７６８０個のＬＥＤが配列されている。
図３は、発光素子アレイ５１の構造を説明した図である。
図３に示した発光素子アレイ５１は、複数の発光素子アレイチップ１００が主走査方向に千鳥状に配列する。
発光素子アレイチップ１００は、矩形形状であり両側に配線等を行うスペースであるボンディングパッド１０１を備える。このようにボンディングパッド１０１を配すれば、ほぼボンディングパッド１０１自体が必要とする幅までチップ幅を小さくできる利点がある。
また発光素子アレイチップ１００において両側のボンディングパッド１０１に挟まれる領域には、発光素子であるＬＥＤ１０２が主走査方向である矩形の長辺に沿って直線状に等間隔で配列する。ここで、ＬＥＤ１０２は、発光素子アレイチップ１００の長辺の一方に寄せて配置される。そして奇数番の発光素子アレイチップ１００と偶数番の発光素子アレイチップ１００とは、ＬＥＤ１０２が向かい合わせになるように、また、ボンディングパッド１０１を重ねるようにして配置される。このような配置により全てのＬＥＤ１０２を、主走査方向に対し等間隔に並べて配置することができる。
また各ＬＥＤ１０２上にはマイクロレンズ１０３が取り付けられている（図４参照）。
図３に示した発光素子アレイ５１は、複数の発光素子アレイチップ１００が主走査方向に千鳥状に配列する。
発光素子アレイチップ１００は、矩形形状であり両側に配線等を行うスペースであるボンディングパッド１０１を備える。このようにボンディングパッド１０１を配すれば、ほぼボンディングパッド１０１自体が必要とする幅までチップ幅を小さくできる利点がある。
また発光素子アレイチップ１００において両側のボンディングパッド１０１に挟まれる領域には、発光素子であるＬＥＤ１０２が主走査方向である矩形の長辺に沿って直線状に等間隔で配列する。ここで、ＬＥＤ１０２は、発光素子アレイチップ１００の長辺の一方に寄せて配置される。そして奇数番の発光素子アレイチップ１００と偶数番の発光素子アレイチップ１００とは、ＬＥＤ１０２が向かい合わせになるように、また、ボンディングパッド１０１を重ねるようにして配置される。このような配置により全てのＬＥＤ１０２を、主走査方向に対し等間隔に並べて配置することができる。
また各ＬＥＤ１０２上にはマイクロレンズ１０３が取り付けられている（図４参照）。
図４（ａ）〜（ｂ）は、発光素子アレイチップ１００の構造を説明した図である。
図４（ａ）は、発光素子アレイチップ１００をＬＥＤ１０２の光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
上述の通り、発光素子アレイチップ１００には、その両側にボンディングパッド１０１が配され、また両側のボンディングパッド１０１に挟まれる領域には、ＬＥＤ１０２が直線状に等間隔で列状に配されている。そして、それぞれのＬＥＤ１０２には光が出射する側にマイクロレンズ１０３が形成されている。このマイクロレンズ１０３は、ＬＥＤ１０２から出射した光を集光し、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ１０３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ１０３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ１０２の波長、使用される光硬化性樹脂の屈折率等により決定される。
図４（ａ）は、発光素子アレイチップ１００をＬＥＤ１０２の光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
上述の通り、発光素子アレイチップ１００には、その両側にボンディングパッド１０１が配され、また両側のボンディングパッド１０１に挟まれる領域には、ＬＥＤ１０２が直線状に等間隔で列状に配されている。そして、それぞれのＬＥＤ１０２には光が出射する側にマイクロレンズ１０３が形成されている。このマイクロレンズ１０３は、ＬＥＤ１０２から出射した光を集光し、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ１０３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ１０３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ１０２の波長、使用される光硬化性樹脂の屈折率等により決定される。
なお、本実施の形態では、発光素子アレイチップ１００として自己走査型発光素子アレイチップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものであり、特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報に開示されている。また、特開平２−２６３６６８号公報には、転送素子アレイを転送部として、発光部である発光素子アレイと分離した構造の自己走査型発光素子アレイチップが開示されている。
図５は、分離タイプの自己走査型発光素子アレイチップの等価回路図である。この自己走査型発光素子アレイチップは、転送用サイリスタＴ１，Ｔ２，Ｔ３，…、書き込み用発光サイリスタＬ１，Ｌ２，Ｌ３，…からなる。転送部の構成は、ダイオード接続を用いている。ＶＧＫは電源（通常５Ｖ）であり、電源ライン７２から各負荷抵抗ＲＬを経て各転送用サイリスタのゲート電極Ｇ１，Ｇ２，Ｇ３，…に接続されている。また、転送用サイリスタのゲート電極Ｇ１，Ｇ２，Ｇ３，…は、書き込み用発光サイリスタのゲート電極にも接続される。転送用サイリスタＴ１のゲート電極にはスタートパルスφＳが加えられ、転送用サイリスタのアノード電極には、交互に転送用クロックパルスφ１，φ２が加えられる。これらクロックパルスφ１，φ２は、クロックパルスライン７４，７６を経て供給される。書き込み用発光サイリスタのアノード電極には、書き込み信号ライン７８を経て、書き込み信号φＩが加えられている。
次に動作を簡単に説明する。まず転送用クロックパルスφ１の電圧がハイレベルで転送用サイリスタＴ２がオン状態であるとする。このとき、ゲート電極Ｇ２の電位はＶＧＫの５Ｖからほぼ０Ｖにまで低下する。この電位降下の影響はダイオードＤ２によってゲート電極Ｇ３に伝えられ、その電位を約１Ｖ（ダイオードＤ２の順方向立上り電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ１は逆バイアス状態であるためゲート電極Ｇ１への電位の接続は行われず、ゲート電極Ｇ１の電位は５Ｖのままとなる。書き込み用発光サイリスタのオン電位は、ゲート電極電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ２のＨレベル電圧は約２Ｖ（転送用サイリスタＴ３をオンさせるために必要な電圧）以上でありかつ約４Ｖ（転送用サイリスタＴ４をオンさせるために必要な電圧）以下に設定しておけば転送用サイリスタＴ３のみがオンし、これ以外の転送用サイリスタはオフのままにすることができる。従って２本の転送用クロックパルスでオン状態が転送されることになる。
スタートパルスφＳは、このような転送動作を開始させるためのパルスであり、スタートパルスφＳをＬレベル（約０Ｖ）にすると同時に転送用クロックパルスφ２をＨレベル（約２〜約４Ｖ）とし、転送用サイリスタＴ１をオンさせる。その後すぐ、スタートパルスφＳはＨレベルに戻される。
いま、転送用サイリスタＴ２がオン状態にあるとすると、ゲート電極Ｇ２の電位は、ＶＧＫ（ここでは５Ｖと想定する）より低下し、ほぼ０Ｖとなる。したがって、書き込み信号φＩの電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、発光素子Ｌ２を発光状態とすることができる。
これに対し、ゲート電極Ｇ１は約５Ｖであり、ゲート電極Ｇ３は約１Ｖとなる。したがって、発光素子Ｌ１の書き込み電圧は約６Ｖ、発光素子Ｌ３の書き込み電圧は約２Ｖとなる。これから、発光素子Ｌ２のみに書き込める書き込み信号φＩの電圧は、１〜２Ｖの範囲となる。発光素子Ｌ２がオン、すなわち発光状態に入ると、発光強度は書き込み信号φＩに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の発光素子に転送するためには、書き込み信号φＩラインの電圧を一度０Ｖまでおとし、発光している発光素子をいったんオフにしておく必要がある。
ここで、自己走査型発光素子アレイチップを発光素子アレイチップ１００として使用する場合は、クロックパルスφ１，φ２は、複数の発光素子アレイチップ１００に対し共通のクロックパルスライン７４，７６を使用することで伝達することができる。しかし、発光素子の点滅を制御する書き込み信号φＩを流す書き込み信号ライン７８については、発光素子アレイチップ１００毎に配線する必要がある。例えば、発光素子アレイチップ１００を６０個使用する発光素子アレイ５１の場合は、６０本の書き込み信号ライン７８が必要となる。このような多数の書き込み信号ライン７８を通すためには、発光素子アレイチップ１００を設置するプリント基板幅を広くする必要がある。また、多層基板を使用することも考えられるが、この場合は、コストアップ要因となる。
図６（ａ）は、本実施の形態で使用する発光素子アレイチップ１００とその周囲に配される信号線を説明した配線図の第１の例である。
図６（ａ）で示した配線図では、複数の発光素子アレイチップ１００が主走査方向に列状に配列する。また、発光素子アレイチップ１００に電気的に接続され種々の信号を発光素子アレイチップ１００に伝達する信号線が配列する。この信号線は、クロックパルスφ１を発光素子アレイチップ１００に伝達するクロックパルスライン７４と、クロックパルスφ２を発光素子アレイチップ１００に伝達するクロックパルスライン７６と、発光制御信号としての書き込み信号φｉを発光素子アレイチップ１００に伝達する書き込み信号ライン８０と、識別信号Ａｎを発光素子アレイチップ１００に伝達する識別信号ライン８２ａ，８２ｂ，８２ｃとからなる。
図６（ａ）で示した配線図では、複数の発光素子アレイチップ１００が主走査方向に列状に配列する。また、発光素子アレイチップ１００に電気的に接続され種々の信号を発光素子アレイチップ１００に伝達する信号線が配列する。この信号線は、クロックパルスφ１を発光素子アレイチップ１００に伝達するクロックパルスライン７４と、クロックパルスφ２を発光素子アレイチップ１００に伝達するクロックパルスライン７６と、発光制御信号としての書き込み信号φｉを発光素子アレイチップ１００に伝達する書き込み信号ライン８０と、識別信号Ａｎを発光素子アレイチップ１００に伝達する識別信号ライン８２ａ，８２ｂ，８２ｃとからなる。
発光素子アレイチップ１００は、上述の自己走査型発光素子アレイチップである。なお正確には、発光素子アレイチップ１００は、図３で説明したように千鳥状に配列するが、ここでは説明の簡略化のため一列に配列するように図示している。発光素子アレイチップ１００は、例えば６０個配列するが、ここでは、そのうちの８個をＢ＝０〜７までの番号を付与して図示し、それぞれをＢ０，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７の発光素子アレイチップ１００としている。また、他の発光素子アレイチップ１００もこのように８個を１つのグループとして分割されるため、６０個の発光素子アレイチップ１００は、全部で８グループに分かれている。
クロックパルスライン７４，７６は、上述の通り、全ての発光素子アレイチップ１００で共通に使用できる線であり、この２本の信号線で発光素子アレイ５１（図３参照）中の全ての発光素子アレイチップ１００を制御することができる。
書き込み信号ライン８０は、発光素子アレイチップ１００の各発光素子の書き込み信号φｉを伝達する。本実施の形態の場合、書き込み信号ライン８０は、分割された１つのグループに対し１本接続される。即ち、本実施の形態では、発光素子アレイチップ１００は、８グループに分かれているので、発光素子アレイ５１全体では、書き込み信号ライン８０は、８本存在する。また本実施の形態では、書き込み信号ライン８０は、図５で説明を行った書き込み信号ライン７８とは直接には接続しない。書き込み信号ライン８０は、各発光素子アレイチップ１００毎に設置され、識別信号を判別し発光制御信号を発光素子であるＬＥＤ１０２に伝達する識別信号判別手段としての識別信号判別回路（図示せず）を介して、書き込み信号ライン７８と互いに接続する。
識別信号ライン８２ａ，８２ｂ，８２ｃは、識別信号Ａｎを生成する識別信号生成回路（図示せず）から送られた識別信号Ａｎを発光素子アレイチップ１００に伝達する。この識別信号Ａｎは、Ｂ＝０〜７の何れの発光素子アレイチップ１００かを識別するための信号である。本実施の形態では、３本の識別信号ライン８２ａ，８２ｂ，８２ｃは、１ビットの信号であるＡ０，Ａ１，Ａ２の各信号を伝達することができる。そのため合計３ビットの信号を伝達することができる。よって、０〜７までの識別信号を伝達できる。この識別信号ライン８２ａ，８２ｂ，８２ｃは、分割された発光素子アレイチップ１００のグループ毎に３本の信号線が配線される。即ち、本実施の形態では、発光素子アレイチップ１００は、８グループに分かれているので、発光素子アレイ５１全体では、２４本存在する。
次に、このような発光素子アレイチップ１００と各信号線からなる回路の動作の説明を行う。
Ｂ＝０〜７の何れかの発光素子アレイチップ１００を点灯したい場合、まず、識別信号生成回路（図示せず）で、識別信号が生成される。この識別信号は、上述の通り３ビットの信号である。この識別信号は、識別信号ライン８２ａ，８２ｂ，８２ｃを介して、８個の各発光素子アレイチップ１００に備えられた図示しない識別信号判別回路に伝達される。また、同じタイミングで書き込み信号生成回路（図示せず）により、書き込み信号φｉが生成され、書き込み信号ライン８０を介して、８個の各発光素子アレイチップ１００に伝達される。なお、本実施の形態において、識別信号生成回路と書き込み信号生成回路は、信号生成手段として捉えることができる。この信号生成手段は、グループの中の制御を行う発光素子アレイチップに対応した識別信号を生成するときに、発光制御信号を生成する。これにより識別信号Ａｎと書き込み信号φｉは非同期で送られることになる。
Ｂ＝０〜７の何れかの発光素子アレイチップ１００を点灯したい場合、まず、識別信号生成回路（図示せず）で、識別信号が生成される。この識別信号は、上述の通り３ビットの信号である。この識別信号は、識別信号ライン８２ａ，８２ｂ，８２ｃを介して、８個の各発光素子アレイチップ１００に備えられた図示しない識別信号判別回路に伝達される。また、同じタイミングで書き込み信号生成回路（図示せず）により、書き込み信号φｉが生成され、書き込み信号ライン８０を介して、８個の各発光素子アレイチップ１００に伝達される。なお、本実施の形態において、識別信号生成回路と書き込み信号生成回路は、信号生成手段として捉えることができる。この信号生成手段は、グループの中の制御を行う発光素子アレイチップに対応した識別信号を生成するときに、発光制御信号を生成する。これにより識別信号Ａｎと書き込み信号φｉは非同期で送られることになる。
識別信号判別回路は、０〜７までの識別信号Ａｎを判別することができる。例えば、識別信号として、「Ａｎ＝０」を意味する信号を受け取ったとすると、Ｂ０に設置された識別信号判別回路は、自己の発光素子アレイチップ１００に対する識別信号Ａｎであると判別する。一方、他のＢ１〜Ｂ７に設置された識別信号判別回路は、他の発光素子アレイチップ１００に対する識別信号Ａｎであると判別する。このＢ０に設置された識別信号判別回路は、同じタイミングで書き込み信号ライン８０を介して送られてきた書き込み信号φｉを、図５で説明を行った書き込み信号ライン７８に書き込み信号φＩとして伝達する。その結果、Ｂ０の発光素子アレイチップ１００の各発光素子は、書き込み信号φｉに従い順次点灯する。なお、本実施の形態において、再び、識別信号として、「Ａｎ＝０」を意味する信号を受け取った場合は、今度は消灯を意味する信号となる。よってこの場合、発光素子アレイチップ１００の各発光素子は、この識別信号に従い消灯する。即ち点灯と消灯のトグル動作が行なわれる。
図６（ｂ）は、この場合の書き込み信号φｉおよび識別信号Ａｎのタイミングチャートを説明した図である。
図６（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉがＯＮとなり、この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。次に、識別信号として、「０」が送られ、それと共に書き込み信号がＯＮとなるが、このＢ０の発光素子アレイチップ１００は、既に点灯動作を行っているので、トグル動作を行い、今度は、Ｂ０の発光素子アレイチップ１００は、消灯動作を行うことになる。更に識別信号として、「Ａｎ＝２」が送られ、それと共に書き込み信号がＯＮとなると、この信号を受け取ったＢ２の発光素子アレイチップ１００は、既に点灯動作を行っているので、今度は消灯動作を行う。
図６（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉがＯＮとなり、この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。次に、識別信号として、「０」が送られ、それと共に書き込み信号がＯＮとなるが、このＢ０の発光素子アレイチップ１００は、既に点灯動作を行っているので、トグル動作を行い、今度は、Ｂ０の発光素子アレイチップ１００は、消灯動作を行うことになる。更に識別信号として、「Ａｎ＝２」が送られ、それと共に書き込み信号がＯＮとなると、この信号を受け取ったＢ２の発光素子アレイチップ１００は、既に点灯動作を行っているので、今度は消灯動作を行う。
図６（ｃ）は、識別信号判別回路の一例を説明した図である。
図６（ｃ）に示した識別信号判別回路は、識別信号Ａｎと発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、トグル動作を行うためのフリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなる。
ＸＯＲゲート９２は、識別信号Ａｎと信号Ｂｎとの排他的論理和をとることにより、識別信号Ａｎと信号Ｂｎが一致するか否かを判別する。一致すれば、ＸＯＲゲート９２はＯＮの信号をＯＲゲート９４へ送り、一致しなければＯＦＦのまま待機する。識別信号Ａｎと信号Ｂｎが一致した場合、ＯＲゲート９４は、ＸＯＲゲート９２から出力された信号と書き込み信号φｉとの論理和をとることで、この書き込み信号φｉをフリップフロップ９６へ送ることができる。即ち、本実施の形態では、ＡｎとＢｎの数値が一致した場合、書き込み信号φｉがフリップフロップ９６へ到達する。
図６（ｃ）に示した識別信号判別回路は、識別信号Ａｎと発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、トグル動作を行うためのフリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなる。
ＸＯＲゲート９２は、識別信号Ａｎと信号Ｂｎとの排他的論理和をとることにより、識別信号Ａｎと信号Ｂｎが一致するか否かを判別する。一致すれば、ＸＯＲゲート９２はＯＮの信号をＯＲゲート９４へ送り、一致しなければＯＦＦのまま待機する。識別信号Ａｎと信号Ｂｎが一致した場合、ＯＲゲート９４は、ＸＯＲゲート９２から出力された信号と書き込み信号φｉとの論理和をとることで、この書き込み信号φｉをフリップフロップ９６へ送ることができる。即ち、本実施の形態では、ＡｎとＢｎの数値が一致した場合、書き込み信号φｉがフリップフロップ９６へ到達する。
フリップフロップ９６は、本実施の形態ではＤ型フリップフロップである。この場合、クロック入力ＣＫの立ち上がりタイミングの時の入力Ｄの信号状態が、出力Ｑに出力され保持される。即ち、クロックの立ち上がりの瞬間に入力Ｄが「ＯＮ」であるとすると、出力Ｑも「ＯＮ」に、入力Ｄが「ＯＦＦ」であるとすると出力Ｑも「ＯＦＦ」になる。そして、次のクロックの立ち上がりが入力されるまで、入力Ｄの状態に関係なく出力は保持される。本実施の形態では、フリップフロップ９６へ到達した書き込み信号φｉは、クロック入力ＣＫに入力される。その結果、Ｑバーが「ＯＦＦ」であった場合は、Ｑバーを「ＯＮ」とし、同時にＤも「ＯＮ」となる。その結果、出力Ｑも「ＯＮ」になる。よって書き込み信号φｉは、出力Ｑより出力される。この出力Ｑは、発光素子アレイチップ１００の書き込み信号ライン７８とつながっているため、φｉ信号はφＩ信号として伝達され、発光素子アレイチップ１００が発光動作を行うことになる。
また、再び、ＡｎとＢｎの数値が一致した場合、書き込み信号φｉがフリップフロップ９６へ到達する。その結果、再び書き込み信号φｉが、クロック入力ＣＫに入力され、Ｑバーは「ＯＦＦ」となり、同時にＤも「ＯＦＦ」となる。そして、出力Ｑも「ＯＦＦ」になる。そのため発光素子アレイチップ１００は、消灯動作を行う。即ち、上述した点灯と消灯のトグル動作が行われることになる。
またフリップフロップ９６のＲＳＴ端子には、ＯＲゲート９９からφ１信号とφ２信号との論理和が入力される。本実施の形態で発光素子アレイチップ１００として自己走査型発光素子アレイチップを使用した場合、転送時にはφ１信号とφ２信号が共に「Ｌ」となる。このときＯＲゲート９９からの出力が「ＯＮ」となるため、このタイミングでフリップフロップ９６をリセットする。そして出力Ｑを、強制的にＬ−ｌｅｖｅｌとする。
またフリップフロップ９６のＲＳＴ端子には、ＯＲゲート９９からφ１信号とφ２信号との論理和が入力される。本実施の形態で発光素子アレイチップ１００として自己走査型発光素子アレイチップを使用した場合、転送時にはφ１信号とφ２信号が共に「Ｌ」となる。このときＯＲゲート９９からの出力が「ＯＮ」となるため、このタイミングでフリップフロップ９６をリセットする。そして出力Ｑを、強制的にＬ−ｌｅｖｅｌとする。
本実施の形態のように信号線を構成することで、信号線の本数を削減することができる。ここで、元の書き込み信号ラインの本数を「削減前の本数」とし、本実施の形態の場合の書き込み信号ライン８０の本数（φｉの本数）および識別信号ライン８２ａ，８２ｂ，８２ｃの本数（Ａｎの本数）の合計を「削減後の本数」とする。発光素子アレイチップ１００を複数のグループに分割する際の１グループ当たりの個数を「分割数」とすると、削減後の本数は、
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ×（（φｉの本数）＋（Ａｎの本数））
の計算式により算出することができる。本実施の形態の場合は、φｉの本数は１であり、またＡｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表１に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ×（（φｉの本数）＋（Ａｎの本数））
の計算式により算出することができる。本実施の形態の場合は、φｉの本数は１であり、またＡｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表１に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
以上のように、多くの場合、信号線の本数は削減できていることがわかる。
図７（ａ）は、本実施の形態で使用する発光素子アレイチップ１００とその周囲に配される信号線を説明した配線図の第２の例である。
図７（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０、識別信号ライン８２ａ，８２ｂ，８２ｃの配置は、図６（ａ）で示した配線図と同様である。但し、図６（ａ）で示した配線図の場合は、識別信号ライン８２ａ，８２ｂ，８２ｃは、分割された発光素子アレイチップ１００のグループ毎に３本の信号線が配線されていた。そのため８グループで合計２４本存在していたが、図７（ａ）で示した配線図では、各グループで、識別信号ライン８２ａ，８２ｂ，８２ｃは、共通化されている。そのため８グループ全体でも識別信号ラインは、この３本しか存在しない。なお、書き込み信号ライン８０は、分割された１つのグループに対し１本接続される。即ち、各グループ毎に１本ずつ設けられており、そのため８グループ全体では８本存在する。
図７（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０、識別信号ライン８２ａ，８２ｂ，８２ｃの配置は、図６（ａ）で示した配線図と同様である。但し、図６（ａ）で示した配線図の場合は、識別信号ライン８２ａ，８２ｂ，８２ｃは、分割された発光素子アレイチップ１００のグループ毎に３本の信号線が配線されていた。そのため８グループで合計２４本存在していたが、図７（ａ）で示した配線図では、各グループで、識別信号ライン８２ａ，８２ｂ，８２ｃは、共通化されている。そのため８グループ全体でも識別信号ラインは、この３本しか存在しない。なお、書き込み信号ライン８０は、分割された１つのグループに対し１本接続される。即ち、各グループ毎に１本ずつ設けられており、そのため８グループ全体では８本存在する。
このような発光素子アレイチップ１００と各信号線からなる回路の動作の説明を行う。
識別信号生成回路（図示せず）で生成される識別信号Ａｎは、Ａｎ＝０〜７までを全て生成し、このＡｎ＝０〜７の識別信号を繰り返して識別信号ライン８２ａ，８２ｂ，８２ｃに順次送る。それと共に書き込み信号生成回路（図示せず）により生成された書き込み信号φｉが書き込み信号ライン８０を介して送られるが、この書き込み信号φｉが送られるのは、点灯したい発光素子アレイチップ１００の識別信号Ａｎが送られるときである。つまり、識別信号生成回路と書き込み信号生成回路からなる信号生成手段は、識別信号をグループの中の発光素子アレイチップ毎に順に生成し、制御を行う発光素子アレイチップに対応した識別信号が生成されたときに発光制御信号を生成する。これにより点灯したい発光素子アレイチップ１００の識別信号Ａｎに同期して書き込み信号φｉが送られることになる。
識別信号生成回路（図示せず）で生成される識別信号Ａｎは、Ａｎ＝０〜７までを全て生成し、このＡｎ＝０〜７の識別信号を繰り返して識別信号ライン８２ａ，８２ｂ，８２ｃに順次送る。それと共に書き込み信号生成回路（図示せず）により生成された書き込み信号φｉが書き込み信号ライン８０を介して送られるが、この書き込み信号φｉが送られるのは、点灯したい発光素子アレイチップ１００の識別信号Ａｎが送られるときである。つまり、識別信号生成回路と書き込み信号生成回路からなる信号生成手段は、識別信号をグループの中の発光素子アレイチップ毎に順に生成し、制御を行う発光素子アレイチップに対応した識別信号が生成されたときに発光制御信号を生成する。これにより点灯したい発光素子アレイチップ１００の識別信号Ａｎに同期して書き込み信号φｉが送られることになる。
各発光素子アレイチップ１００に備えられた図示しない識別信号判別回路は、０〜７までの識別信号Ａｎを判別する。例えば、識別信号として、「Ａｎ＝０」を意味する信号を受け取ったとすると、Ｂ０に設置された識別信号判別回路は、自己の発光素子アレイチップ１００に対する識別信号Ａｎであると判別する。そして、これと共に書き込み信号φｉが送られてきた場合は、Ｂ０の発光素子アレイチップ１００の各発光素子は、書き込み信号φｉに従い順次点灯する。但し、識別信号Ａｎと共に書き込み信号φｉが送られてこなかった場合は、Ｂ０の発光素子アレイチップ１００の各発光素子は、点灯動作を行わない。
なお、点灯動作を行った後、再び、識別信号として、「Ａｎ＝０」を意味する信号を受け取り、これに同期して書き込み信号φｉを受け取った場合は、今度は消灯を意味する信号となる。よってこの場合、発光素子アレイチップ１００の各発光素子は、この識別信号に従い消灯する。即ち点灯と消灯のトグル動作が行なわれる。
なお、書き込み信号ライン８０は、各グループ毎に１本ずつ設けられているため、グループ毎に各発光素子アレイチップ１００の制御が可能である。
なお、点灯動作を行った後、再び、識別信号として、「Ａｎ＝０」を意味する信号を受け取り、これに同期して書き込み信号φｉを受け取った場合は、今度は消灯を意味する信号となる。よってこの場合、発光素子アレイチップ１００の各発光素子は、この識別信号に従い消灯する。即ち点灯と消灯のトグル動作が行なわれる。
なお、書き込み信号ライン８０は、各グループ毎に１本ずつ設けられているため、グループ毎に各発光素子アレイチップ１００の制御が可能である。
図７（ｂ）は、書き込み信号φｉおよび識別信号Ａｎのタイミングチャートを説明した図である。
図７（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。次に、識別信号として、「０」が送られ、それと共に書き込み信号φｉが送られるが、このＢ０の発光素子アレイチップ１００は、既に点灯動作を行っているので、トグル動作を行い、今度は、Ｂ０の発光素子アレイチップ１００は、消灯動作を行うことになる。更に識別信号として、「Ａｎ＝２」が送られ、それと共に書き込み信号がＯＮとなると、この信号を受け取ったＢ２の発光素子アレイチップ１００は、既に点灯動作を行っているので、今度は消灯動作を行う。
なお、点灯時間を調整したい場合は、Ａｎが一定値を取っている範囲でφＩの立ち上げタイミングを調整することで可能となる。
図７（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。次に、識別信号として、「０」が送られ、それと共に書き込み信号φｉが送られるが、このＢ０の発光素子アレイチップ１００は、既に点灯動作を行っているので、トグル動作を行い、今度は、Ｂ０の発光素子アレイチップ１００は、消灯動作を行うことになる。更に識別信号として、「Ａｎ＝２」が送られ、それと共に書き込み信号がＯＮとなると、この信号を受け取ったＢ２の発光素子アレイチップ１００は、既に点灯動作を行っているので、今度は消灯動作を行う。
なお、点灯時間を調整したい場合は、Ａｎが一定値を取っている範囲でφＩの立ち上げタイミングを調整することで可能となる。
図７（ｃ）は、識別信号判別回路の一例を説明した図である。
図７（ｃ）に示した識別信号判別回路は、図６（ｃ）に示した識別信号判別回路と同様の構成を有し、動作も同様となる。
図７（ｃ）に示した識別信号判別回路は、図６（ｃ）に示した識別信号判別回路と同様の構成を有し、動作も同様となる。
ここで、元の書き込み信号ラインの本数を「削減前の本数」とし、本実施の形態の場合の書き込み信号ライン８０および識別信号ライン８２ａ，８２ｂ，８２ｃの本数（Ａｎの本数）の合計を「削減後の本数」とする。発光素子アレイチップ１００を複数のグループに分割する際の１グループ当たりの個数を「分割数」とすると、削減後の本数は、
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ＋（Ａｎの本数）
の計算式により算出することができる。本実施の形態の場合は、Ａｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表２に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ＋（Ａｎの本数）
の計算式により算出することができる。本実施の形態の場合は、Ａｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表２に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
以上のように、何れの場合も信号線の本数は削減できている。また削減の効果は表１に示した場合より大きいことがわかる。
図８（ａ）は、本実施の形態で使用する発光素子アレイチップ１００とその周囲に配される信号線を説明した配線図の第３の例である。
図８（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０については、図６（ａ）〜（ｂ）で示した配線図と同様に配置される。但し、識別信号ライン８２ａ，８２ｂ，８２ｃは、配置されずその代わりにカウンタ信号ライン８４が配置されている。このカウンタ信号ライン８４は、各グループで共通化されている。そのため８グループ全体でもカウンタ信号ライン８４は、この１本しか存在しない。なお、書き込み信号ライン８０は、分割された１つのグループに対し１本接続される。即ち、各グループ毎に１本ずつ設けられており、そのため８グループ全体では８本存在する。
図８（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０については、図６（ａ）〜（ｂ）で示した配線図と同様に配置される。但し、識別信号ライン８２ａ，８２ｂ，８２ｃは、配置されずその代わりにカウンタ信号ライン８４が配置されている。このカウンタ信号ライン８４は、各グループで共通化されている。そのため８グループ全体でもカウンタ信号ライン８４は、この１本しか存在しない。なお、書き込み信号ライン８０は、分割された１つのグループに対し１本接続される。即ち、各グループ毎に１本ずつ設けられており、そのため８グループ全体では８本存在する。
このような発光素子アレイチップ１００と各信号線からなる回路の動作の説明を行う。
まず、カウンタ信号生成回路（図示せず）によりカウンタ信号φｃが生成され、カウンタ信号ライン８４を通じて、各発光素子アレイチップ１００に送られる。それと共に書き込み信号生成回路（図示せず）により生成された書き込み信号φｉが書き込み信号ライン８０を介して送られるが、この書き込み信号φｉが送られるのは、カウンタの積算値Ｑｎが予め定められた値となった場合である。即ち、点灯したい発光素子アレイチップ１００の番号とカウンタの積算値Ｑｎが一致した場合に同期して書き込み信号φｉが送られる。
まず、カウンタ信号生成回路（図示せず）によりカウンタ信号φｃが生成され、カウンタ信号ライン８４を通じて、各発光素子アレイチップ１００に送られる。それと共に書き込み信号生成回路（図示せず）により生成された書き込み信号φｉが書き込み信号ライン８０を介して送られるが、この書き込み信号φｉが送られるのは、カウンタの積算値Ｑｎが予め定められた値となった場合である。即ち、点灯したい発光素子アレイチップ１００の番号とカウンタの積算値Ｑｎが一致した場合に同期して書き込み信号φｉが送られる。
各発光素子アレイチップ１００に備えられた図示しない識別信号判別回路は、カウンタの積算値Ｑｎを算出し、それを識別信号とする。例えば、カウンタの積算値Ｑｎが「０」である場合は、Ｂ０に設置された識別信号判別回路は、自己の発光素子アレイチップ１００に対する識別信号であると判別する。そして、これと共に書き込み信号φｉが送られてきた場合は、Ｂ０の発光素子アレイチップ１００の各発光素子は、書き込み信号φｉに従い順次点灯する。但し、識別信号Ａｎと共に書き込み信号φｉが送られてこなかった場合は、Ｂ０の発光素子アレイチップ１００の各発光素子は、点灯動作を行わない。
なお、点灯動作を行った後、再び、カウンタの積算値Ｑｎが、「０」を意味する信号を受け取り、これに同期して書き込み信号φｉを受け取った場合は、今度は消灯を意味する識別信号となる。よってこの場合、発光素子アレイチップ１００の各発光素子は、この識別信号に従い消灯する。即ち点灯と消灯のトグル動作が行なわれる。
なお、書き込み信号ライン８０は、各グループ毎に１本ずつ設けられているため、グループ毎に各発光素子アレイチップ１００の制御が可能である。
なお、点灯動作を行った後、再び、カウンタの積算値Ｑｎが、「０」を意味する信号を受け取り、これに同期して書き込み信号φｉを受け取った場合は、今度は消灯を意味する識別信号となる。よってこの場合、発光素子アレイチップ１００の各発光素子は、この識別信号に従い消灯する。即ち点灯と消灯のトグル動作が行なわれる。
なお、書き込み信号ライン８０は、各グループ毎に１本ずつ設けられているため、グループ毎に各発光素子アレイチップ１００の制御が可能である。
図８（ｂ）は、書き込み信号φｉ、カウンタ信号φｃ、およびカウンタの積算値Ｑｎのタイミングチャートを説明した図である。
図８（ｂ）で示した例では、カウンタ信号φｃは一定の時間間隔で送られる。このカウンタ信号φｃは積算されカウンタの積算値Ｑｎとなる。ここでカウンタの積算値Ｑｎは、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。
本実施の形態では、カウンタの積算値Ｑｎが「０」のとき、それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、カウンタの積算値Ｑｎが「２」と「５」のときに書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。次に、カウンタの積算値Ｑｎが「０」のときに書き込み信号φｉが同期して送られるが、このＢ０の発光素子アレイチップ１００は、既に点灯動作を行っているので、トグル動作を行い、今度は、Ｂ０の発光素子アレイチップ１００は、消灯動作を行うことになる。更にカウンタの積算値Ｑｎが「２」のときに書き込み信号φｉが同期して送られると、この信号を受け取ったＢ２の発光素子アレイチップ１００は、既に点灯動作を行っているので、今度は消灯動作を行う。
図８（ｂ）で示した例では、カウンタ信号φｃは一定の時間間隔で送られる。このカウンタ信号φｃは積算されカウンタの積算値Ｑｎとなる。ここでカウンタの積算値Ｑｎは、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。
本実施の形態では、カウンタの積算値Ｑｎが「０」のとき、それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、カウンタの積算値Ｑｎが「２」と「５」のときに書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。次に、カウンタの積算値Ｑｎが「０」のときに書き込み信号φｉが同期して送られるが、このＢ０の発光素子アレイチップ１００は、既に点灯動作を行っているので、トグル動作を行い、今度は、Ｂ０の発光素子アレイチップ１００は、消灯動作を行うことになる。更にカウンタの積算値Ｑｎが「２」のときに書き込み信号φｉが同期して送られると、この信号を受け取ったＢ２の発光素子アレイチップ１００は、既に点灯動作を行っているので、今度は消灯動作を行う。
図８（ｃ）は、カウンタを積算する積算器と識別信号判別回路の一例を説明した図である。
図８（ｃ）に示した積算器９８は、カウンタ信号ライン８４を通じて送られたカウンタ信号φｃを積算し、識別信号として識別信号判別回路に送る。ここでカウンタ信号φｃの積算は、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。本実施の形態の場合、積算器９８は、識別信号を生成する信号生成手段として捉えることができ、識別信号をカウンタ信号の積算値により生成する。また本実施の形態の識別信号判別回路の積算器９８以外の部分は、識別信号判別手段として捉えることができる。
識別信号判別回路は、カウンタの積算値と発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、トグル動作を行うためのフリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなる。即ち、図６（ｃ）に示した識別信号判別回路と同様の構成を有し、動作も同様となる。
図８（ｃ）に示した積算器９８は、カウンタ信号ライン８４を通じて送られたカウンタ信号φｃを積算し、識別信号として識別信号判別回路に送る。ここでカウンタ信号φｃの積算は、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。本実施の形態の場合、積算器９８は、識別信号を生成する信号生成手段として捉えることができ、識別信号をカウンタ信号の積算値により生成する。また本実施の形態の識別信号判別回路の積算器９８以外の部分は、識別信号判別手段として捉えることができる。
識別信号判別回路は、カウンタの積算値と発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、トグル動作を行うためのフリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなる。即ち、図６（ｃ）に示した識別信号判別回路と同様の構成を有し、動作も同様となる。
ここで、元の書き込み信号ラインの本数を「削減前の本数」とし、本実施の形態の場合の書き込み信号ライン８０の本数およびカウンタ信号ライン８４の本数（φｃの本数）の合計を「削減後の本数」とする。発光素子アレイチップ１００を複数のグループに分割する際の１グループ当たりの個数を「分割数」とすると、削減後の本数は、
（削減後の本数）＝［（（削減前の本数）／（分割数）］小数切り上げ＋（φｃの本数）
の計算式により算出することができる。本実施の形態の場合は、φｃの本数は、１とすることができる。
表３に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
（削減後の本数）＝［（（削減前の本数）／（分割数）］小数切り上げ＋（φｃの本数）
の計算式により算出することができる。本実施の形態の場合は、φｃの本数は、１とすることができる。
表３に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
以上のように、何れの場合も信号線の本数は削減できている。また削減の効果は表１および表２に示した場合より更に大きいことがわかる。
図９（ａ）は、本実施の形態で使用する発光素子アレイチップ１００とその周囲に配される信号線を説明した配線図の第４の例である。
図９（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０、識別信号ライン８２ａ，８２ｂ，８２ｃの配置は、図６（ａ）で示した配線図と同様である。
図９（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０、識別信号ライン８２ａ，８２ｂ，８２ｃの配置は、図６（ａ）で示した配線図と同様である。
このような発光素子アレイチップ１００と各信号線からなる回路の動作については、点灯動作に関しては、図６（ａ）で説明を行った点灯動作と同様である。但し、消灯動作に関しては、クロックパルスφ１，φ２の信号を利用して、Ｂ０〜Ｂ７の発光素子アレイチップ１００の全てを同時に消灯する動作を行わせる。
図９（ｂ）は、この場合の書き込み信号φｉ、クロックパルスφ１，φ２、および識別信号Ａｎのタイミングチャートを説明した図である。
図９（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉがＯＮとなり、この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。
また消灯したいときは、クロックパルスφ１，φ２を利用して消灯動作を行わせることができる。この場合、Ｂ０，Ｂ２，Ｂ５の各発光素子アレイチップ１００の点灯時間は、識別信号を受け取ってから、消灯動作を行うクロックパルスφ１，φ２を受け取るまでの時間となる。
図９（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉがＯＮとなり、この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。
また消灯したいときは、クロックパルスφ１，φ２を利用して消灯動作を行わせることができる。この場合、Ｂ０，Ｂ２，Ｂ５の各発光素子アレイチップ１００の点灯時間は、識別信号を受け取ってから、消灯動作を行うクロックパルスφ１，φ２を受け取るまでの時間となる。
図９（ｃ）は、識別信号判別回路の一例を説明した図である。
図９（ｃ）に示した識別信号判別回路は、識別信号Ａｎと発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、フリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなる。
ＸＯＲゲート９２は、識別信号Ａｎと信号Ｂｎとの排他的論理和をとることにより、識別信号Ａｎと信号Ｂｎが一致するか否かを判別する。一致すれば、ＸＯＲゲート９２はＯＮの信号をＯＲゲート９４へ送り、一致しなければＯＦＦのまま待機する。識別信号Ａｎと信号Ｂｎが一致した場合、ＯＲゲート９４は、ＸＯＲゲート９２から出力された信号と書き込み信号φｉとの論理和をとることで、この書き込み信号φｉをフリップフロップ９６へ送ることができる。即ち、本実施の形態では、ＡｎとＢｎの数値が一致した場合、書き込み信号φｉがフリップフロップ９６へ到達する。
図９（ｃ）に示した識別信号判別回路は、識別信号Ａｎと発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、フリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなる。
ＸＯＲゲート９２は、識別信号Ａｎと信号Ｂｎとの排他的論理和をとることにより、識別信号Ａｎと信号Ｂｎが一致するか否かを判別する。一致すれば、ＸＯＲゲート９２はＯＮの信号をＯＲゲート９４へ送り、一致しなければＯＦＦのまま待機する。識別信号Ａｎと信号Ｂｎが一致した場合、ＯＲゲート９４は、ＸＯＲゲート９２から出力された信号と書き込み信号φｉとの論理和をとることで、この書き込み信号φｉをフリップフロップ９６へ送ることができる。即ち、本実施の形態では、ＡｎとＢｎの数値が一致した場合、書き込み信号φｉがフリップフロップ９６へ到達する。
フリップフロップ９６は、本実施の形態ではＲＳ型フリップフロップである。この場合、入力ＰＲの立ち上がりタイミングの時の信号状態が、出力Ｑに出力され保持される。本実施の形態では、フリップフロップ９６へ到達した書き込み信号φｉは、入力ＰＲに入力される。その結果、書き込み信号φｉは、出力Ｑより出力される。この出力Ｑは、発光素子アレイチップ１００の書き込み信号ライン８０とつながっているため、φｉ信号はφＩ信号として伝達され、発光素子アレイチップ１００が発光動作を行うことになる。
また、消灯動作を、クロックパルスφ１，φ２を使用してフリップフロップ９６のリセットで行うため図９（ｃ）に示した識別信号判別回路とは関係なく行うことができる。
そしてフリップフロップ９６のＲＳＴ端子には、ＯＲゲート９９からφ１信号とφ２信号との論理和が入力される。本実施の形態で発光素子アレイチップ１００として自己走査型発光素子アレイチップを使用した場合、転送時にはφ１信号とφ２信号が共に「Ｌ」となる。このときＯＲゲート９９からの出力が「ＯＮ」となるため、このタイミングでフリップフロップ９６をリセットする。そして出力Ｑを、強制的にＬ−ｌｅｖｅｌとする。
そしてフリップフロップ９６のＲＳＴ端子には、ＯＲゲート９９からφ１信号とφ２信号との論理和が入力される。本実施の形態で発光素子アレイチップ１００として自己走査型発光素子アレイチップを使用した場合、転送時にはφ１信号とφ２信号が共に「Ｌ」となる。このときＯＲゲート９９からの出力が「ＯＮ」となるため、このタイミングでフリップフロップ９６をリセットする。そして出力Ｑを、強制的にＬ−ｌｅｖｅｌとする。
ここで、元の書き込み信号ラインの本数を「削減前の本数」とし、本実施の形態の場合の書き込み信号ライン８０の本数（φｉの本数）および識別信号ライン８２ａ，８２ｂ，８２ｃの本数（Ａｎの本数）の合計を「削減後の本数」とする。発光素子アレイチップ１００を複数のグループに分割する際の１グループ当たりの個数を「分割数」とすると、削減後の本数は、
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ×（（φｉの本数）＋（Ａｎの本数））
の計算式により算出することができる。本実施の形態の場合は、φｉの本数は１であり、またＡｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表４に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ×（（φｉの本数）＋（Ａｎの本数））
の計算式により算出することができる。本実施の形態の場合は、φｉの本数は１であり、またＡｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表４に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
以上のように、多くの場合、信号線の本数は削減できていることがわかる。
図１０（ａ）は、本実施の形態で使用する発光素子アレイチップ１００とその周囲に配される信号線を説明した配線図の第５の例である。
図１０（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０、識別信号ライン８２ａ，８２ｂ，８２ｃの配置は、図７（ａ）で示した配線図と同様である。即ち、識別信号ライン８２ａ，８２ｂ，８２ｃは、発光素子アレイ５１に配置された発光素子アレイチップ１００で共通化され、１本しか存在しない。更に、このような発光素子アレイチップ１００と各信号線からなる回路の動作については、点灯動作に関しては、図７（ａ）で説明を行った点灯動作と同様である。但し、消灯動作に関しては、クロックパルスφ１，φ２の信号を利用して、Ｂ０〜Ｂ７の発光素子アレイチップ１００の全てを同時に消灯する動作を行わせる。
図１０（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０、識別信号ライン８２ａ，８２ｂ，８２ｃの配置は、図７（ａ）で示した配線図と同様である。即ち、識別信号ライン８２ａ，８２ｂ，８２ｃは、発光素子アレイ５１に配置された発光素子アレイチップ１００で共通化され、１本しか存在しない。更に、このような発光素子アレイチップ１００と各信号線からなる回路の動作については、点灯動作に関しては、図７（ａ）で説明を行った点灯動作と同様である。但し、消灯動作に関しては、クロックパルスφ１，φ２の信号を利用して、Ｂ０〜Ｂ７の発光素子アレイチップ１００の全てを同時に消灯する動作を行わせる。
図１０（ｂ）は、この場合の書き込み信号φｉ、クロックパルスφ１，φ２、および識別信号Ａｎのタイミングチャートを説明した図である。
図１０（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。また消灯したいときは、図９（ｂ）で説明した場合と同様にクロックパルスφ１，φ２を利用して消灯動作を行なう。
図１０（ｂ）で示した例では、まず、識別信号Ａｎとして、「Ａｎ＝０」が送られる。それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、識別信号として、「Ａｎ＝２」と「Ａｎ＝５」が順次送られる。それと共に書き込み信号がＯＮとなるため、この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。また消灯したいときは、図９（ｂ）で説明した場合と同様にクロックパルスφ１，φ２を利用して消灯動作を行なう。
図１０（ｃ）は、識別信号判別回路の一例を説明した図である。
図１０（ｃ）に示した識別信号判別回路は、識別信号Ａｎと発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、トグル動作を行うためのフリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなり、図９（ｃ）で示した場合と同様である。また動作についても同様となる。
図１０（ｃ）に示した識別信号判別回路は、識別信号Ａｎと発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、トグル動作を行うためのフリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなり、図９（ｃ）で示した場合と同様である。また動作についても同様となる。
ここで、元の書き込み信号ラインの本数を「削減前の本数」とし、本実施の形態の場合の書き込み信号ライン８０および識別信号ライン８２ａ，８２ｂ，８２ｃの本数（Ａｎの本数）の合計を「削減後の本数」とする。発光素子アレイチップ１００を複数のグループに分割する際の１グループ当たりの個数を「分割数」とすると、削減後の本数は、
（削減後の本数）＝［（（削減前の本数）／（分割数）］小数切り上げ＋（Ａｎの本数）
の計算式により算出することができる。本実施の形態の場合は、Ａｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表５に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
（削減後の本数）＝［（（削減前の本数）／（分割数）］小数切り上げ＋（Ａｎの本数）
の計算式により算出することができる。本実施の形態の場合は、Ａｎの本数は、分割数８のとき（８時分割）は３、分割数４のとき（４時分割）は２、分割数２のとき（２時分割）は１とすることができる。
表５に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
以上のように、何れの場合も信号線の本数は削減できている。また削減の効果は表４に示した場合より大きいことがわかる。
図１１（ａ）は、本実施の形態で使用する発光素子アレイチップ１００とその周囲に配される信号線を説明した配線図の第６の例である。
図１１（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０について、図８で説明した配線図と同様に配置される。
図１１（ａ）で示した配線図は、発光素子アレイチップ１００、クロックパルスライン７４と、クロックパルスライン７６、書き込み信号ライン８０について、図８で説明した配線図と同様に配置される。
このような発光素子アレイチップ１００と各信号線からなる回路の動作については、点灯動作に関しては、図８（ａ）で説明を行った点灯動作と同様である。但し、消灯動作に関しては、クロックパルスφ１，φ２の信号を利用して、Ｂ０〜Ｂ７の発光素子アレイチップ１００の全てを同時に消灯する動作を行わせる。
図１１（ｂ）は、書き込み信号φｉ、クロックパルスφ１，φ２、カウンタ信号φｃ、およびカウンタの積算値Ｑｎのタイミングチャートを説明した図である。
図１１（ｂ）で示した例では、カウンタ信号φｃは一定の時間間隔で送られる。このカウンタ信号φｃは積算されカウンタの積算値Ｑｎとなる。ここでカウンタの積算値Ｑｎは、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。
本実施の形態では、カウンタの積算値Ｑｎが「０」のとき、それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、カウンタの積算値Ｑｎが「２」と「５」のときに書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。
また消灯したいときは、クロックパルスφ１，φ２を利用して消灯動作を行わせることができる。この場合、Ｂ０，Ｂ２，Ｂ５の各発光素子アレイチップ１００の点灯時間は、識別信号を受け取ってから、消灯動作を行うクロックパルスφ１，φ２を受け取るまでの時間となる。
図１１（ｂ）で示した例では、カウンタ信号φｃは一定の時間間隔で送られる。このカウンタ信号φｃは積算されカウンタの積算値Ｑｎとなる。ここでカウンタの積算値Ｑｎは、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。
本実施の形態では、カウンタの積算値Ｑｎが「０」のとき、それと共に書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ０の発光素子アレイチップ１００は、点灯動作を行う。一定時間後、今度は、カウンタの積算値Ｑｎが「２」と「５」のときに書き込み信号φｉが同期して送られる。この２つの信号を受け取ったＢ２とＢ５の発光素子アレイチップ１００は、順次点灯動作を行う。
また消灯したいときは、クロックパルスφ１，φ２を利用して消灯動作を行わせることができる。この場合、Ｂ０，Ｂ２，Ｂ５の各発光素子アレイチップ１００の点灯時間は、識別信号を受け取ってから、消灯動作を行うクロックパルスφ１，φ２を受け取るまでの時間となる。
図１１（ｃ）は、カウンタを積算する積算器と識別信号判別回路の一例を説明した図である。
図１１（ｃ）に示した積算器９８は、カウンタ信号ライン８４を通じて送られたカウンタ信号を積算し、識別信号として識別信号判別回路に送る。ここでカウンタ信号の積算は、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。本実施の形態の場合、積算器９８は、識別信号を生成する信号生成手段としてとらえることができる。
識別信号判別回路は、カウンタの積算値と発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、フリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなり、図９（ｃ）で示した場合と同様である。また動作についても同様となる。
図１１（ｃ）に示した積算器９８は、カウンタ信号ライン８４を通じて送られたカウンタ信号を積算し、識別信号として識別信号判別回路に送る。ここでカウンタ信号の積算は、「０」より開始し、「７」まで積算した後は、再び０に戻るものとし、これを繰り返す。本実施の形態の場合、積算器９８は、識別信号を生成する信号生成手段としてとらえることができる。
識別信号判別回路は、カウンタの積算値と発光素子アレイチップ１００に付与された番号と同じ番号の信号Ｂｎとの排他的論理和をとるＸＯＲゲート９２と、ＸＯＲゲート９２から出力された信号とφｉ信号との論理和をとるＯＲゲート９４と、フリップフロップ９６と、φ１信号とφ２信号との論理和をとるＯＲゲート９９とからなり、図９（ｃ）で示した場合と同様である。また動作についても同様となる。
ここで、元の書き込み信号ラインの本数を「削減前の本数」とし、本実施の形態の場合の書き込み信号ライン８０の本数およびカウンタ信号ライン８４の本数（φｃの本数）の合計を「削減後の本数」とする。発光素子アレイチップ１００を複数のグループに分割する際の１グループ当たりの個数を「分割数」とすると、削減後の本数は、
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ＋（φｃの本数）
の計算式により算出することができる。本実施の形態の場合は、φｃの本数は、１とすることができる。
表６に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
（削減後の本数）＝［（削減前の本数）／（分割数）］小数切り上げ＋（φｃの本数）
の計算式により算出することができる。本実施の形態の場合は、φｃの本数は、１とすることができる。
表６に、本実施の形態における削減前の本数を６０および４０としたときの、削減後の本数を上記計算式により算出した結果を示す。
以上のように、何れの場合も信号線の本数は削減できている。また削減の効果は表４および表５に示した場合より更に大きいことがわかる。
１…画像形成装置、１１Ｋ，１１Ｃ，１１Ｍ，１１Ｙ…画像形成ユニット、１４…発光素子ヘッド、２３…転写ロール、２４…定着器、５１…発光素子アレイ、７４，７６…クロックパルスライン、７８，８０…書き込み信号ライン、８２ａ，８２ｂ，８２ｃ…識別信号ライン、８４…カウンタ信号ライン、９２…ＸＯＲゲート、９４…ＯＲゲート、９６…フリップフロップ、９８…積算器、１００…発光素子アレイチップ、１０１…ボンディングパッド、１０２…ＬＥＤ
Claims (8)
- 複数のグループに分割され、発光素子が列状に配された複数の自己走査型発光素子アレイチップと、
前記発光素子の点滅を制御するための発光制御信号、および当該発光制御信号が前記グループの中の何れの自己走査型発光素子アレイチップのものかを識別するための識別信号を生成する信号生成手段と、
前記発光制御信号および前記識別信号を伝達する信号線と、
前記信号線に接続すると共に前記自己走査型発光素子アレイチップ毎に設置され、前記識別信号を判別し前記発光制御信号を前記発光素子に伝達する識別信号判別手段と、
を備えることを特徴とする発光素子ヘッド。 - 前記発光制御信号を伝達する前記信号線は、１つのグループに対し１本接続していることを特徴とする請求項１に記載の発光素子ヘッド。
- 前記信号生成手段は、前記グループの中の制御を行う自己走査型発光素子アレイチップに対応した前記識別信号を生成するときに、前記発光制御信号を生成することを特徴とする請求項１に記載の発光素子ヘッド。
- 前記信号生成手段は、前記識別信号を前記グループの中の自己走査型発光素子アレイチップ毎に順に生成し、制御を行う自己走査型発光素子アレイチップに対応した当該識別信号が生成されたときに前記発光制御信号を生成することを特徴とする請求項１に記載の発光素子ヘッド。
- 前記信号生成手段は、前記識別信号をカウンタ信号の積算値により生成することを特徴とする請求項１に記載の発光素子ヘッド。
- 前記識別信号判別手段は、当該識別信号判別手段が設置されている自己走査型発光素子アレイチップに対応する前記識別信号が伝達されたときは、当該識別信号により当該自己走査型発光素子アレイチップに対し点灯と消灯のトグル動作を行うことを特徴とする請求項１に記載の発光素子ヘッド。
- 前記自己走査型発光素子アレイチップは、消灯動作をクロックパルスを使用して行うことを特徴とする請求項１に記載の発光素子ヘッド。
- トナー像を形成させるトナー像形成手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記トナー像を記録媒体に定着する定着手段と、を有し、
前記トナー像形成手段は、
複数のグループに分割され発光素子が列状に配された複数の自己走査型発光素子アレイチップと、当該発光素子の点滅を制御するための発光制御信号および当該発光制御信号が当該グループの中の何れの自己走査型発光素子アレイチップのものかを識別するための識別信号を生成する信号生成手段と、当該発光制御信号および当該識別信号を伝達する信号線と、当該信号線に接続すると共に当該自己走査型発光素子アレイチップ毎に設置され当該識別信号を判別し当該発光制御信号を当該発光素子に伝達する識別信号判別手段と、を有する発光素子ヘッドを備えることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009283558A JP5446821B2 (ja) | 2008-12-18 | 2009-12-15 | 発光素子ヘッドおよび画像形成装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008321847 | 2008-12-18 | ||
| JP2008321847 | 2008-12-18 | ||
| JP2009283558A JP5446821B2 (ja) | 2008-12-18 | 2009-12-15 | 発光素子ヘッドおよび画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010162890A JP2010162890A (ja) | 2010-07-29 |
| JP5446821B2 true JP5446821B2 (ja) | 2014-03-19 |
Family
ID=42265428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009283558A Active JP5446821B2 (ja) | 2008-12-18 | 2009-12-15 | 発光素子ヘッドおよび画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8134585B2 (ja) |
| JP (1) | JP5446821B2 (ja) |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577034B2 (ja) | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
| JP2784011B2 (ja) | 1988-09-30 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイ |
| EP0917212B1 (en) * | 1988-03-18 | 2002-12-11 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| US5814841A (en) * | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
| JP2784010B2 (ja) | 1988-09-30 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイ |
| JP2790631B2 (ja) | 1988-07-01 | 1998-08-27 | 日本板硝子株式会社 | 自己走査形発光素子アレイ |
| JP2577089B2 (ja) | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
| DE69033837T2 (de) * | 1989-07-25 | 2002-05-29 | Nippon Sheet Glass Co Ltd | Lichtemittierende Vorrichtung |
| JP2610544B2 (ja) * | 1990-11-29 | 1997-05-14 | シャープ株式会社 | 発光素子及びこれを利用した情報機器 |
| JP4362946B2 (ja) * | 2000-01-07 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイを用いた光書込みヘッド |
| JP2001096805A (ja) * | 1999-07-29 | 2001-04-10 | Canon Inc | フレキシブルケーブルおよびフレキシブルケーブルの装着方法、ならびに、フレキシブルケーブルを有する半導体素子あるいはｌｅｄアレイヘッド、およびｌｅｄヘッドを有する画像形成装置 |
| TW505578B (en) * | 1999-08-24 | 2002-10-11 | Nippon Sheet Glass Co Ltd | Self-scanning light-emitting device |
| JP3813123B2 (ja) * | 2002-12-25 | 2006-08-23 | 株式会社沖データ | 半導体装置及びｌｅｄヘッド |
| EP2006918A4 (en) * | 2006-02-20 | 2012-05-30 | Kyocera Corp | LUMINESCENT ELEMENT ARRAY, LIGHT-EMITTING DEVICE, AND IMAGE FORMING DEVICE |
| JP2008126465A (ja) * | 2006-11-20 | 2008-06-05 | Seiko Epson Corp | 電気光学装置、電子機器および画像形成装置 |
| JP2008166610A (ja) * | 2006-12-28 | 2008-07-17 | Kyocera Corp | 発光素子アレイ、発光装置および画像形成装置 |
-
2009
- 2009-08-31 US US12/550,668 patent/US8134585B2/en not_active Expired - Fee Related
- 2009-12-15 JP JP2009283558A patent/JP5446821B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100157010A1 (en) | 2010-06-24 |
| US8134585B2 (en) | 2012-03-13 |
| JP2010162890A (ja) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2481597A1 (en) | Light emitting element head, light emitting element array chip, and image forming apparatus | |
| US8502849B2 (en) | Light-emitting device, print head and image forming apparatus | |
| US8780148B2 (en) | Light emitting element array chip, light emitting element head, and image forming apparatus | |
| US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
| US10466613B2 (en) | Light-emitting device, image forming apparatus, and light irradiation apparatus | |
| US8194111B2 (en) | Light-emitting element head, light-emitting element chip, image forming apparatus and signal supply method | |
| JP5413013B2 (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
| JP6413473B2 (ja) | 発光装置および画像形成装置 | |
| US11294297B2 (en) | Image forming apparatus with separate light emitting element arrays | |
| US20240027932A1 (en) | Light-emitting chip including plurality of light-emitting portions, and image-forming apparatus | |
| JP5446821B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| JP4539259B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
| US8325210B2 (en) | Light-emitting device, driving method of light-emitting device, print head and image forming apparatus | |
| JP2007223166A (ja) | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 | |
| JP5664012B2 (ja) | 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置 | |
| JP4548064B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
| JP5824993B2 (ja) | 画像形成装置および発光素子ヘッド | |
| US20130050386A1 (en) | Light emitting unit and image forming apparatus | |
| JP4843307B2 (ja) | 発光装置および画像形成装置 | |
| JP6379809B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| JP6365104B2 (ja) | 発光装置および画像形成装置 | |
| JP2005053145A (ja) | 発光装置、プリントヘッドの点灯方法、および画像形成装置 | |
| JP2010076131A (ja) | 発光素子ヘッドおよび画像形成装置 | |
| JP2009218269A (ja) | 発光素子アレイチップの製造方法、発光素子ヘッドおよび画像形成装置 | |
| JP2012064761A (ja) | 点灯駆動装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5446821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |