JP5994720B2 - 半導体装置、および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置、および半導体装置の製造方法に関するものである。

従来、半導体装置において、半導体チップを搭載するアイランドと、アイランドの辺部に並べられている複数のターミナルと、半導体チップおよびアイランドを樹脂によって封止する樹脂封止部材とを備え、樹脂封止部材から複数のターミナルの先端部が露出するようにしたものがある（例えば、特許文献１参照）。

特開２０００−２２０３６号公報

本発明者は、上記半導体装置において、半導体チップとして、例えば、シリコン基板の表面側にＭＯＳトランジスタを形成する素子形成層を備えるものを用いることを検討した。

この場合、シリコン基板の裏面側の電位を零電位に設定することにより、ＭＯＳトランジスタのドレイン−ソース間で電流が流れる範囲を裏面側にも広げることができる。このため、ドレイン−ソース間の抵抗値を下げて、ドレイン−ソース間の耐圧性能を向上させることができる。

そこで、樹脂封止部材を成形する前に、シリコン基板とアイランドとの間を導電性接着剤により接着して、シリコン基板およびアイランドの間を電気的接続させることが考えられる。

この場合、半導体装置を回路基板に実装した状態で、アイランドに予め接続されているターミナルを回路基板のグランドに接続する。これにより、ターミナルおよびアイランドを介してシリコン基板の裏面の電位を零電位にすることが可能になる。

しかし、この場合、シリコン基板およびアイランドが樹脂によって封止されているので、シリコン基板（半導体基板）の裏面とアイランドとの間が実際に電気的接続されているか否かを確認することができない。

本発明は上記点に鑑みて、半導体基板とアイランドとの間が実際に電気的接続されているか否かを確認することができるようにした半導体装置、および半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、半導体装置において、 半導体基板（１１）と、この半導体基板の表面側に半導体素子を形成する素子形成層（１３）とを有する半導体チップ（１０）と、
導電性材料からなるもので、前記半導体基板の裏面に電気的接続されているアイランド（２１）と、
前記半導体チップおよび前記アイランドを樹脂によって封止するように形成されている樹脂封止部材（３０）と、
導電性材料からなるもので、先端側が前記樹脂封止部材の外側に露出するように設けられて、かつ前記アイランドに電気的接続されている第１リード（２２ａ）と、
導電性材料からなるもので、先端側が前記樹脂封止部材の外側に露出するように設けられて、かつ前記アイランドに対して独立して設けられて、さらに前記半導体基板に電気的接続されている第２のリード（２３）と、備え、
前記第２リードは、
前記半導体基板に電気的接続されている接続部（２３ａ）と、
前記接続部から前記樹脂封止部材の外側に延びるように形成されている端子部（２３ｂ）と、を備え、
前記接続部は、前記アイランドよりも前記半導体基板側に凸となるように形成されていることを特徴とする。

請求項１に記載の発明によれば、第１、第２のリードの間の導通を検査することにより、半導体基板およびアイランドの間が電気的接続されているか否かを確認することができる。

請求項１２に記載の発明では、半導体装置の製造方法において、半導体素子を形成する素子形成層（１３）が表面側に形成されている半導体基板（１１）を備える半導体チップ（１０）の前記半導体基板の裏面と前記アイランドとの間を電気的接続する第１の工程（Ｓ１１０）と、
前記アイランドに対して独立して設けられている第２のリード（２３）と前記半導体基板の裏面との間を電気的接続する第２の工程（Ｓ１１０）と、
前記半導体チップおよび前記アイランドを樹脂によって封止する樹脂封止部材（３０）を形成する第３の工程（Ｓ１３０）と、を備え、
前記第３の工程では、前記アイランドに接続されている第１のリード（２２ａ）の先端側と前記第２のリードの先端側とが前記樹脂封止部材から外側に露出するように前記樹脂封止部材を形成し、
前記第１、第２のリード（２３）との間の導通を検査する第４の工程（Ｓ１４０）を備えることを特徴とする。

請求項１２に記載の発明によれば、第１、第２のリードの間の導通を検査することにより、半導体基板およびアイランドの間が電気的接続されているか否かを確認することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における半導体装置の上面図を示す。 図１中II−II断面図である。 図１中の半導体チップの構成の詳細を示す図である。 図１の半導体装置の製造工程を示すフローチャートである。 図４の製造工程中のチェク工程を説明するための図である。 図１の半導体チップの作動を示す図である。 本発明の第１実施形態における半導体装置１の変形例を示す。 本発明の第２実施形態における半導体装置のアイランド、半導体チップ、および検査用リードを示す。 本発明の第３実施形態における半導体装置のアイランド、半導体チップ、および検査用リードを示す。 図９中のＸ−Ｘ断面図である。 本発明の第４実施形態における半導体装置のアイランド、半導体チップ、および検査用リードを示す。 本発明の第５実施形態における半導体装置のアイランド、半導体チップ、および検査用リードを示す。 本発明の第６実施形態における半導体装置のアイランド、半導体チップ、および検査用リードを示す。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
半導体装置１は、図１および図２に示すように、半導体チップ１０、リードフレーム２０、および樹脂封止部材３０を備える。本実施形態の半導体装置１は、ＱＦＰ（Quad Flat Package）を構成している。図１、図２は、半導体装置１において被覆部５０の外形線の内部を透過した状態を示している。

半導体チップ１０は、図３に示すように、シリコン基板１１、絶縁層１２、および素子形成層１３を備える。シリコン基板１１は、シリコンによって構成されている半導体基板である。絶縁層１２は、シリコン基板１１の表面に沿って薄膜状に形成されている電気絶縁膜である。素子形成層１３は、絶縁層１２に対してシリコン基板１１の反対側に形成されている。素子形成層１３は、複数の半導体素子１３ａ（図２中の１つの半導体素子を示す）と、絶縁層１３ｂとを備える。図３では、半導体素子１３ａとして、Ｎ型半導体１３ｃ、１３ｄ、およびＰ型半導体１３ｅから構成されている横型ｎＭＯＳトランジスタを構成する例を示している。絶縁層１３ｂは、電気絶縁膜によって半導体素子１３ａを半導体素子１３ａ毎に隔離する絶縁層である。

本実施形態の絶縁層１２、１３ｂは、繋がるように形成されている。絶縁層１２、１３ｂは、酸化シリコン（ＳｉＯ２）から構成されている。

図１のリードフレーム２０は、アイランド２１、複数のリード２２、および検査用リード２３を備える。

アイランド２１は、銅等の導電性金属からなる薄板材からなるものである。アイランド２１は、アイランド本体２１ａ、および突起部２１ｂ、２１ｃ、２１ｄ、２１ｅを備える。

アイランド本体２１ａは、その板厚方向（図１中紙面手前側）から視てほぼ正方形に形成されている。アイランド本体２１ａは、半導体チップ１０に対して平行に配置されている。アイランド本体２１ａは、半導体チップ１０のシリコン基板１１の裏面側に配置されている。アイランド本体２１ａには、１つの辺２１ｇ（図１中の下側の辺）の中央部から内側（具体的には中心側）に凹む凹部２１ｆが設けられている。アイランド本体２１ａの表面とシリコン基板の裏面との間が導電性接着剤４０によって接着されている。

本実施形態では、アイランド本体２１ａとシリコン基板との間において、８箇所にて導電性接着剤４０によって接着されている。

突起部２１ｂ、２１ｃ、２１ｄ、２１ｅは、アイランド本体２１ａの各角部からそれぞれ突起するように形成されている。突起部２１ｂ〜２１ｅは、複数のアイランド２１を１枚の金属板から成形する際に複数のアイランド２１を支える共通のフレーム部材（図示省略）と複数のアイランド２１との間を接続する吊りリード（接続部材）の残痕である。

複数のリード２２は、それぞれ、銅等の導電性金属からなるもので、細長く延びるように形成されている。複数のリード２２は、それぞれターミナルを構成する。複数のリード２２は、アイランド本体２１ａの周囲に分散して並べられている。具体的には、複数のリード２２は、アイランド本体２１ａの４つの辺から離れた位置にて、４つの辺に対してそれぞれ直交するように配置されている。

複数のリード２２のうち１つのリード２２は、突起部２１ｂに接続されている。
つまり、１つのリード２２は、アイランド２１に電気的に接続されていることになる。以下、このように突起部２１ｂに接続されている１つのリード２２（図１中右下のリード）を便宜上リード２２ａという。

複数のリード２２のうち１つのリード２２ａ以外の残りのリード２２と半導体チップ１０の素子形成層１３との間は、複数のワイヤ５０によって接続されている。

検査用リード２３は、銅等の導電性金属からなるもので、所定方向に延びる短冊状に形成されている。検査用リード２３は、アイランド２１に対して独立に設けられている。検査用リード２３は、辺２１ｇに対して直交するように配置されている。検査用リード２３のうち長手方向一方側２３ａは、アイランド本体２１ａの凹部２１ｆ内に位置する。検査用リード２３のうち長手方向他方側２３ｂは、アイランド本体２１ａの凹部２１ｆの外側に位置する。検査用リード２３のうち長手方向一方側２３ａとシリコン基板１１の裏面との間は、導電性接着剤４０によって接着されている。

つまり、検査用リード２３の長手方向一方側２３ａが検査用リード２３およびシリコン基板１１の裏面の間を接続する接続部を構成する。長手方向他方側２３ｂは、長手方向一方側２３ａから樹脂封止部材３０の外側に延びるように形成されている端子部を構成している。

樹脂封止部材３０は、電気絶縁性の封止樹脂によって半導体チップ１０、およびリードフレーム２０を封止するように形成されている。このことにより、複数のリード２２の先端側、リード２２ａの先端側、および検査用リード２３の先端側（すなわち、長手方向他方側２３ｂ側）が樹脂封止部材３０からそれぞれ露出することになる。

次に、本実施形態の半導体装置１の製造方法について図４を参照して説明する。図４は、半導体装置１の製造工程を示すフローチャートである。

まず、最初の準備工程（ステップＳ１００）において、半導体チップ１０、アイランド２１、複数のリード２２、および検査用リード２３を別々に準備する。

次の半導体チップ接着工程（ステップＳ１１０）において、半導体チップ１０をリードフレーム２０に実装する。具体的には、アイランド２１の表面とシリコン基板１１の裏面との間を導電性接着剤４０によって接着する（第１の工程）。これにより、アイランド２１およびシリコン基板１１の間が電気的接続されることになる。これに加えて、検査用リード２３の表面とシリコン基板１１の裏面との間を導電性接着剤４０により接着する（第２の工程）。これにより、検査用リード２３およびシリコン基板１１の裏面の間が電気的接続されることになる。

次のワイヤボンディング工程（ステップＳ１２０）において、複数のワイヤ５０によって、半導体チップ１０の素子形成層１３および複数のリード２２の間を接続する。

次のモールド工程（ステップＳ１３０）において、金型を用いた樹脂成形法によって樹脂封止部材３０を形成する。具体的には、アイランド２１および半導体チップ１０を樹脂によって封止することになる（第３の工程）。この工程で、複数のリード２２の先端側、リード２２ａの先端側、および検査用リード２３の先端側が樹脂封止部材３０からそれぞれ露出することになる。

次のチェック工程（ステップＳ１４０）において、アイランド２１と半導体チップ１０との間の電気的接続を検査する。

例えば、リード２２ａおよび検査用リード２３の間に電圧を印加したときには、図５中の矢印Ａの如く、リード２２ａおよび検査用リード２３の間でシリコン基板１１および導電性接着剤４０を通して電流が流れる。このため、アイランド２１およびシリコン基板１１の間の導電性接着剤４０の抵抗値をＲ１とし、シリコン基板１１の抵抗値をＲ２とし、リード２２ａおよびシリコン基板１１の間の導電性接着剤４０の抵抗値をＲ３とすると、リード２２ａおよび検査用リード２３の間の抵抗値は、Ｒ１、Ｒ２、およびＲ３を加算した加算値（＝Ｒ１＋Ｒ２＋Ｒ３）とほぼ一致する。

そこで、加算値に余裕値ΔＲを加算した値（＝Ｒ１＋Ｒ２＋Ｒ３＋ΔＲ）を上記電気的接続の検査に用いる閾値とする。

そして、リード２２ａおよび検査用リード２３の間の抵抗値を実際に測定器によって測定する。この測定器によって測定した電気的抵抗が閾値未満であるときには、リード２２ａおよび検査用リード２３の間が良好に電気的接続されていると判定する。このことにより、アイランド２１およびシリコン基板１１の間が正常に電気的接続されていることを確認することができる。以上により、半導体装置１の製造が完了することになる。

このように製造される半導体装置１を回路基板上に実装する際には、リード２２ａは回路基板上のグランドに接続される。このことにより、アイランド２１がグランドに接続されることになる。このため、図６に示すように、シリコン基板１１の裏面側の電位がマイナスとなり、シリコン基板１１の表面側の電位がプラスとなる。これに伴い、半導体素子（ｎＭＯＳトランジスタ）１３ａを構成するＮ型半導体１３ｃにおいても、裏面側（絶縁層１２側）の電位がマイナスになる。

このため、ゲートＧおよびソースＳの間に電圧が印加された際に、Ｎ型半導体１３ｃのうちゲートＧおよびドレインＤの間で電流が流れる経路（矢印Ｂ参照）を裏面側（絶縁層１２側）に広げることができる。つまり、Ｎ型半導体１３ｃのうち電流が流れる経路の範囲を半導体チップ１０の深さ方向（すなわち、板厚方向）に広げることができる。したがって、ゲートＧおよびドレインＤの抵抗値を下げることができる。よって、ゲートＧおよびドレインＤの耐電圧の性能を上げることができる。

なお、第５の工程において、測定器によって測定した抵抗値が閾値以上であるときには、アイランド２１およびシリコン基板１１の間において導電性接着剤による接着に不具合が生じていると判定する。つまり、測定器によって測定した抵抗値が閾値以上であるときには、アイランド２１およびシリコン基板１１の間が電気的接続されていないと判定する。

以上説明した本実施形態によれば、半導体装置１は、半導体基板１１と、この半導体基板１１上にて半導体素子１３ａを形成する素子形成層１３とを有する半導体チップ１０とを備える。半導体装置１には、半導体チップ１０を搭載して半導体基板１１に電気的接続されているアイランド２１を有するリードフレーム２０と、半導体チップ１０およびアイランド２１を封止樹脂によって封止するように形成されている樹脂封止部材３０とが設けられている。リードフレーム２０は、リード２２ａおよび検査用リード２３を備える。リード２２ａは、アイランド２１に電気的接続されて先端側が樹脂封止部材３０の外側に露出するように設けられている。検査用リード２３は、アイランド２１に対して独立して設けられて半導体基板１１に導電性接着剤４０によって電気的接続されて、かつ先端側が樹脂封止部材３０の外側に露出するように形成されている。

したがって、検査用リード２３およびリード２２ａの間の導通を検査することにより、半導体基板１１およびアイランド２１の間が電気的接続されているか否かを確認することができる。

本実施形態のアイランド２１には、その外周側から内側に凹むように形成されている凹部２１ｆが設けられている。検査用リード２３の長手方向一端側２３ａがアイランド２１の凹部２１ｆ内に位置する。このため、半導体基板１１の裏面の中央側に検査用リード２３の長手方向一端側２３ａを配置することができる。よって、検査用リード２３の長手方向一端側２３ａと半導体基板１１の裏面の中央側との間を導電性接着剤４０によって接着することができる。したがって、検査用リード２３および半導体基板１１の間を確実に接着することができる。

本実施形態において、半導体装置１を回路基板上に実装する際には、リード２２ａを回路基板上のグランドに接続し、かつ検査用リード２３の長手方向他端側２３ｂを回路基板上のグランドに接続すれば、シリコン基板１１および回路基板上のグランドの間の抵抗値をより一層低減することができる。

上記第１実施形態において、図７に示すように、検査用リード２３をアイランド２１に対して電気絶縁性テープ６０（例えば、ポリイミドからなるテープ）によって固定されるようにしてもよい。図７の例では、凹部２１ｆおよび検査用リード２３を跨ぐように電気絶縁性テープ６０が配置されている。

電気絶縁性テープ６０の長手方向一方側および他方側がアイランド２１に接着されている。電気絶縁性テープ６０の長手方向中間部が検査用リード２３に接着されている。これにより、アイランド２１および半導体チップ１０の間を接続する強度を増すことができる。なお、図７では、説明の便宜上、樹脂封止部材３０、および複数のリード２２、２２ａを省略している。

（第２実施形態）
上記第１実施形態では、検査用リード２３として短冊状に形成されたものを用いた例について説明したが、これに代えて、本実施形態では、図８の検査用リード２３を用いる。

図８の検査用リード２３は、長手方向一端側２３ａが平板状に形成されている。

図８の検査用リード２３の長手方向他端側には、複数の端子部２３ｃ（図中３つの端子部）が形成されている。複数の端子部２３ｃは、長手方向一端側２３ａから樹脂封止部材３０（図８中省略）の外側に延びるようにそれぞれ形成されている。

以上説明した本実施形態によれば、検査用リード２３の長手方向一端側２３ａが平板状に形成されている。このため、検査用リード２３のうち半導体チップ１０の裏面に導電性接着剤４０によって接着する領域を広げることができる。このため、検査用リード２３および半導体チップ１０の間の抵抗値を下げることができる。これに加えて、検査用リード２３および半導体チップ１０の間の接着強度を上げることができる。

なお、図８では、説明の便宜上、樹脂封止部材３０、および複数のリード２２、２２ａを省略している。

（第３実施形態）
本第３実施形態では、上記第１実施形態の半導体装置１のアイランド２１の表面において、導電性接着剤４０を塗布する領域を囲むように溝７０を設ける例について説明する。

図９に本実施形態の半導体装置１のアイランド２１、半導体チップ１０および検査用リード２３を示す。図１０は図９中Ｘ−Ｘ断面図である。

本実施形態のアイランド２１の溝７０は、アイランド２１および半導体チップ１０の間で導電性接着剤４０が配置される領域を囲むように形成されている。

ここで、アイランド２１から検査用リード２３側に移動した導電性接着剤４０によってアイランド２１および検査用リード２３の間が接着されると、上記第１実施形態で説明したアイランド２１および半導体チップ１０の間の電気的接続の検査を正確に実施できなくなる。

そこで、本実施形態では、アイランド２１に溝７０を設けることにより、アイランド２１から検査用リード２３側に導電性接着剤４０が移動することを未然に防止することができる。これにより、検査用リード２３およびリード２２ａの間の導通を正確に検査することができる。したがって、半導体基板１１およびアイランド２１の間が電気的接続されているか否かを正確に確認することができる。

なお、図９、図１０では、説明の便宜上、樹脂封止部材３０、および複数のリード２２、２２ａを省略している。

（第４実施形態）
本第４実施形態では、上記第１実施形態の半導体装置１において、検査用リード２３の長手方向一方側２３ａに凸形状にした例について説明する。

図１１に本実施形態の半導体装置１のアイランド２１、半導体チップ１０および検査用リード２３を示す。

本実施形態の検査用リード２３の長手方向一方側２３ａには、長手方向他方側２３ｂよりもシリコン基板１１側に向けて凸となる凸部が形成されている。図１１中の符号ｄは、凸部の寸法を示す。このことにより、検査用リード２３の長手方向一方側２３ａは、アイランド２１よりもシリコン基板１１側に向けて凸となるように形成されていることになる。このため、アイランド２１およびシリコン基板１１の間の接着強度に比べて、検査用リード２３およびシリコン基板１１の間の接着強度を大きくすることができる。これにより、検査用リード２３およびシリコン基板１１の間の接着強度を上記第１実施形態に比べて大きくすることができる。

なお、図１１では、説明の便宜上、樹脂封止部材３０、および複数のリード２２、２２ａを省略している。

（第５実施形態）
本第５実施形態では、上記第１実施形態の半導体装置１において、検査用リード２３の長手方向一方側２３ａに防錆用導電性金属膜を形成した例について説明する。

図１２に本実施形態の半導体装置１のアイランド２１、半導体チップ１０および検査用リード２３を示す。本実施形態の検査用リード２３の長手方向一方側２３ａのうち半導体チップ１０側にはメッキ等によって防錆用導電性金属膜８０が形成されている。

本実施形態では、導電性金属膜８０および半導体基板１１の裏面の間が導電性接着剤４０により接着されることにより、検査用リード２３の長手方向一方側２３ａおよび半導体基板１１の間が防錆用導電性金属膜８０を介して電気的接続されるようになっている。

本実施形態では、検査用リード２３自体は銅等の導電性金属材料から構成されている。防錆用導電性金属膜８０としては、銀等の導電性金属材料から構成されている。

以上説明した本実施形態では、検査用リード２３の長手方向一方側２３ａに防錆用導電性金属膜８０が形成されている。このため、検査用リード２３における防錆の効果が得られる。これに加えて、防錆用導電性金属膜８０を銀によって構成すれば、検査用リード２３および半導体基板１１の間の導電性を高めることができる。

なお、図１２では、説明の便宜上、樹脂封止部材３０、および複数のリード２２、２２ａを省略している。

（第６実施形態）
本第６実施形態では、上記第１実施形態の半導体装置１において、検査用リード２３の長手方向一方側２３ａがその弾性力によってアイランド２１よりも半導体基板１１側に反るように形成されている例について説明する。

図１３に本実施形態の半導体装置１のアイランド２１、半導体チップ１０および検査用リード２３を示す。

図１３の例では、検査用リード２３の長手方向一方側２３ａがアイランド２１よりも半導体基板１１側に寸法Ｌ分だけ反っている。このため、検査用リード２３および半導体チップ１０の間の接着強度をアイランド２１および半導体チップ１０の間で接着強度に比べて大きくすることができる。

なお、図１３では、説明の便宜上、樹脂封止部材３０、および複数のリード２２、２２ａを省略している。

（他の実施形態）
上記第１〜第６の実施形態では、絶縁層１２、１３ｂを用いて半導体チップ１０を構成した例について説明したが、これに限らず、絶縁層１２、１３ｂを用いることなく、半導体チップ１０を構成してもよい。

上記第１〜第６の実施形態では、シリコンからなる半導体基板１１を用いた例について説明したが、これに代えて、シリコン以外のゲルマニウム、ＧａＡｓ（ガリウムヒ素）等の材料からなる半導体基板１１を用いてもよい。

上記第１〜第６の実施形態では、素子形成層１３においてｎＭＯＳトランジスタを形成した例について説明したが、これに限らず、素子形成層１３においてｐＭＯＳトランジスタを形成してもよく、或いは、バイポーラトランジスタを素子形成層１３において形成してもよい。

上記第１〜第６の実施形態では、本発明の半導体装置１として、ＱＦＰ（Quad Flat Package）を構成した例について説明したが、アイランド２１上に半導体チップ１０を配置して半導体基板１１およびアイランド２１の間を電気的接続する構成であれば、これに限らず、ＳＯＰ（Small Outline Package）、ＳＯＪ（Small Outline J-leaded）等の各種の形態に本発明の半導体装置１を構成してもよい。

上記第２〜第６の実施形態において、図７に示す変形例と同様に、検査用リード２３をアイランド２１に対して電気絶縁性テープ６０によって固定されるようにしてもよい。

上記第１〜第３の実施形態において、アイランド本体２１ａの凹部２１ｆ内に検査用リード２３を配置した例について説明したが、これに限らず、検査用リード２３およびシリコン基板１１の裏面の間を電気的接続するのであれば、アイランド本体２１ａに凹部２１ｆを設けなくてもよい。

なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記第１〜第６の実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記第１〜第６の実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

１ 半導体装置
１０ 半導体チップ
１１ シリコン基板
１２ 絶縁層
１３ 素子形成層
２０ リードフレーム
２１ アイランド
２２ リード
２２ａ リード（第１のリード）
２３ 検査用リード（第２のリード）
３０ 樹脂封止部材

Claims (12)

1. 半導体基板（１１）と、この半導体基板の表面側に半導体素子を形成する素子形成層（１３）とを有する半導体チップ（１０）と、
   導電性材料からなるもので、前記半導体基板の裏面に電気的接続されているアイランド（２１）と、
   前記半導体チップおよび前記アイランドを樹脂によって封止するように形成されている樹脂封止部材（３０）と、
   導電性材料からなるもので、先端側が前記樹脂封止部材の外側に露出するように設けられて、かつ前記アイランドに電気的接続されている第１リード（２２ａ）と、
   導電性材料からなるもので、先端側が前記樹脂封止部材の外側に露出するように設けられて、かつ前記アイランドに対して独立して設けられて、さらに前記半導体基板に電気的接続されている第２のリード（２３）と、を備え、
   前記第２リードは、
   前記半導体基板に電気的接続されている接続部（２３ａ）と、
   前記接続部から前記樹脂封止部材の外側に延びるように形成されている端子部（２３ｂ）と、を備え、
   前記接続部は、前記アイランドよりも前記半導体基板側に凸となるように形成されていることを特徴とする半導体装置。
2. 半導体基板（１１）と、この半導体基板の表面側に半導体素子を形成する素子形成層（１３）とを有する半導体チップ（１０）と、
   導電性材料からなるもので、前記半導体基板の裏面に電気的接続されているアイランド（２１）と、
   前記半導体チップおよび前記アイランドを樹脂によって封止するように形成されている樹脂封止部材（３０）と、
   導電性材料からなるもので、先端側が前記樹脂封止部材の外側に露出するように設けられて、かつ前記アイランドに電気的接続されている第１リード（２２ａ）と、
   導電性材料からなるもので、先端側が前記樹脂封止部材の外側に露出するように設けられて、かつ前記アイランドに対して独立して設けられて、さらに前記半導体基板に電気的接続されている第２のリード（２３）と、を備え、
   前記第２リードは、
   前記半導体基板に電気的接続されている接続部（２３ａ）と、
   前記接続部から前記樹脂封止部材の外側に延びるように形成されている端子部（２３ｂ）と、を備え、
   前記接続部は、弾性力によって前記アイランドよりも前記半導体基板側に反るように形成されていることを特徴とする半導体装置。
3. 前記半導体基板および前記アイランドの間が導電性接着剤によって接着されることにより、前記半導体基板および前記アイランドの間が電気的接続されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第２リードは、
   前記半導体基板に電気的接続されている接続部（２３ａ）と、
   前記接続部から前記樹脂封止部材の外側に延びるように形成されている端子部（２３ｂ）と、を備えることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
5. 前記半導体基板および前記接続部の間が導電性接着剤によって接着されることにより、前記半導体基板および前記接続部の間が電気的接続されていることを特徴とする請求項４に記載の半導体装置。
6. 前記接続部には防錆用導電性金属膜（８０）が形成されており、
   前記防錆用導電性金属膜および前記半導体基板の間が電気的接続されることにより、前記接続部および前記半導体基板の間が前記防錆用導電性金属膜を介して電気的接続されるようになっていることを特徴とする請求項５に記載の半導体装置。
7. 前記第２リードは、所定方向に延びる長板状に形成されており、
   前記第２リードの長手方向一端側が前記接続部を構成し、かつ前記第２リードの長手方向他端側が前記端子部を構成することを特徴とする請求項４ないし６のいずれか１つに記載の半導体装置。
8. 前記第２のリードは、複数の前記端子部を備え、
   前記複数の前記端子部は、前記接続部から前記樹脂封止部材の外側にそれぞれ延びるように形成されていることを特徴とする請求項４ないし６のいずれか１つに記載の半導体装置。
9. 前記アイランドには、前記半導体基板と反対側に凹む溝（７０）が設けられており、
   前記溝は、前記アイランドのうち前記導電性接着剤が塗布される領域を囲むように形成されていることを特徴とする請求項３ないし８のいずれか１つに記載の半導体装置。
10. 前記アイランドには、その外周側から内側に凹むように形成されている凹部（２１ｆ）が設けられており、
    前記第２リードの前記接続部が前記アイランドの凹部内に位置することを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
11. 前記第２リードが前記アイランドに対して電気絶縁性テープ（６０）によって固定されていることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。
12. 半導体素子を形成する素子形成層（１３）が表面側に形成されている半導体基板（１１）を備える半導体チップ（１０）の前記半導体基板の裏面と前記アイランドとの間を電気的接続する第１の工程（Ｓ１１０）と、
    前記アイランドに対して独立して設けられている第２のリード（２３）と前記半導体基板の裏面との間を電気的接続する第２の工程（Ｓ１１０）と、
    前記半導体チップおよび前記アイランドを樹脂によって封止する樹脂封止部材（３０）を形成する第３の工程（Ｓ１３０）と、を備え、
    前記第３の工程では、前記アイランドに接続されている第１のリード（２２ａ）の先端側と前記第２のリードの先端側とが前記樹脂封止部材から外側に露出するように前記樹脂封止部材を形成し、
    前記第１、第２のリード（２３）との間の導通を検査する第４の工程（Ｓ１４０）を備えることを特徴とする半導体装置の製造方法。

Images