JP5988671B2 - Conductive substrate, touch panel, and method of manufacturing conductive substrate - Google Patents
Conductive substrate, touch panel, and method of manufacturing conductive substrate Download PDFInfo
- Publication number
- JP5988671B2 JP5988671B2 JP2012098577A JP2012098577A JP5988671B2 JP 5988671 B2 JP5988671 B2 JP 5988671B2 JP 2012098577 A JP2012098577 A JP 2012098577A JP 2012098577 A JP2012098577 A JP 2012098577A JP 5988671 B2 JP5988671 B2 JP 5988671B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent conductive
- adhesion improving
- conductive layer
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、導電性基板、タッチパネル、および導電性基板の製造方法に関し、特に、導電性基板における透明導電層と配線層との密着性を改善する技術に関する。 The present invention relates to a conductive substrate, a touch panel, and a method for manufacturing a conductive substrate, and particularly to a technique for improving the adhesion between a transparent conductive layer and a wiring layer in the conductive substrate.
従来から、表示画面に直接触れることにより情報を入力できるタッチパネルが、携帯電話、カーナビゲーション、パーソナルコンピュータ、券売機、銀行のＡＴＭ端末等の電子機器の表示部に広く利用されている。
そのようなタッチパネルの一例として、２枚の導電性基板を接着剤で貼り合わせた構造の静電容量型タッチパネルがあり、各導電性基板は、例えば、基材に金属酸化物で構成される透明導電層と金属または合金で構成される配線層とがその順で積層された構造を有する。また、透明導電層は、位置検出のための電極部を導電性基板の中央領域に有すると共に、電極部から延出された接続部を導電性基板の周縁領域に有する。一方、配線層は、透明導電層と外部回路とを電気的に接続するための配線部を前記周縁領域に有し、透明導電層と配線層との電気的な接続は、透明導電層の接続部上に配線層の配線部を直接積層させることによって、接続部と配線部とを面接触させて確保している。
2. Description of the Related Art Conventionally, touch panels capable of inputting information by directly touching a display screen have been widely used in display units of electronic devices such as mobile phones, car navigation systems, personal computers, ticket vending machines, and bank ATM terminals.
As an example of such a touch panel, there is a capacitive touch panel having a structure in which two conductive substrates are bonded together with an adhesive, and each conductive substrate is, for example, a transparent substrate made of a metal oxide. It has a structure in which a conductive layer and a wiring layer made of metal or alloy are laminated in that order. The transparent conductive layer has an electrode portion for position detection in the central region of the conductive substrate, and has a connection portion extended from the electrode portion in the peripheral region of the conductive substrate. On the other hand, the wiring layer has a wiring part for electrically connecting the transparent conductive layer and the external circuit in the peripheral region, and the electrical connection between the transparent conductive layer and the wiring layer is the connection of the transparent conductive layer. By directly laminating the wiring part of the wiring layer on the part, the connection part and the wiring part are secured in surface contact.
上記のような構造の導電性基板では、配線部が接続部から剥離してしまうと、配線層と透明導電層との電気的な接続が遮断されるおそれがある。そこで、配線層の剥離を防止するために、透明導電層と配線層との間に導電性を有する密着性改善層を介在させることが特許文献１に開示されている。
In the conductive substrate having the structure as described above, if the wiring part is peeled off from the connection part, the electrical connection between the wiring layer and the transparent conductive layer may be interrupted. Therefore,
近年、タッチパネルの大型化や位置検出精度の向上のために配線層の配線部の数が増加しており、加えて、それら配線部が形成される周縁領域がタッチパネルの狭額縁化のために狭小化していることから、各配線部の幅を狭くせざるを得ない状況が生じている。しかしながら、配線部の幅が狭くなると、配線部と接続部との接触面積が小さくなる。そのため、配線部の剥離が生じた場合に、配線層と透明導電層との電気的な接続が遮断される確率が高くなる。したがって、配線部の幅が狭い場合には、より高い剥離防止効果が必要とされる。 In recent years, the number of wiring parts in the wiring layer has increased in order to increase the size of touch panels and improve position detection accuracy. In addition, the peripheral area in which these wiring parts are formed is narrowed to narrow the touch panel frame. As a result, there is a situation in which the width of each wiring portion must be narrowed. However, when the width of the wiring portion is reduced, the contact area between the wiring portion and the connection portion is reduced. Therefore, when the wiring part is peeled off, the probability that the electrical connection between the wiring layer and the transparent conductive layer is interrupted increases. Therefore, when the width of the wiring portion is narrow, a higher peeling prevention effect is required.
本発明は、上記の課題に鑑み、従来よりも配線層の剥離が生じ難い導電性基板およびタッチパネルを提供することを目的とする。また、本発明の他の目的は、配線層の剥離が生じ難い導電性基板の製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a conductive substrate and a touch panel in which a wiring layer is less likely to be peeled than before. Another object of the present invention is to provide a method for manufacturing a conductive substrate in which peeling of a wiring layer hardly occurs.
上記目的を達成するため、本発明に係る導電性基板は、基材に、金属酸化物で構成される透明導電層と、金属または合金で構成される配線層とがその順で積層された導電性基板であって、前記透明導電層と前記配線層との間には、金属酸化物で構成される密着性改善層が、前記透明導電層および前記配線層の両方と接触した状態で介在し、前記密着性改善層を構成する金属酸化物の結晶化度は、前記透明導電層を構成する金属酸化物の結晶化度よりも低いことを特徴する。 In order to achieve the above object, a conductive substrate according to the present invention is a conductive substrate in which a transparent conductive layer composed of a metal oxide and a wiring layer composed of a metal or an alloy are laminated in that order on a base material. An adhesion improving layer made of a metal oxide is interposed between the transparent conductive layer and the wiring layer in contact with both the transparent conductive layer and the wiring layer. The crystallinity of the metal oxide constituting the adhesion improving layer is lower than the crystallinity of the metal oxide constituting the transparent conductive layer.
本発明に係るタッチパネルは、上記導電性基板を備えることを特徴とする。
本発明に係る導電性基板の製造方法は、基材に、透明導電層、密着性改善層および配線層がその順で積層された積層構造を有する導電性基板の製造方法であって、前記基材に、１２０℃以上の成膜温度で金属酸化物をスパッタリングし、前記透明導電層を形成する透明導電層形成工程と、前記透明導電層上に、１００℃以下の成膜温度で金属酸化物をスパッタリングし、前記密着性改善層を形成する密着性改善層形成工程と、前記密着性改善層上に、金属または合金で構成される配線層を形成する配線層形成工程と、を含むことを特徴とする。
A touch panel according to the present invention includes the conductive substrate.
The method for producing a conductive substrate according to the present invention is a method for producing a conductive substrate having a laminated structure in which a transparent conductive layer, an adhesion improving layer, and a wiring layer are laminated in that order on a base material. A metal oxide is sputtered on the material at a film forming temperature of 120 ° C. or more to form the transparent conductive layer, and the metal oxide is formed on the transparent conductive layer at a film forming temperature of 100 ° C. or less. An adhesion improving layer forming step for forming the adhesion improving layer, and a wiring layer forming step for forming a wiring layer made of a metal or an alloy on the adhesion improving layer. Features.
本発明に係る導電性基板およびタッチパネルは、密着性改善層が、透明導電層および配線層の間に、それらの両方と接触した状態で介在し、前記密着性改善層を構成する金属酸化物の結晶化度は、前記透明導電層を構成する金属酸化物の結晶化度よりも低いため、従来よりも配線層の剥離が生じ難い。
本発明に係る導電性基板の製造方法は、透明導電層上に、１００℃以下の成膜温度で金属酸化物をスパッタリングし、密着性改善層を形成する密着性改善層形成工程と、前記密着性改善層上に、金属または合金で構成される配線層を形成する配線層形成工程と、を含むため、従来よりも配線層の剥離が生じ難い。
In the conductive substrate and the touch panel according to the present invention, the adhesion improving layer is interposed between the transparent conductive layer and the wiring layer in contact with both of them, and the metal oxide constituting the adhesion improving layer is formed. Since the degree of crystallinity is lower than the degree of crystallinity of the metal oxide constituting the transparent conductive layer, the wiring layer is less likely to be peeled than before.
The method for producing a conductive substrate according to the present invention includes an adhesion improving layer forming step of forming an adhesion improving layer by sputtering a metal oxide on a transparent conductive layer at a film forming temperature of 100 ° C. or less, and the adhesion And a wiring layer forming step of forming a wiring layer made of a metal or an alloy on the property improving layer. Therefore, the wiring layer is less likely to be peeled than before.
以下、本発明の一態様に係る導電性基板、タッチパネル、および導電性基板の製造方法を、図面を参照しながら説明する。なお、各図面における各層の縮尺は実際のものとは異なる。
＜導電性基板およびタッチパネル＞
（タッチパネル）
図１は、本発明の一態様に係るタッチパネルを示す断面模式図である。図２は、本発明の一態様に係る導電性基板を示す平面図であって、図２（ａ）は第１の導電性基板を示し、図２（ｂ）は第２の導電性基板を示す。なお、図１の断面の切断位置は、図２におけるＡ−Ａ線の部分である。
Hereinafter, a conductive substrate, a touch panel, and a method for manufacturing a conductive substrate according to one embodiment of the present invention will be described with reference to the drawings. Note that the scale of each layer in each drawing is different from the actual scale.
<Conductive substrate and touch panel>
(Touch panel)
FIG. 1 is a schematic cross-sectional view illustrating a touch panel according to one embodiment of the present invention. 2A and 2B are plan views illustrating a conductive substrate according to one embodiment of the present invention, in which FIG. 2A illustrates a first conductive substrate and FIG. 2B illustrates a second conductive substrate. Show. In addition, the cutting position of the cross section of FIG. 1 is the part of the AA line in FIG.
図１に示す本発明の一態様に係るタッチパネル１は、静電容量式のタッチパネルであり、第１の導電性基板１０と第２の導電性基板２０とが接着層３０を介して貼り合わされた構造を有する。タッチパネル１は、例えば、液晶表示装置、電界放出表示装置、プラズマ表示装置、電子発光ディスプレイ、真空蛍光表示装置等の表示装置（不図示）の表示面に配置されて使用される。なお、本発明に係るタッチパネルは静電容量型に限定されず、抵抗膜型、光学型、超音波型等であっても良い。
A
第１の導電性基板１０および第２の導電性基板２０は、いずれも本発明の一態様に係る導電性基板であって、図１および図２に示すように、基材１１，２１の一方の主面側に、アンダーコート層１２，２２、透明導電層１３，２３、密着性改善層１４，２４、および、配線層１５，２５が、その順で積層されている。それら導電性基板１０，２０は、積層方向が反対の向きとなるように、すなわち互いの前記一方の主面側の面が対向するように、配置されている。なお、それら導電性基板１０，２０は、積層方向が同じ向きとなるように配置されていても良い。
The first
接着層３０は、例えば、エポキシ系、アクリル系、シリコーン系、ポリエステル系等の透明な接着剤や粘着剤で構成される。なお、接着層３０には、透明性フィルム等の芯材が含まれていても良い。
各導電性基板１０，２０について、透明導電層１３，２３、密着性改善層１４，２４および配線層１５，２５はパターニングされている。アンダーコート層１２，２２は、パターニングされていない所謂べた膜として、または一部がパターニングされて形成されている。
The
For each of the
透明導電層１３，２３および密着性改善層１４，２４は、導電性基板１０，２０の中央領域および当該中央領域を囲繞する周縁領域に形成されており、具体的には、中央領域では、図２において波線模様が付されている領域に形成されており、周縁領域では、図２においてドット模様が付されている領域に形成されている。一方、配線層１５，２５は、周縁領域にのみ形成されており、具体的には、図２においてドット模様が付されている領域に形成されている。
The transparent
透明導電層１３，２３は、導電性基板１０，２０の中央領域に形成された部分が、位置検出のための複数の電極部１３ａ，２３ａで構成されており、各電極部１３ａ，２３ａは、複数の菱形が直線状に連結された帯状である。なお、図２において、電極部１３ａ，２３ａは、密着性改善層１４，２４に隠れて見えないが、波線模様が付されている領域に形成されている。
In the transparent
各電極部１３ａ，２３ａは、透明導電層１３，２３毎に、全ての電極部１３ａ，２３ａの長手方向が平行に揃うように配置されている。そして、第１の導電性基板１０と第２の導電性基板２０とが、第１の透明導電層１３の電極部１３ａの長手方向と、第２の透明導電層２３の電極部２３ａの長手方向とが直交する状態で貼り合わされている。また、第１の導電性基板１０と第２の導電性基板２０とが貼り合わされた状態において、第１の透明導電層１３の電極部１３ａと、第２の透明導電層２３の電極部２３ａとは、平面視において互いの菱形が重なっていない。
Each
透明導電層１３，２３は、導電性基板１０，２０の周縁領域に形成された部分が、配線層１５，２５と電気的に接続される複数の接続部１３ｂ，２３ｂで構成されており、各接続部１３ｂ，２３ｂは、配線層１５，２５の配線部１５ａ，２５ａと同じ形であり平面視において配線部１５ａ，２５ａと重なるように形成されている。なお、図２において、接続部１３ｂ，２３ｂは、配線層１５，２５に隠れて見えないが、ドット模様が付されている領域に形成されている。
The transparent
密着性改善層１４，２４は、透明導電層１３，２３と同じ形状にパターニングされている。すなわち、導電性基板１０，２０の中央領域に形成された部分が、複数の中央部１４ａ，２４ａで構成されており、各中央部１４ａ，２４ａは、複数の菱形が直線状に連結された帯状である。平面視において、中央部１４ａ，２４ａと電極部１３ａ，２３ａとは重なっている。また、密着性改善層１４，２４は、導電性基板１０，２０の周縁領域に形成された部分が、配線層１５，２５の配線部１５ａ，２５ａと同じ形である周縁部１４ｂ，２４ｂで構成されており、平面視において周縁部１４ｂ，２４ｂと配線部１５ａ，２５ａとは重なっている。
The
配線層１５，２５は、導電性基板１０，２０の周縁領域に形成された複数の配線部１５ａ，２５ａを有する。既に説明したように、配線部１５ａ，２５ａの基材１１側には、配線部１５ａ，２５ａと同じ形状の接続部１３ｂ，２３ｂおよび周縁部１４ｂ，２４ｂが、平面視において重なるように形成されている。配線部１５ａ，２５ａは、周縁部１４ｂ，２４ｂを介して接続部１３ｂ，２３ｂと電気的に接続されている。また、配線層１５，２５は、図示しない外部回路とも電気的に接続されている。
The wiring layers 15 and 25 have a plurality of
なお、透明導電層１３，２３、密着性改善層１４，２４および配線層１５，２５のパターン形状は上記に限定されず、指などの接触ポイントを検出可能である限り、任意の形状とすることが可能である。例えば、密着性改善層１４，２４は、配線部１５ａ，２５ａと重なる領域にのみ形成されていても良い。
第１の導電性基板１０と第２の導電性基板２０とは、透明導電層１３，２３、密着性改善層１４，２４および配線層１５，２５のパターン形状が異なる以外は同じ構成である。したがって、以下では、第１の導電性基板１０についてのみ説明し、第２の導電性基板２０についての説明を省略する。だたし、以下の第１の導電性基板１０に関する説明は、第２の導電性基板２０にも適応される。
The pattern shapes of the transparent
The first
なお、ここでは２枚の基材１１，２１を用いた構成を説明したが、１枚の基材１１の両面に電極部１３ａ，２３ａをそれぞれ形成したり、１枚の基材の片面に電極部１３ａ，２３ａを形成（電極部１３ａ，２３ａの重なり部分は絶縁）するような構成も可能である。
（基材）
基材１１は、タッチパネルの用途に応じて、ＰＥＴ（ポリエチレンテレフタラート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＣ（ポリカーボネート）、ＰＥ（ポリエチレン）、ＰＰ（ポリプロピレン）、ＣＯＰ（シクロオレフィンポリマー）、ＣＯＣ（シクロオレフィンコポリマー）、ＰＭＭＡ（ポリメチルメタクリレート）、アクリル、シロキサン架橋型アクリルシリコーン樹脂、ナイロン、ウレタン等の有機材料や、ソーダガラス、無アルカリガラス、ホウケイ酸ガラス、石英ガラス等の無機材料や、それら有機材料と無機材料との混成材料で形成することができる。材質は特には限定されない。
In addition, although the structure using the two base materials 11 and 21 was demonstrated here,
(Base material)
The substrate 11 is made of PET (polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyethersulfone), PC (polycarbonate), PE (polyethylene), PP (polypropylene), COP (depending on the use of the touch panel. Cycloolefin polymer), COC (cycloolefin copolymer), PMMA (polymethyl methacrylate), acrylic, siloxane cross-linked acrylic silicone resin, nylon, urethane and other organic materials, soda glass, alkali-free glass, borosilicate glass, quartz glass Etc., or a hybrid material of these organic materials and inorganic materials. The material is not particularly limited.
基材１１の材料は、軽量かつ耐衝撃性が高いという観点からは有機材料が好ましい。また、フレキシブル性や、ロール・トゥ・ロール方式での生産性を鑑みれば、樹脂フィルムが好ましい。タッチパネル１に用いられる導電性基板１０の場合は、基材１１が透明であることが好ましい。なお、本願において透明とは、無色透明だけでなく有色透明も含まれる。また、完全な透明だけでなく、透明度の高い半透明も含まれる。
The material of the substrate 11 is preferably an organic material from the viewpoint of light weight and high impact resistance. In view of flexibility and productivity in a roll-to-roll system, a resin film is preferable. In the case of the
（アンダーコート層）
アンダーコート層１２は、透明導電層１３および密着性改善層１４のパターン形状を見え難くして視認性を向上させる効果を奏する層である。アンダーコート層１２は、基材１１や透明導電層１３よりも低い屈折率の材料からなる低屈折率層（１層のみ）や、低屈折率層と高屈折率層（低屈折率層よりも高い屈折率の材料からなる層）とを組み合わせた２層以上の層で形成される。視認性を向上させるアンダーコート層１２の構成としては、特表２００７−５０８６３９号、特開２００８−９８１６９号等で開示されている。
(Undercoat layer)
The
以下、低屈折率層と当該低屈折率層よりも光屈折率の高い高屈折率層とを有する構成について例示する。
アンダーコート層１２は、基材１１と透明導電層１３との間に、低屈折率層が高屈折率層よりも透明導電層１３側に位置する状態で介在している。
低屈折率層の厚みは、視認性向上の観点から２ｎｍ〜２０ｎｍであることが好ましい。低屈折率層の材料としては、シリコンスズ酸化物、酸化ケイ素、酸化アルミ等の無機酸化物、それら無機酸化物のうちの複数を組み合わせで構成される組成物、フッソ系有機物素材、酸化ケイ素系ゾルゲル素材、酸化ケイ素系やフッソ系の微多孔質素材等が挙げられる。視認性および生産性の向上の観点からは、光屈折率が１．３〜１．５のものが特に好ましい。低屈折率層は、スパッタリング法、抵抗蒸着法、電子ビーム蒸着法、ウエットコーティング法等により形成することができる。
Hereinafter, a configuration having a low refractive index layer and a high refractive index layer having a higher optical refractive index than the low refractive index layer will be exemplified.
The
The thickness of the low refractive index layer is preferably 2 nm to 20 nm from the viewpoint of improving visibility. The material of the low refractive index layer includes inorganic oxides such as silicon tin oxide, silicon oxide and aluminum oxide, compositions composed of a combination of two or more of these inorganic oxides, fluorine-based organic materials, silicon oxide-based materials Examples thereof include sol-gel materials, silicon oxide-based and fluorine-based microporous materials. From the viewpoint of improving visibility and productivity, those having an optical refractive index of 1.3 to 1.5 are particularly preferable. The low refractive index layer can be formed by sputtering, resistance vapor deposition, electron beam vapor deposition, wet coating, or the like.
高屈折率層は、光屈折率１．６０〜１．８０であることが好ましく、１．６５を超え１．８０以下であることがより好ましい。光屈折率が１．６０未満であると、透明導電層１３が存在する部分と存在しない部分の光学特性を近似させ難くなり、透明導電層１３のパターン形状が目立ってしまうため、良好な視認性が得られ難い。光屈折率が１．６５を超えると、非常に良好な視認性が得られるようになる。また、光屈折率が１．８０を超えると、基材１１との光屈折率差が大きくなり、基材１１と高屈折率層との界面での反射光と高屈折率層と低屈折率層との界面での反射光との光干渉による干渉斑が強く発生する結果、透明導電層１３のパターン形状が見え易くなり、視認性が悪化するため好ましくない。また、光屈折率が１．８を超えると、傷つき性を改良できる程度の硬度と厚みを有する高屈折率層を工業的に効率よく形成できる材料や方法が得られ難い。 The high refractive index layer preferably has an optical refractive index of 1.60 to 1.80, more preferably more than 1.65 and not more than 1.80. If the photorefractive index is less than 1.60, it becomes difficult to approximate the optical characteristics of the portion where the transparent conductive layer 13 is present and the portion where the transparent conductive layer 13 is not present, and the pattern shape of the transparent conductive layer 13 becomes conspicuous, and thus good visibility Is difficult to obtain. When the optical refractive index exceeds 1.65, very good visibility can be obtained. Moreover, when the optical refractive index exceeds 1.80, the optical refractive index difference with the base material 11 becomes large, and the reflected light at the interface between the base material 11 and the high refractive index layer, the high refractive index layer, and the low refractive index. As a result of strong occurrence of interference spots due to optical interference with reflected light at the interface with the layer, the pattern shape of the transparent conductive layer 13 becomes easy to see and visibility is deteriorated. On the other hand, if the photorefractive index exceeds 1.8, it is difficult to obtain a material or method capable of industrially and efficiently forming a high refractive index layer having hardness and thickness that can improve scratch resistance.
光屈折率が１．６５を超え１．８０以下の高屈折率層を形成するための材料としては、アクリル系紫外線硬化型樹脂や熱硬化型樹脂に、酸化チタンや酸化ジルコニウム等の光屈折率の高い金属酸化物の微粒子を添加したものが挙げられる。この場合、添加する金属酸化物微粒子は透明性を阻害しないように数十ｎｍ程度の粒子径であることが必要である。高屈折率層の厚みは３μｍ以上が好ましく、３μｍ未満であると、基材１１との界面で反射した光と、高屈折率層と低屈折率層との界面で反射した光との光干渉による干渉斑が強く発生するため、透明導電層１３のパターン形状が見え易くなり、視認性が悪化するため好ましくない。 As a material for forming a high refractive index layer having an optical refractive index of more than 1.65 and not more than 1.80, an acrylic ultraviolet curable resin or a thermosetting resin, an optical refractive index of titanium oxide, zirconium oxide, etc. And high metal oxide fine particles added. In this case, it is necessary that the metal oxide fine particles to be added have a particle size of about several tens of nanometers so as not to disturb the transparency. The thickness of the high refractive index layer is preferably 3 μm or more, and if it is less than 3 μm, optical interference between the light reflected at the interface with the substrate 11 and the light reflected at the interface between the high refractive index layer and the low refractive index layer. Since interference spots due to the above occur strongly, the pattern shape of the transparent conductive layer 13 becomes easy to see and visibility is deteriorated, which is not preferable.
（透明導電層）
透明導電層１３は、第１の導電性基板１０の透明導電層１３と第２の導電性基板２０の透明導電層２３との間の静電容量の変化により座標を検出するための層であり、金属酸化物で構成されている。透明導電層１３を構成する金属酸化物は、透明導電層１３を低抵抗化するために少なくとも一部が結晶化されており、後述するように薄膜Ｘ線回折により回折ピークが発現する。
(Transparent conductive layer)
The transparent conductive layer 13 is a layer for detecting coordinates by a change in electrostatic capacitance between the transparent conductive layer 13 of the first
透明導電層１３は、電気伝導性や透明性が高く、膜の安定性が高いとの理由から、酸化インジウム系の金属酸化物で構成されていることが好ましい。酸化インジウム系の金属酸化物としては、酸化インジウム一酸化スズ（ＩＴＯ）、酸化インジウム一酸化スズ一酸化チタン（ＩｎＴｉＴＯ）、酸化インジウム（Ｉｎ2Ｏ3）、チタンドープ酸化インジウム（ＩＴｉＯ）等が挙げられる。酸化インジウム系以外の金属酸化物としては、酸化亜鉛（ＺｎＯ）、アルミドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等が挙げられる。 The transparent conductive layer 13 is preferably made of an indium oxide-based metal oxide because it has high electrical conductivity and high transparency and high film stability. Examples of indium oxide-based metal oxides include indium tin oxide monoxide (ITO), indium oxide tin monoxide titanium oxide (InTiTO), indium oxide (In 2 O 3 ), and titanium-doped indium oxide (ITO). It is done. Examples of metal oxides other than indium oxide include zinc oxide (ZnO), aluminum-doped zinc oxide (AZO), and gallium-doped zinc oxide (GZO).
（密着性改善層）
密着性改善層１４は、透明導電層１３と配線層１５との間に、透明導電層１３および配線層１５の両方と接触した状態で介在している。密着性改善層１４は、密着性を向上させるという観点からは、透明導電層１３と配線層１５の間の領域の全てに存在していることが好ましい。
(Adhesion improvement layer)
The
ただし、必ずしも透明導電層１３と配線層１５の間の領域の全てに存在している必要はなく、前記領域の一部にのみ存在していても良い。すなわち、密着改善層１４は、べた膜である必要はなく、一部において欠損箇所が存在する膜や、法則性を持って或いは不均一に点在する島状部分の集合体であっても良い。
密着性改善層１４は、金属酸化物で構成されている。密着改善層１４は、電気伝導性や透明性が高く、膜の安定性が高いとの理由から、酸化インジウム系の金属酸化物で構成されていることが好ましい。酸化インジウム系の金属酸化物としては、酸化インジウム一酸化スズ（ＩＴＯ）、酸化インジウム一酸化スズ一酸（ＩｎＴｉＴＯ）、酸化インジウム一酸化亜鉛（ＩＺＯ）、酸化インジウム（Ｉｎ2Ｏ3）、タングステンドープ酸化インジウム（ＩＷＯ）、チタンドープ酸化インジウム（ＩＴｉＯ）等が挙げられる。酸化インジウム系以外の金属酸化物としては、酸化スズ（ＳｎＯ2）、弗化スズ（ＳｎＦ2）等が挙げられる。密着性改善層１４と透明導電層１３とが同じ化合物で構成されている場合は、材料点数が減るため製造工程を簡略化することができる。
However, it is not always necessary to be present in the entire region between the transparent conductive layer 13 and the
The
密着性改善層１４は、透明導電層１３と同様に金属酸化物で構成されているが、金属酸化物の状態が透明導電層１３とは異なる。具体的には、密着性改善層１４を構成する金属酸化物の薄膜Ｘ線回折により得られるピークが、透明導電層１３を構成する金属酸化物の薄膜Ｘ線回折では得られない。表現を変えれば、密着性改善層１４を構成する金属酸化物の結晶化度が、透明導電層１３を構成する金属酸化物の結晶化度よりも低い。さらに表現を変えれば、密着性改善層１４を構成する金属酸化物は、透明導電層１３を構成する金属酸化物よりもアモルファスに近い状態である。なお、アモルファスに近い状態とは、密着性改善層１４と透明導電層１３との比較における表現であって、その表現が意味するものの中には、密着性改善層１４が完全なアモルファスの状態である場合も含まれる。
The
上記特徴を有する密着性改善層１４が透明導電層１３と配線層１５との間に介在していれば、配線層１５の剥離を防止できることを、発明者らは後述する実験により確認している。
図３および図４は、透明導電層および密着性改善層に関するＸＲＤ（Ｘ線回折）測定の結果を示すグラフである。透明導電層１３および密着性改善層１４の金属酸化物の状態を確認するために、Ｘ線回折装置（理学電機株式会社製：ＲＩＮＴ ２５００ ＶＨＦ）を用いて、薄膜Ｘ線回折による測定を行なった。
The inventors have confirmed through experiments to be described later that if the
FIG. 3 and FIG. 4 are graphs showing the results of XRD (X-ray diffraction) measurement regarding the transparent conductive layer and the adhesion improving layer. In order to confirm the state of the metal oxides of the transparent conductive layer 13 and the
測定にあたって、透明導電層１３の金属酸化物の状態を確認するためのサンプル１と、密着改善層１４の金属酸化物の状態を確認するためのサンプル２とを作製した。サンプル１として、基材上に厚み２０ｎｍの透明導電層のみを形成したものを作製した。サンプル２として、基材上に厚み２０ｎｍの密着改善層のみを形成したものを作製した。サンプル１およびサンプル２の基材として、ＰＥＴフィルム（東洋紡績株式会社製：コスモシャインＡ４３００）を用いた。サンプル１の透明導電層は、成膜温度１２０℃でＩＴＯをスパッタリングして形成した。サンプル２の密着改善層は、成膜温度１００℃でＩＴＯをスパッタリングして形成した。そして、それらサンプルの透明導電層および密着改善層のＩＴＯについて、薄膜Ｘ線回折測定を行なった。
In the measurement,
図３に示すように、密着性改善層を構成するＩＴＯについては、薄膜Ｘ線回折により得られる回折ピークが発現しなかった。一方、透明導電層を構成するＩＴＯについては、薄膜Ｘ線回折により得られる回折ピークが発現した。この結果は、密着性改善層を構成するＩＴＯの結晶化度が、透明導電層を構成するＩＴＯの結晶化度よりも低いことを意味する。 As shown in FIG. 3, the diffraction peak obtained by thin film X-ray diffraction did not appear for ITO constituting the adhesion improving layer. On the other hand, for ITO constituting the transparent conductive layer, a diffraction peak obtained by thin film X-ray diffraction was expressed. This result means that the crystallization degree of ITO constituting the adhesion improving layer is lower than the crystallization degree of ITO constituting the transparent conductive layer.
次に、成膜後に、１６０℃で１０分アニール処理した後のサンプルについても、透明導電層および密着改善層のＩＴＯについて、薄膜Ｘ線回折測定を行なった。その結果、アニール処理前と同様に、密着性改善層を構成するＩＴＯについては薄膜Ｘ線回折により得られる回折ピークが発現しなかったが、透明導電層を構成するＩＴＯについては薄膜Ｘ線回折により得られる回折ピークは発現した。 Next, thin film X-ray diffraction measurement was performed on the transparent conductive layer and the ITO of the adhesion improving layer for the sample after the film formation and annealed at 160 ° C. for 10 minutes. As a result, the diffraction peak obtained by the thin film X-ray diffraction did not appear for the ITO constituting the adhesion improving layer as before the annealing treatment, but the ITO constituting the transparent conductive layer did not appear by the thin film X-ray diffraction. The resulting diffraction peak was expressed.
詳しく説明すると、第１に、１２０℃の成膜温度で成膜された透明導電層を構成するＩＴＯについては、薄膜Ｘ線回折により得られる回折ピークの強度が増加していた。これは、アニール処理によって、透明導電層の結晶化がより促進されたことを意味する。すなわち、透明導電層を構成するＩＴＯの結晶化度が高くなったことを意味する。ＩＴＯの結晶化度が高くなると透明導電層が低抵抗化するため、このようなアニール処理は従来から行なわれているが、アニール処理によってＩＴＯの結晶化度が高くなると配線層が透明導電層から剥離し易くなるという課題が生じる。このような課題は、後述する実験結果に基づき発明者らが見出した。 More specifically, first, regarding ITO constituting the transparent conductive layer formed at a film forming temperature of 120 ° C., the intensity of the diffraction peak obtained by thin film X-ray diffraction was increased. This means that the crystallization of the transparent conductive layer was further promoted by the annealing treatment. That is, it means that the crystallinity of ITO constituting the transparent conductive layer is increased. When the crystallinity of ITO is increased, the resistance of the transparent conductive layer is lowered. Therefore, such annealing treatment has been conventionally performed. However, when the crystallinity of ITO is increased by the annealing treatment, the wiring layer is separated from the transparent conductive layer. The subject that it will become easy to peel arises. The inventors found such a problem based on the experimental results described later.
第２に、１００℃の成膜温度で成膜された密着性改善層を構成するＩＴＯについては、アニール処理を行なった後でもＩＴＯの結晶化が促進されなかった。この結果から、ＩＴＯを高温で成膜するとアニール処理によりアモルファス状態から結晶状態に転化して結晶化度が高くなるが、一旦ＩＴＯを低温で成膜して、回折ピークの発現しないアモルファス状態の密着性改善層を形成すると、その後にアニール処理が行なわれても、ＩＴＯが結晶化され難いことが分かる。 Secondly, for the ITO constituting the adhesion improving layer formed at a film forming temperature of 100 ° C., crystallization of the ITO was not promoted even after the annealing treatment. From this result, when ITO is deposited at a high temperature, the annealing process converts the amorphous state to the crystalline state and the degree of crystallinity increases, but once the ITO is deposited at a low temperature, the amorphous state adheres without a diffraction peak. When the property improving layer is formed, the ITO is hardly crystallized even if an annealing process is performed thereafter.
（配線層）
配線層１５は、透明導電層１３と外部回路（不図示）とを電気的に接続するための複数の配線部１５ａを有する層であって、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｃｒ（クロム）、Ｚｎ（亜鉛）、Ｖ（バナジウム）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｓｎ（錫）、Ｓｂ（アンチモン）等の金属、または、それら金属を含む合金で構成されている。
(Wiring layer)
The
（導電性基板の製造方法）
導電性基板１０の製造方法について説明する。図５は、本発明の一態様に係る導電性基板の製造方法を説明するための工程図である。
まず、図５（ａ）に示すように基材を準備し、図５（ｂ）に示すように、例えば、１２０℃の成膜温度で例えばＩＴＯなどの金属酸化物をスパッタリングし、基材上に透明導電層を形成する（透明導電層形成工程）。スパッタリングの成膜温度が１２０℃の場合は、図３に示すような金属酸化物が結晶化した透明導電層を得ることができる。成膜温度は１２０℃に限定されないが、金属酸化物が結晶化した透明導電層を得るためには１２０℃以上であることが好ましい。なお、成膜方法は、スパッタリング法に限定されず、真空蒸着法やイオンプレーティング法等のスパッタリング法以外のＰＶＤ法、或いは、ＣＶＤ法、塗布法等であっても良い。
(Method for producing conductive substrate)
A method for manufacturing the
First, a base material is prepared as shown in FIG. 5A, and a metal oxide such as ITO is sputtered at a film forming temperature of 120 ° C., for example, as shown in FIG. A transparent conductive layer is formed on the substrate (transparent conductive layer forming step). When the film formation temperature of sputtering is 120 ° C., a transparent conductive layer in which a metal oxide is crystallized as shown in FIG. 3 can be obtained. The film forming temperature is not limited to 120 ° C., but is preferably 120 ° C. or higher in order to obtain a transparent conductive layer in which the metal oxide is crystallized. Note that the film formation method is not limited to the sputtering method, and may be a PVD method other than the sputtering method such as a vacuum evaporation method or an ion plating method, a CVD method, a coating method, or the like.
次に、図５（ｃ）に示すように、必要に応じて、透明導電層形成工程後に、透明導電層をアニール処理して透明導電層を結晶化させる（アニール工程）。アニール処理の温度は、１４０℃〜１８０℃が好ましく、アニール処理の時間は１０分〜１２０分が好ましい。例えば１６０℃、１０分でアニール処理を行なう。これにより既に述べたように、透明導電層の金属酸化物をより結晶化させることができる。 Next, as shown in FIG. 5C, if necessary, after the transparent conductive layer forming step, the transparent conductive layer is annealed to crystallize the transparent conductive layer (annealing step). The annealing treatment temperature is preferably 140 ° C. to 180 ° C., and the annealing treatment time is preferably 10 minutes to 120 minutes. For example, annealing is performed at 160 ° C. for 10 minutes. Thereby, as already stated, the metal oxide of a transparent conductive layer can be crystallized more.
なお、透明導電層、密着性改善層および配線層は、必要に応じたパターン形状にパターニングしても良い。パターニングは、例えば、フォトリソグラフィー法により、透明導電層の表面に所望のパターン形状を有するレジストを形成し、レジストに覆われていない露出部分をエッチャントでエッチング除去することにより行われる。このようなパターニングは、透明導電層、密着性改善層および配線層について同時に行っても良いし、各層ごと行っても良いし、適宜選択した２層だけを同時に行なっても良い。また、パターニングは、アニール処理の前後いずれのタイミングで行っても良い。 In addition, you may pattern a transparent conductive layer, an adhesive improvement layer, and a wiring layer in the pattern shape as needed. The patterning is performed, for example, by forming a resist having a desired pattern shape on the surface of the transparent conductive layer by a photolithography method and etching away an exposed portion not covered with the resist with an etchant. Such patterning may be performed simultaneously for the transparent conductive layer, the adhesion improving layer, and the wiring layer, may be performed for each layer, or may be performed for only two layers selected as appropriate. Patterning may be performed at any timing before and after the annealing process.
次に、図５（ｄ）に示すように、例えば、１００℃の成膜温度で金属酸化物をスパッタリングし、透明導電層上に密着性改善層を形成する（密着性改善層形成工程）。スパッタリングの成膜温度が１００℃の場合は、既に述べたようにアモルファス状態の密着性改善層を得ることができる。成膜温度は１００℃に限定されないが、透明導電層よりも結晶化度の低い密着性改善層が形成される温度でなければならない。すなわち、透明導電層の成膜温度よりも低い成膜温度で成膜することが好ましい。成膜温度を１００℃以下にすれば結晶化していない透明導電層を得ることができる。成膜温度は、−２０℃〜１００℃が好ましい。なお、成膜方法は、スパッタリング法に限定されず、真空蒸着法やイオンプレーティング法等のスパッタリング法以外のＰＶＤ法、或いは、ＣＶＤ法、塗布法等であっても良い。 Next, as shown in FIG. 5D, for example, a metal oxide is sputtered at a film forming temperature of 100 ° C. to form an adhesion improving layer on the transparent conductive layer (adhesion improving layer forming step). When the film formation temperature of sputtering is 100 ° C., an amorphous adhesion improving layer can be obtained as described above. The film formation temperature is not limited to 100 ° C., but it must be a temperature at which an adhesion improving layer having a crystallinity lower than that of the transparent conductive layer is formed. That is, it is preferable to form a film at a film formation temperature lower than the film formation temperature of the transparent conductive layer. If the film formation temperature is 100 ° C. or less, a transparent conductive layer that is not crystallized can be obtained. The film forming temperature is preferably −20 ° C. to 100 ° C. Note that the film formation method is not limited to the sputtering method, and may be a PVD method other than the sputtering method such as a vacuum evaporation method or an ion plating method, a CVD method, a coating method, or the like.
次に、図５（ｅ）に示すように、密着性改善層上にスパッタリング法等によって金属または合金で構成される配線層を形成する（配線層形成工程）。
以上により、導電性基板が完成する。
＜実験＞
以下では、実験結果に基づきながら、本発明に係る密着性改善層の剥離防止効果について説明する。
Next, as shown in FIG. 5E, a wiring layer made of metal or alloy is formed on the adhesion improving layer by sputtering or the like (wiring layer forming step).
Thus, the conductive substrate is completed.
<Experiment>
Below, based on an experimental result, the peeling prevention effect of the adhesive improvement layer which concerns on this invention is demonstrated.
［評価用のサンプルの構成］
実験では、評価用のサンプルとして、実施例１〜３および比較例１〜３の６種類のサンプルを作製した。サンプル作製においては、まず、基材上にスパッタリング法により透明導電層を形成した。スパッタリングの条件として、ターゲット材料はＩＴＯ、成膜温度は１２０℃、到達圧力は６．６５×１０-4Ｐａ、パワー密度は１．８Ｗ／ｃｍ2、動作圧は６．６５×１０-2Ｐａ、酸素分圧は３．０％である。その後、１５０℃で２０分アニール処理を施し、次に透明導電層上にスパッタリング法により密着性改善層を形成した。スパッタリングの条件として、ターゲット材料はＩＴＯ、成膜温度は１００℃、到達圧力は６．６５×１０-4Ｐａ、パワー密度は０．９Ｗ／ｃｍ2、動作圧は６．６５×１０-2Ｐａ、酸素分圧は５．０％である。その後、密着性改善層上にスパッタリング法により配線層を形成した。
[Configuration of sample for evaluation]
In the experiment, six types of samples of Examples 1 to 3 and Comparative Examples 1 to 3 were prepared as samples for evaluation. In sample preparation, first, a transparent conductive layer was formed on a substrate by a sputtering method. As sputtering conditions, the target material is ITO, the film forming temperature is 120 ° C., the ultimate pressure is 6.65 × 10 −4 Pa, the power density is 1.8 W / cm 2 , and the operating pressure is 6.65 × 10 −2 Pa. The oxygen partial pressure is 3.0%. Thereafter, an annealing treatment was performed at 150 ° C. for 20 minutes, and then an adhesion improving layer was formed on the transparent conductive layer by a sputtering method. As sputtering conditions, the target material is ITO, the film forming temperature is 100 ° C., the ultimate pressure is 6.65 × 10 −4 Pa, the power density is 0.9 W / cm 2 , and the operating pressure is 6.65 × 10 −2 Pa. The oxygen partial pressure is 5.0%. Thereafter, a wiring layer was formed on the adhesion improving layer by sputtering.
図６および図７に示すように、透明導電層については、全てのサンプルの透明導電層をＩＴＯで形成した。密着性改善層については、実施例１，２では厚み１ｎｍのＩＴＯの薄膜を形成し、実施例３では厚み５ｎｍのＩＴＯの薄膜を形成し、比較例１では密着性改善層を形成せず、比較例２では厚み１〜２ｎｍのケイ素（Ｓｉ）の薄膜を形成し、比較例３では厚み１〜２ｎｍのニッケルと銅の合金（Ｎｉ−Ｃｕ）の薄膜を形成した。なお膜の厚みは、事前試験において厚み実測値とパス回数等から算出したものである。 As shown in FIGS. 6 and 7, for the transparent conductive layer, the transparent conductive layers of all the samples were formed of ITO. Regarding the adhesion improving layer, in Examples 1 and 2, a 1 nm thick ITO thin film was formed, in Example 3 a 5 nm thick ITO thin film was formed, and in Comparative Example 1 an adhesion improving layer was not formed. In Comparative Example 2, a thin film of silicon (Si) having a thickness of 1 to 2 nm was formed, and in Comparative Example 3, a thin film of nickel and copper (Ni—Cu) having a thickness of 1 to 2 nm was formed. Note that the thickness of the film is calculated from the measured thickness and the number of passes in the preliminary test.
配線層について、実施例１、３および比較例１〜３では、基材側から順に、厚み２００ｎｍの銅で構成される配線本体と、厚み２０ｎｍのニッケルと銅の合金で構成される被覆層との２層構造の配線層を形成した。実施例２では、基材側から順に、厚み２０ｎｍのニッケルと銅の合金で構成される被覆層と、厚み２００ｎｍの銅で構成される配線本体と、厚み２０ｎｍのニッケルと銅の合金で構成される被覆層との３層構造の配線層を形成した。 Regarding the wiring layer, in Examples 1 and 3 and Comparative Examples 1 to 3, in order from the base material side, a wiring body composed of copper having a thickness of 200 nm, and a coating layer composed of an alloy of nickel and copper having a thickness of 20 nm A wiring layer having a two-layer structure was formed. In Example 2, in order from the base material side, it is composed of a coating layer composed of an alloy of nickel and copper having a thickness of 20 nm, a wiring body composed of copper having a thickness of 200 nm, and an alloy of nickel and copper having a thickness of 20 nm. A wiring layer having a three-layer structure with the covering layer was formed.
［剥離防止効果の評価方法］
まず、各サンプルの配線層側の面に、粘着テープ（ニチバン株式会社製：セロテープ（登録商標）ＣＴ−２４）を貼り付け、その粘着テープを指の腹で押さえつけて配線層に密着させた。次に、粘着テープの角度をサンプルの配線層側の面に対して９０度に維持しながら粘着テープを剥がし、剥がした後に目視で確認して、配線層が剥離しているか否かを評価した。
[Method for evaluating peeling prevention effect]
First, an adhesive tape (manufactured by Nichiban Co., Ltd .: Cellotape (registered trademark) CT-24) was attached to the surface of each sample on the wiring layer side, and the adhesive tape was pressed down with the belly of a finger to adhere to the wiring layer. Next, the pressure-sensitive adhesive tape was peeled off while maintaining the angle of the pressure-sensitive adhesive tape at 90 degrees with respect to the surface on the wiring layer side of the sample. After peeling, the visual confirmation was made to evaluate whether or not the wiring layer was peeled off. .
［実験結果およびその考察］
ＩＴＯで構成される密着性改善層を形成した実施例１〜３のサンプルには、粘着テープを剥がした面に配線層の剥離が生じなかった。
一方、密着性改善層を形成していない比較例１のサンプルには、粘着テープを剥がした面に配線層の剥離が生じた。比較例１のサンプルには密着性改善層が形成されていないため、配線層は直接透明導電層上に形成されている。実施例１では、成膜温度１００℃で成膜されアニール処理もされたＩＴＯの薄膜上に配線層が形成されているのに対し、比較例１では、成膜温度１２０℃で成膜されアニール処理されていないＩＴＯの薄膜上に配線層が形成されている。これら条件の違いによって、実施例１の薄膜のＩＴＯは比較例１の薄膜のＩＴＯよりも結晶化度が低くなっており、ＩＴＯがアモルファス状態に近い実施例１のみで剥離が生じなかったと考えられる。
[Experimental results and discussion]
In the samples of Examples 1 to 3 in which the adhesion improving layer made of ITO was formed, the wiring layer did not peel on the surface from which the adhesive tape was peeled off.
On the other hand, in the sample of Comparative Example 1 in which the adhesion improving layer was not formed, the wiring layer was peeled on the surface where the adhesive tape was peeled off. Since the adhesion improving layer is not formed in the sample of Comparative Example 1, the wiring layer is directly formed on the transparent conductive layer. In Example 1, the wiring layer was formed on the ITO thin film that was formed at a film forming temperature of 100 ° C. and annealed, whereas in Comparative Example 1, the film was formed at a film forming temperature of 120 ° C. and annealed. A wiring layer is formed on an untreated ITO thin film. Due to the difference in conditions, the thin film ITO of Example 1 has a lower crystallinity than the thin film ITO of Comparative Example 1, and it is considered that no peeling occurred only in Example 1 where the ITO was in an amorphous state. .
なお、密着性改善層と透明導電層とはどちらも金属酸化物で構成されているため、密着性改善層と透明導電層との密着性も高い。
次に、比較例２，３のサンプルにも剥離が生じていた。実施例１のサンプルと比較例２，３のサンプルとの相違点は、実施例１では密着性改善層がＩＴＯで形成されているのに対して、比較例２ではＳｉで形成され、比較例３ではニッケルと銅の合金で形成されている点である。比較例２，３のサンプルに剥離が生じたことから、密着性改善層が金属酸化物で構成されていなければ高い剥離防止効果が得られないと分かる。
In addition, since both the adhesion improving layer and the transparent conductive layer are made of a metal oxide, the adhesion between the adhesion improving layer and the transparent conductive layer is high.
Next, peeling also occurred in the samples of Comparative Examples 2 and 3. The difference between the sample of Example 1 and the samples of Comparative Examples 2 and 3 is that in Example 1, the adhesion improving layer is formed of ITO, whereas in Comparative Example 2, it is formed of Si. 3 is a point formed of an alloy of nickel and copper. Since peeling occurred in the samples of Comparative Examples 2 and 3, it can be seen that a high peeling prevention effect cannot be obtained unless the adhesion improving layer is made of a metal oxide.
密着性改善層が高い剥離防止効果を得るためには、厚みが１ｎｍ以上であることが好ましい。なお、実施例１の結果から、密着性改善層の厚みが１ｎｍであれば配線層の剥離が生じないことは確認できている。より高い剥離防止効果を得るためには、２ｎｍ以上であることが好ましい。
透明度の高い導電性基板を得るためには、密着性改善層の厚みが５ｎｍ以下であることが好ましい。実施例３の結果から、密着性改善層の厚みが５ｎｍの場合も配線層の剥離が生じないことが確認でき、密着性改善層の厚みが厚くなっても密着性向上の効果が低下するとは考え難いが、厚みが５ｎｍを超えると、密着性改善層が存在する部分と存在しない部分との見え方の差が顕著になって視認性が悪くなるおそれがあるからである。なお、より高い視認性を得るためには、厚みが３ｎｍ以下であることが好ましい。
In order for the adhesion improving layer to obtain a high peeling prevention effect, the thickness is preferably 1 nm or more. In addition, it has confirmed from the result of Example 1 that peeling of a wiring layer does not arise if the thickness of an adhesive improvement layer is 1 nm. In order to obtain a higher peeling prevention effect, the thickness is preferably 2 nm or more.
In order to obtain a highly transparent conductive substrate, the thickness of the adhesion improving layer is preferably 5 nm or less. From the result of Example 3, it can be confirmed that the peeling of the wiring layer does not occur even when the thickness of the adhesion improving layer is 5 nm, and the effect of improving the adhesion is reduced even when the thickness of the adhesion improving layer is increased. Although it is difficult to think, if the thickness exceeds 5 nm, the difference in visibility between the portion where the adhesion improving layer is present and the portion where it is not present becomes conspicuous, and the visibility may deteriorate. In order to obtain higher visibility, the thickness is preferably 3 nm or less.
上述したように、実施例２の配線層は、基材側から順に、厚み２０ｎｍのニッケルと銅の合金で構成される被覆層と、厚み２００ｎｍの銅で構成される配線本体と、厚み２０ｎｍのニッケルと銅の合金で構成される被覆層との３層構造である。実施例１，２のサンプルいずれにも配線層の剥離が生じなかったことから、配線層の密着性改善層と接触する面が金属であっても合金であっても密着性改善層の剥離防止効果が有効であると分かる。なお、被覆層は、配線本体の酸化を防止するための層である。 As described above, in the wiring layer of Example 2, the coating layer composed of an alloy of nickel and copper with a thickness of 20 nm, the wiring body composed of copper with a thickness of 200 nm, and the wiring layer with a thickness of 20 nm are sequentially formed from the base material side. It is a three-layer structure with a coating layer composed of an alloy of nickel and copper. Since no peeling of the wiring layer occurred in any of the samples of Examples 1 and 2, it was possible to prevent the peeling of the adhesion improving layer regardless of whether the surface contacting the adhesion improving layer of the wiring layer was a metal or an alloy. It turns out that the effect is effective. The covering layer is a layer for preventing the wiring body from being oxidized.
＜変形例＞
以上、本発明の一態様に係る導電性基板、タッチパネル、および導電性基板の製造方法を具体的に説明してきたが、それらは、本発明に係る導電性基板、タッチパネル、および導電性基板の製造方法の構成および作用効果を分かり易く説明するための一例であって、本発明に係る導電性基板、タッチパネル、および導電性基板の製造方法は、それらの内容に限定されない。例えば、上記の材料、数値等は好ましいものを例示しているだけであり、それに限定されることはない。また、以下に説明するような変形例も考えられる。
<Modification>
As described above, the conductive substrate, the touch panel, and the method for manufacturing the conductive substrate according to one embodiment of the present invention have been specifically described, and these are the manufacture of the conductive substrate, the touch panel, and the conductive substrate according to the present invention. It is an example for demonstrating the structure of a method and an effect easily, Comprising: The manufacturing method of the electroconductive board | substrate, touchscreen, and electroconductive board | substrate which concerns on this invention is not limited to those content. For example, the above materials, numerical values, and the like are merely preferable examples and are not limited thereto. In addition, modifications as described below are also conceivable.
図８は、変形例１に係る導電性基板を示す断面模式図である。図８に示す変形例１に係る導電性基板４０は、基材４１に、アンダーコート層４２、透明導電層４３、密着性改善層４４および配線層４５がその順に積層されており、アンダーコート層４２、透明導電層４３、密着性改善層４４および配線層４５は、全てべた膜で形成されている。このように、透明導電層、密着性改善層および配線層は必ずしもパターニングされている必要はなく、各層ごとのパターニングは任意である。透明導電層４３、密着性改善層４４および配線層４５がパターニングされていない導電性基板４０は、例えば、半製品として流通し、使用用途に応じて必要な層にパターニングが施される。
FIG. 8 is a schematic cross-sectional view showing a conductive substrate according to the first modification. A
図９は、変形例２に係る導電性基板を示す断面模式図である。例えば、図９に示す変形例２に係る透明導電層５０は、基材５１、透明導電層５３、密着性改善層５４および配線層５５が、その順で積層された積層構造を有し、アンダーコート層を有していない。このように、本発明に係る導電性基板は、少なくとも、基材、透明導電層、密着性改善層および配線層の４層を備えていれば良く、アンダーコート層を有するか否かは任意である。また、アンダーコート層の代わりに別の層が含まれていても良いし、アンダーコート層に加えて別の層が含まれていても良い。別の層は、１層であっても良いし、複数層であっても良い。
FIG. 9 is a schematic cross-sectional view showing a conductive substrate according to
本発明に係る導電性基板およびタッチパネルは、携帯電話、カーナビゲーション、パーソナルコンピュータ、券売機、銀行のＡＴＭ端末等の電子機器に広く利用可能である。 The conductive substrate and touch panel according to the present invention can be widely used in electronic devices such as mobile phones, car navigation systems, personal computers, ticket vending machines, and bank ATM terminals.
１ タッチパネル
１０，２０，４０，５０ 導電性基板
１１，２１，４１，５２ 基材
１２，２２、４２ アンダーコート層
１３，２３，４３，５３ 透明導電層
１４，２４，４４，５４ 密着性改善層
１５，２５，４５，５５ 配線層
DESCRIPTION OF
Claims (9)
前記透明導電層と前記配線層との間には、金属酸化物で構成される密着性改善層が、前記透明導電層および前記配線層の両方と接触した状態で介在し、
前記密着性改善層を構成する金属酸化物の結晶化度は、前記透明導電層を構成する金属酸化物の結晶化度よりも低く、
前記密着性改善層の厚みが１ｎｍ〜５ｎｍであることを特徴する導電性基板。 The substrate is a conductive substrate in which a transparent conductive layer composed of a metal oxide and a wiring layer composed of a metal or an alloy are laminated in that order,
Between the transparent conductive layer and the wiring layer, an adhesion improving layer composed of a metal oxide is interposed in contact with both the transparent conductive layer and the wiring layer,
The crystallinity of the metal oxides constituting the adhesion improving layer is rather low than crystallinity of the metal oxides constituting the transparent conductive layer,
A conductive substrate, wherein the adhesion improving layer has a thickness of 1 nm to 5 nm .
前記透明導電層と前記配線層との間には、金属酸化物で構成される密着性改善層が、前記透明導電層および前記配線層の両方と接触した状態で介在し、
前記密着性改善層を構成する金属酸化物は、前記透明導電層を構成する金属酸化物よりもアモルファスに近い状態であり、
前記密着性改善層の厚みが１ｎｍ〜５ｎｍであることを特徴する導電性基板。 The substrate is a conductive substrate in which a transparent conductive layer composed of a metal oxide and a wiring layer composed of a metal or an alloy are laminated in that order,
Between the transparent conductive layer and the wiring layer, an adhesion improving layer composed of a metal oxide is interposed in contact with both the transparent conductive layer and the wiring layer,
The metal oxide constituting the adhesion improving layer, Ri state der closer to amorphous than the metal oxides constituting the transparent conductive layer,
A conductive substrate, wherein the adhesion improving layer has a thickness of 1 nm to 5 nm .
前記基材に、１２０℃以上の成膜温度で金属酸化物をスパッタリングし、前記透明導電層を形成する透明導電層形成工程と、
前記透明導電層上に、１００℃以下の成膜温度で金属酸化物をスパッタリングし、前記密着性改善層を形成する密着性改善層形成工程と、
前記密着性改善層上に、金属または合金で構成される配線層を形成する配線層形成工程と、
を含み、
前記密着性改善層の厚みが１ｎｍ〜５ｎｍであることを特徴とする導電性基板の製造方法。 The substrate is a method for producing a conductive substrate having a laminated structure in which a transparent conductive layer, an adhesion improving layer and a wiring layer are laminated in that order,
A transparent conductive layer forming step of sputtering a metal oxide at a film forming temperature of 120 ° C. or more to form the transparent conductive layer on the substrate;
On the transparent conductive layer, an adhesion improving layer forming step of sputtering a metal oxide at a film forming temperature of 100 ° C. or less to form the adhesion improving layer;
A wiring layer forming step of forming a wiring layer made of a metal or an alloy on the adhesion improving layer;
Only including,
The method for producing a conductive substrate, wherein the adhesion improving layer has a thickness of 1 nm to 5 nm .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012098577A JP5988671B2 (en) | 2012-04-24 | 2012-04-24 | Conductive substrate, touch panel, and method of manufacturing conductive substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012098577A JP5988671B2 (en) | 2012-04-24 | 2012-04-24 | Conductive substrate, touch panel, and method of manufacturing conductive substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013228782A JP2013228782A (en) | 2013-11-07 |
| JP5988671B2 true JP5988671B2 (en) | 2016-09-07 |
Family
ID=49676376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012098577A Active JP5988671B2 (en) | 2012-04-24 | 2012-04-24 | Conductive substrate, touch panel, and method of manufacturing conductive substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5988671B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015083336A1 (en) * | 2013-12-03 | 2015-06-11 | パナソニックＩｐマネジメント株式会社 | Touch panel |
| JP6370695B2 (en) * | 2014-11-26 | 2018-08-08 | アルプス電気株式会社 | Input panel and input panel manufacturing method |
| CN107109639B (en) | 2015-03-24 | 2019-09-10 | 株式会社钟化 | The manufacturing method of substrate with transparent electrode and the substrate with transparent electrode |
| WO2016171097A1 (en) * | 2015-04-24 | 2016-10-27 | 株式会社アルバック | Transparent conductive substrate, method for producing same, and apparatus for producing transparent conductive substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680565B2 (en) * | 1992-04-22 | 1994-10-12 | 旭硝子株式会社 | Substrate with conductor |
| JPH09201900A (en) * | 1995-11-24 | 1997-08-05 | Mitsui Toatsu Chem Inc | Laminate |
| JP2003162923A (en) * | 2001-11-27 | 2003-06-06 | Matsushita Electric Works Ltd | Transparent conductive substrate and light-emitting element |
| WO2006126604A1 (en) * | 2005-05-26 | 2006-11-30 | Gunze Limited | Transparent planar body and transparent touch switch |
| JP5709311B2 (en) * | 2010-06-25 | 2015-04-30 | グンゼ株式会社 | Transparent sheet and transparent touch panel |
| JP2012053594A (en) * | 2010-08-31 | 2012-03-15 | Sekisui Nano Coat Technology Co Ltd | Transparent conductive film for touch panel |
| JP5861641B2 (en) * | 2010-09-29 | 2016-02-16 | 大日本印刷株式会社 | Touch panel sensor film and manufacturing method thereof |
-
2012
- 2012-04-24 JP JP2012098577A patent/JP5988671B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013228782A (en) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9674946B2 (en) | Conductive laminate, transparent conductive laminate with patterned wiring, and optical device | |
| JP5918614B2 (en) | Conductive substrate, touch panel, and method of manufacturing conductive substrate | |
| CN107705883B (en) | Transparent electrode, touch sensor comprising same and image display device | |
| TWI489343B (en) | Input device | |
| CN105164620B (en) | Transparent electrode pattern layered product and the touch screen panel for having the layered product | |
| KR20180059035A (en) | Touch sensor integrated with oled and oled display device comprising the same | |
| US9489914B2 (en) | Transparent electrode laminate and touch screen panel including the same | |
| JP5988671B2 (en) | Conductive substrate, touch panel, and method of manufacturing conductive substrate | |
| KR20130092438A (en) | Input device | |
| JP2015069440A (en) | Touch panel sensor and touch panel module | |
| JP2012053594A (en) | Transparent conductive film for touch panel | |
| US10104770B2 (en) | Touch panel, preparing method thereof, and Ag—Pd—Nd alloy for touch panel | |
| KR101548824B1 (en) | Touch panel | |
| KR102077548B1 (en) | Transparent electrode pattern structure and touch screen panel having the same | |
| CN105468184B (en) | Transparent electrode laminate and touch screen panel including the same | |
| CN107003773B (en) | Touch screen panel and image display apparatus having the same | |
| JP2014194720A (en) | Touch panel sensor, touch panel module and method for manufacturing touch panel sensor | |
| JP6446209B2 (en) | Transparent electrode pattern laminate and touch screen panel provided with the same | |
| KR20150059194A (en) | Touch paner and manufacturing method thereof | |
| KR101799266B1 (en) | Touch sensor integrated with oled and oled display device comprising the same | |
| JP2016224635A (en) | Touch panel sensor and touch panel module | |
| TWI623873B (en) | Transparent electrode laminate and touch screen panel including the same | |
| KR102303064B1 (en) | Touch window | |
| KR102175779B1 (en) | Electrode member and touch winow having the same | |
| JPWO2014188683A1 (en) | Electrode substrate for touch panel, touch panel including the same, and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140606 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160809 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5988671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |