JP5987275B2 - Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus - Google Patents

Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus Download PDF

Info

Publication number
JP5987275B2
JP5987275B2 JP2011162228A JP2011162228A JP5987275B2 JP 5987275 B2 JP5987275 B2 JP 5987275B2 JP 2011162228 A JP2011162228 A JP 2011162228A JP 2011162228 A JP2011162228 A JP 2011162228A JP 5987275 B2 JP5987275 B2 JP 5987275B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating layer
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011162228A
Other languages
Japanese (ja)
Other versions
JP2013026565A5 (en
JP2013026565A (en
Inventor
健太郎 秋山
健太郎 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011162228A priority Critical patent/JP5987275B2/en
Priority to CN201210241867.7A priority patent/CN103022062B/en
Priority to US13/547,698 priority patent/US9153490B2/en
Priority to CN201610797377.3A priority patent/CN106449676A/en
Publication of JP2013026565A publication Critical patent/JP2013026565A/en
Publication of JP2013026565A5 publication Critical patent/JP2013026565A5/ja
Priority to US14/841,958 priority patent/US9627429B2/en
Priority to US15/087,918 priority patent/US9525004B2/en
Application granted granted Critical
Publication of JP5987275B2 publication Critical patent/JP5987275B2/en
Priority to US15/370,818 priority patent/US10249674B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本技術は、固体撮像装置、固体撮像装置の製造方法、および電子機器に関し、特には半導体基板の受光面とは逆の表面側に駆動回路が設けられた固体撮像装置と、この固体撮像装置の製造方法と、この固体撮像装置を用いた電子機器に関する。   The present technology relates to a solid-state imaging device, a manufacturing method of the solid-state imaging device, and an electronic device, and in particular, a solid-state imaging device in which a drive circuit is provided on the surface side opposite to a light-receiving surface of a semiconductor substrate, and the solid-state imaging device The present invention relates to a manufacturing method and an electronic apparatus using the solid-state imaging device.

固体撮像装置においては、入射光に対する光電変換効率や感度の向上を図ることを目的とし、半導体基板の表面側に駆動回路を形成し裏面側を受光面とする、いわゆる裏面照射型の構造が提案されている。またさらに、光電変換部が形成された半導体基板とは別に、駆動回路を形成した回路基板を用意し、半導体基板における受光面と反対側の面に、回路基板を貼り合わせた３次元構造も提案されている。   For solid-state imaging devices, a so-called back-illuminated structure is proposed in which a drive circuit is formed on the front side of the semiconductor substrate and the back side is the light-receiving surface for the purpose of improving photoelectric conversion efficiency and sensitivity to incident light. Has been. In addition to the semiconductor substrate on which the photoelectric conversion unit is formed, a circuit substrate on which a drive circuit is formed is prepared, and a three-dimensional structure in which the circuit substrate is bonded to the surface opposite to the light receiving surface of the semiconductor substrate is also proposed. Has been.

以上のような裏面照射型の固体撮像装置における受光面側の構成は、次のようである。光電変換部が形成された半導体基板の受光面側には、絶縁膜を介して遮光膜が設けられている。この遮光膜は、光電変換部に対応する複数の受光開口を有し、光電変換部が配列された画素領域に配置されている。また遮光膜を覆う絶縁膜上には、配線および電極パッドが設けられている。これらの配線および電極パッドは、画素領域の外側の周辺領域に配置され、半導体基板の表面側に形成された駆動回路に接続されている。さらに受光面側において配線および電極パッドを覆う絶縁膜上には、各光電変換部に対応してカラーフィルタおよびオンチップレンズが設けられている（以上、下記特許文献１参照）。   The structure on the light receiving surface side in the back-illuminated solid-state imaging device as described above is as follows. A light-shielding film is provided on the light-receiving surface side of the semiconductor substrate on which the photoelectric conversion unit is formed via an insulating film. The light shielding film has a plurality of light receiving openings corresponding to the photoelectric conversion units, and is disposed in a pixel region in which the photoelectric conversion units are arranged. A wiring and an electrode pad are provided on the insulating film covering the light shielding film. These wirings and electrode pads are arranged in a peripheral region outside the pixel region, and are connected to a drive circuit formed on the surface side of the semiconductor substrate. Further, a color filter and an on-chip lens are provided corresponding to each photoelectric conversion portion on the insulating film covering the wiring and the electrode pad on the light receiving surface side (see Patent Document 1 below).

特開２０１０−２４５５０６号公報(例えば図３および関連記載部参照）JP 2010-245506 A (see, for example, FIG. 3 and related descriptions)

しかしながらこのような構成の裏面照射型の固体撮像装置においては、受光面の上方に複数層の絶縁膜が設けられ、これらの絶縁膜を介してカラーフィルタやオンチップレンズが配置される。したがって、半導体基板の受光面からオンチップレンズまでの距離が大きく、光電変換部においての受光特性を劣化させる要因となる。   However, in the back-illuminated solid-state imaging device having such a configuration, a plurality of insulating films are provided above the light receiving surface, and a color filter and an on-chip lens are arranged through these insulating films. Therefore, the distance from the light receiving surface of the semiconductor substrate to the on-chip lens is large, which becomes a factor of deteriorating the light receiving characteristics in the photoelectric conversion unit.

そこで本技術は、画素領域の外側の周辺領域に配線を設けた裏面照射型の固体撮像装置において、画素領域における絶縁膜の薄膜化を図ることにより光電変換部での受光特性の向上を図ることが可能な裏面照射型の固体撮像装置を提供することを目的とする。また本技術は、このような構成の固体撮像装置の製造方法およびこの固体撮像装置を用いた電子機器を提供することを目的とする。   Therefore, in the present technology, in a backside illumination type solid-state imaging device in which wiring is provided in a peripheral region outside the pixel region, the light receiving characteristic in the photoelectric conversion unit is improved by thinning the insulating film in the pixel region. An object of the present invention is to provide a back-illuminated solid-state imaging device capable of performing the above. Another object of the present technology is to provide a method for manufacturing a solid-state imaging device having such a configuration and an electronic apparatus using the solid-state imaging device.

このような目的を達成するための本技術の固体撮像装置は、光電変換部が配列形成された画素領域を有するセンサ基板と、このセンサ基板において光電変換部に対する受光面とは逆の表面側に設けられた駆動回路とを備えている。さらにセンサ基板における受光面上には、画素領域の膜厚が画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層が設けられている。またセンサ基板の受光面側における周辺領域には配線が設けられており、絶縁層上おいて光電変換部に対応した各位置にオンチップレンズが設けられている。   In order to achieve such an object, a solid-state imaging device according to an embodiment of the present technology includes a sensor substrate having a pixel region in which photoelectric conversion units are arrayed, and a surface of the sensor substrate opposite to a light receiving surface for the photoelectric conversion unit. And a provided drive circuit. Furthermore, an insulating layer having a step structure in which the film thickness of the pixel region is thinner than the film thickness of the peripheral region provided outside the pixel region is provided on the light receiving surface of the sensor substrate. In addition, wiring is provided in the peripheral region on the light receiving surface side of the sensor substrate, and on-chip lenses are provided at positions corresponding to the photoelectric conversion portions on the insulating layer.

このような構成の固体撮像装置は、光電変換部を設けたセンサ基板において、駆動回路が形成された表面側と反対側の面を受光面とした裏面照射型であり、受光面上には画素領域で膜厚が薄い段差構造の絶縁層が設けられている。これにより、周辺領域においては配線の構成に影響を与えることなく絶縁層の膜厚を確保しつつ、画素領域における絶縁層部分のみを薄膜化してオンチップレンズと受光面との距離を小さくすることができる。   The solid-state imaging device having such a configuration is a back-illuminated type in which a light receiving surface is a surface opposite to a front surface on which a driving circuit is formed in a sensor substrate provided with a photoelectric conversion unit. An insulating layer having a step structure with a small thickness in the region is provided. This reduces the distance between the on-chip lens and the light receiving surface by thinning only the insulating layer portion in the pixel area while ensuring the thickness of the insulating layer without affecting the wiring configuration in the peripheral area. Can do.

また本技術はこのような固体撮像装置の製造方法でもあり、次の手順が行われる。先ず、センサ基板に設定された画素領域に光電変換部を配列形成する。またセンサ基板において光電変換部に対する受光面とは逆の表面側に駆動回路を形成する。さらに、センサ基板における受光面上に絶縁層を成膜すると共に、この受光面側において、画素領域の外側に設けられた周辺領域に配線を形成する。以上の後、絶縁層において画素領域に対応する部分を周辺領域に対して選択的に薄膜化することにより、当該絶縁層に段差構造を形成する。その後、段差構造が形成された絶縁層上において光電変換部に対応する各位置にオンチップレンズを形成する。   The present technology is also a method for manufacturing such a solid-state imaging device, and the following procedure is performed. First, photoelectric conversion units are arrayed in the pixel region set on the sensor substrate. Further, a drive circuit is formed on the surface of the sensor substrate opposite to the light receiving surface for the photoelectric conversion unit. Further, an insulating layer is formed on the light receiving surface of the sensor substrate, and wiring is formed on the light receiving surface side in a peripheral region provided outside the pixel region. After the above, a step structure is formed in the insulating layer by selectively thinning a portion corresponding to the pixel region in the insulating layer with respect to the peripheral region. Thereafter, an on-chip lens is formed at each position corresponding to the photoelectric conversion portion on the insulating layer on which the step structure is formed.

また本技術は、上述した固体撮像装置を備えた電子機器でもあり、光電変換部に入射光を導く光学系をさらに備えている。   The present technology is also an electronic device including the above-described solid-state imaging device, and further includes an optical system that guides incident light to the photoelectric conversion unit.

以上のような本技術によれば、画素領域の外側の周辺領域に配線を設けた裏面照射型の固体撮像装置において、画素領域の絶縁層部分を選択的に薄膜化することによりオンチップレンズと受光面との距離を小さくできる。この結果、光電変換部においての受光特性の向上を図ることが可能になる。   According to the present technology as described above, in the back-illuminated solid-state imaging device in which wiring is provided in the peripheral region outside the pixel region, the on-chip lens is formed by selectively thinning the insulating layer portion of the pixel region. The distance from the light receiving surface can be reduced. As a result, it is possible to improve the light receiving characteristics in the photoelectric conversion unit.

本技術が適用される固体撮像装置の一例を示す概略構成図である。It is a schematic structure figure showing an example of a solid imaging device to which this art is applied. 第１実施形態の固体撮像装置の構成を示す要部断面図である。It is principal part sectional drawing which shows the structure of the solid-state imaging device of 1st Embodiment. 第１実施形態の固体撮像装置の製造手順を示す断面工程図（その１）である。FIG. 6 is a cross-sectional process diagram (part 1) illustrating the manufacturing procedure of the solid-state imaging device according to the first embodiment; 第１実施形態の固体撮像装置の製造手順を示す断面工程図（その２）である。FIG. 6 is a cross-sectional process diagram (part 2) illustrating the manufacturing procedure of the solid-state imaging device according to the first embodiment; 第１実施形態の固体撮像装置の製造手順を示す断面工程図（その３）である。FIG. 6 is a sectional process diagram (part 3) illustrating the manufacturing procedure of the solid-state imaging device according to the first embodiment; 第１実施形態の固体撮像装置の製造手順を示す断面工程図（その４）である。FIG. 6 is a cross-sectional process diagram (part 4) illustrating the manufacturing procedure of the solid-state imaging device according to the first embodiment; 第２実施形態の固体撮像装置の構成を示す要部断面図である。It is principal part sectional drawing which shows the structure of the solid-state imaging device of 2nd Embodiment. 第２実施形態の固体撮像装置の製造手順を示す断面工程図（その１）である。It is sectional process drawing (the 1) which shows the manufacture procedure of the solid-state imaging device of 2nd Embodiment. 第２実施形態の固体撮像装置の製造手順を示す断面工程図（その２）である。It is sectional process drawing (the 2) which shows the manufacture procedure of the solid-state imaging device of 2nd Embodiment. 第２実施形態の固体撮像装置の製造手順を示す断面工程図（その３）である。It is sectional process drawing (the 3) which shows the manufacture procedure of the solid-state imaging device of 2nd Embodiment. 第３実施形態の固体撮像装置の構成を示す要部断面図である。It is principal part sectional drawing which shows the structure of the solid-state imaging device of 3rd Embodiment. 第３実施形態の固体撮像装置の製造手順を示す断面工程図（その１）である。It is sectional process drawing (the 1) which shows the manufacture procedure of the solid-state imaging device of 3rd Embodiment. 第３実施形態の固体撮像装置の製造手順を示す断面工程図（その２）である。It is sectional process drawing (the 2) which shows the manufacture procedure of the solid-state imaging device of 3rd Embodiment. 第４実施形態の固体撮像装置の構成を示す要部断面図である。It is principal part sectional drawing which shows the structure of the solid-state imaging device of 4th Embodiment. 第４実施形態の固体撮像装置の製造手順を示す断面工程図（その１）である。It is sectional process drawing (the 1) which shows the manufacture procedure of the solid-state imaging device of 4th Embodiment. 第４実施形態の固体撮像装置の製造手順を示す断面工程図（その２）である。It is sectional process drawing (the 2) which shows the manufacture procedure of the solid-state imaging device of 4th Embodiment. 第５実施形態の固体撮像装置の構成を示す要部断面図である。It is principal part sectional drawing which shows the structure of the solid-state imaging device of 5th Embodiment. 本技術を適用して得られた固体撮像装置を用いた電子機器の構成図である。It is a block diagram of the electronic device using the solid-state imaging device obtained by applying this technique.

以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．実施形態の固体撮像装置の概略構成例
２．第１実施形態（段差構造の絶縁層を設けた例）
３．第２実施形態（絶縁パターンを絶縁膜で覆った段差構造の絶縁層を設けた例）
４．第３実施形態（段差構造の絶縁層とセンサ基板を掘り込んだ埋込配線を設けた例）
５．第４実施形態（段差構造の絶縁層と積層配線を設けた例）
６．第５実施形態（センサ基板内の配線の接続にシェアコンを設けた例）
７．電子機器（固体撮像装置を用いた電子機器の例）
尚、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present technology will be described in the following order based on the drawings.
1. 1. Schematic configuration example of solid-state imaging device according to embodiment First embodiment (example in which an insulating layer having a step structure is provided)
3. Second Embodiment (Example in which an insulating layer having a step structure in which an insulating pattern is covered with an insulating film is provided)
4). Third Embodiment (Example in which an embedded wiring in which a step structure insulating layer and a sensor substrate are dug is provided)
5. Fourth embodiment (example in which an insulating layer having a step structure and a laminated wiring are provided)
6). Fifth embodiment (example in which a share capacitor is provided for connection of wiring in the sensor substrate)
7). Electronic devices (examples of electronic devices using solid-state imaging devices)
In addition, in each embodiment, the same code | symbol is attached | subjected to a common component, and the overlapping description is abbreviate | omitted.

≪１．実施形態の固体撮像装置の概略構成例≫
図１に、本技術が適用される裏面照射型の固体撮像装置の一例として、三次元構造の固体撮像装置の概略構成を示す。この図に示す固体撮像装置１は、光電変換部が配列形成されたセンサ基板２と、このセンサ基板２に対して積層させた状態で貼り合わされた回路基板９とを備えている。 << 1. Schematic configuration example of solid-state imaging device of embodiment >>
FIG. 1 shows a schematic configuration of a solid-state imaging device having a three-dimensional structure as an example of a back-illuminated solid-state imaging device to which the present technology is applied. The solid-state imaging device 1 shown in this figure includes a sensor substrate 2 on which photoelectric conversion units are arranged and a circuit substrate 9 that is bonded to the sensor substrate 2 in a stacked state.

センサ基板２は、一方の面を受光面Ａとし、光電変換部を含む複数の画素３が受光面Ａに対して２次元的に配列された画素領域４を備えている。画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。   The sensor substrate 2 includes a pixel region 4 in which one surface is a light receiving surface A and a plurality of pixels 3 including a photoelectric conversion unit are two-dimensionally arranged with respect to the light receiving surface A. In the pixel region 4, a plurality of pixel drive lines 5 are wired in the row direction, and a plurality of vertical signal lines 6 are wired in the column direction. One pixel 3 has one pixel drive line 5 and one line. It is arranged in a state of being connected to the vertical signal line 6. Each of these pixels 3 is provided with a photoelectric conversion unit, a charge storage unit, and a pixel circuit composed of a plurality of transistors (so-called MOS transistors) and a capacitor element. A part of the pixel circuit is provided on the surface side opposite to the light receiving surface A. A part of the pixel circuit may be shared by a plurality of pixels.

またセンサ基板２は、画素領域４の外側に周辺領域７を備えている。この周辺領域７には、電極パッドを含む配線８が設けられている。この配線８は、必要に応じてセンサ基板２に設けられた画素駆動線５、垂直信号線６、および画素回路、さらには回路基板９に設けられた駆動回路に接続されている。   The sensor substrate 2 includes a peripheral region 7 outside the pixel region 4. In the peripheral region 7, a wiring 8 including an electrode pad is provided. The wiring 8 is connected to the pixel drive line 5 and the vertical signal line 6 provided on the sensor substrate 2 and the pixel circuit and the drive circuit provided on the circuit board 9 as necessary.

回路基板９は、センサ基板２側に向かう一面側に、センサ基板２に設けられた各画素３を駆動するための垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２、およびシステム制御回路１３などの駆動回路を備えている。これらの駆動回路は、センサ基板２側の配線８に接続されている。尚、センサ基板２の表面側に設けられた画素回路も、駆動回路の一部である。   The circuit board 9 has a vertical drive circuit 10, a column signal processing circuit 11, a horizontal drive circuit 12, and a system control circuit for driving each pixel 3 provided on the sensor board 2 on one side facing the sensor board 2 side. 13 and the like are provided. These drive circuits are connected to the wiring 8 on the sensor substrate 2 side. The pixel circuit provided on the surface side of the sensor substrate 2 is also a part of the drive circuit.

≪２．第１実施形態≫
＜固体撮像装置の構成＞
（段差構造の絶縁層と埋込配線を設けた例）
図２は、第１実施形態の固体撮像装置１-1の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像装置１-1の構成を説明する。 ≪2. First Embodiment >>
<Configuration of solid-state imaging device>
(Example of providing an insulating layer with a step structure and embedded wiring)
FIG. 2 is a principal cross-sectional view showing the configuration of the solid-state imaging device 1-1 of the first embodiment, and is a cross-sectional view near the boundary between the pixel region 4 and the peripheral region 7 in FIG. Hereinafter, the configuration of the solid-state imaging device 1-1 of the first embodiment will be described based on the cross-sectional view of the main part.

図２に示す第１実施形態の固体撮像装置１-1は、上述したようにセンサ基板２と回路基板９とを積層させた状態で貼り合わせた３次元構造の固体撮像装置である。センサ基板２の表面側、すなわち回路基板９側に向かう面上には、配線層２ａと、配線層２ａを覆う保護膜２ｂとが設けられている。一方、回路基板９の表面側、すなわちセンサ基板２側に向かう面上には、配線層９ａと、配線層９ａを覆う保護膜９ｂとが設けられている。また回路基板９の裏面側には、保護膜９ｃが設けられている。これらのセンサ基板２と回路基板９とは、保護膜２ｂと保護膜９ｂとの間で貼り合わせられている。   The solid-state imaging device 1-1 according to the first embodiment shown in FIG. 2 is a solid-state imaging device having a three-dimensional structure in which the sensor substrate 2 and the circuit board 9 are bonded together as described above. A wiring layer 2a and a protective film 2b covering the wiring layer 2a are provided on the surface side of the sensor substrate 2, that is, the surface facing the circuit board 9 side. On the other hand, a wiring layer 9a and a protective film 9b covering the wiring layer 9a are provided on the surface side of the circuit board 9, that is, the surface facing the sensor board 2 side. A protective film 9 c is provided on the back side of the circuit board 9. The sensor substrate 2 and the circuit board 9 are bonded together between the protective film 2b and the protective film 9b.

またセンサ基板２における回路基板９と反対側の面、すなわち受光面Ａ上には、段差構造を有する絶縁層１４と、配線８と、遮光膜１６とが設けられ、さらに遮光膜１６上には、透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９がこの順に積層されている。本第１実施形態においては、特に、絶縁層１４が段差構造を有しており、この段差構造の下部にオンチップレンズ１９が配置されているところが特徴的である。   Further, on the surface of the sensor substrate 2 opposite to the circuit board 9, that is, on the light receiving surface A, an insulating layer 14 having a step structure, a wiring 8, and a light shielding film 16 are provided. The transparent protective film 17, the color filter 18, and the on-chip lens 19 are laminated in this order. The first embodiment is particularly characterized in that the insulating layer 14 has a step structure, and the on-chip lens 19 is disposed below the step structure.

次に、センサ基板２側の各層、および回路基板９側の各層の構成、段差構造を有する絶縁層１４、配線８、遮光膜１６、透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９の構成をこの順に説明する。   Next, the configuration of each layer on the sensor substrate 2 side and each layer on the circuit substrate 9 side, the insulating layer 14 having a step structure, the wiring 8, the light shielding film 16, the transparent protective film 17, the color filter 18, and the on-chip lens 19 The configuration will be described in this order.

［センサ基板２］
センサ基板２は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。このセンサ基板２における画素領域４には、受光面Ａに沿って複数の光電変換部２０が配列形成されている。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層との積層構造で構成されている。尚、光電変換部２０は画素毎に設けられており、図面においては１画素分の断面を図示している。 [Sensor board 2]
The sensor substrate 2 is obtained by thinning a semiconductor substrate made of, for example, single crystal silicon. A plurality of photoelectric conversion units 20 are arrayed along the light receiving surface A in the pixel region 4 of the sensor substrate 2. Each photoelectric conversion unit 20 has a stacked structure of, for example, an n-type diffusion layer and a p-type diffusion layer. The photoelectric conversion unit 20 is provided for each pixel, and a cross section for one pixel is shown in the drawing.

またセンサ基板２において受光面Ａとは逆の表面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤ、トランジスタＴｒのソース／ドレイン２１、さらにはここでの図示を省略した他の不純物層、および素子分離２２などが設けられている。   Further, on the surface side opposite to the light receiving surface A in the sensor substrate 2, a floating diffusion FD composed of an n + -type impurity layer, the source / drain 21 of the transistor Tr, and other impurity layers not shown here, An element isolation 22 and the like are provided.

さらにセンサ基板２において、画素領域４の外側の周辺領域７には、センサ基板２を貫通する貫通ビア２３が設けられている。この貫通ビア２３は、センサ基板２を貫通して形成された接続孔内に、分離絶縁膜２４を介して埋め込まれた導電性材料によって構成されている。   Further, in the sensor substrate 2, a through via 23 penetrating the sensor substrate 2 is provided in the peripheral region 7 outside the pixel region 4. The through via 23 is made of a conductive material embedded in a connection hole formed through the sensor substrate 2 via an isolation insulating film 24.

[配線層２ａ（センサ基板２側）］
センサ基板２の表面上に設けられた配線層２ａは、センサ基板２との界面側に、ここでの図示を省略したゲート絶縁膜を介して転送ゲートＴＧおよびトランジスタＴｒのゲート電極２５、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２５は、層間絶縁膜２６で覆われており、この層間絶縁膜２６に設けられた溝パターン内には、例えば銅（Ｃｕ）を用いた埋込配線２７が多層配線として設けられている。これらの埋込配線２７は、ビアによって相互に接続され、また一部がソース／ドレイン２１、転送ゲートＴＧ、さらにはゲート電極２５に接続された構成となっている。また、埋込配線２７には、センサ基板２に設けられた貫通ビア２３も接続され、トランジスタＴｒおよび埋込配線２７等によって画素回路が構成されている。 [Wiring layer 2a (sensor substrate 2 side)]
The wiring layer 2a provided on the surface of the sensor substrate 2 is disposed on the interface side with the sensor substrate 2 via a gate insulating film (not shown), the transfer gate TG, the gate electrode 25 of the transistor Tr, and further It has other electrodes which are not shown here. The transfer gate TG and the gate electrode 25 are covered with an interlayer insulating film 26, and a buried wiring 27 using, for example, copper (Cu) is formed in a groove pattern provided in the interlayer insulating film 26. It is provided as a multilayer wiring. These embedded wirings 27 are connected to each other by vias, and a part thereof is connected to the source / drain 21, the transfer gate TG, and further to the gate electrode 25. Further, the through wiring 23 provided in the sensor substrate 2 is also connected to the embedded wiring 27, and a pixel circuit is configured by the transistor Tr and the embedded wiring 27.

以上のような埋込配線２７が形成された層間絶縁膜２６上に、絶縁性の保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。   An insulating protective film 2b is provided on the interlayer insulating film 26 on which the embedded wiring 27 as described above is formed, and the sensor substrate 2 is bonded to the circuit board 9 on the surface of the protective film 2b.

［回路基板９］
回路基板９は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この回路基板９において、センサ基板２側に向かう表面層には、トランジスタＴｒのソース／ドレイン３１、さらにはここでの図示を省略した不純物層、および素子分離３２などが設けられている。 [Circuit board 9]
The circuit board 9 is obtained by thinning a semiconductor substrate made of, for example, single crystal silicon. In the circuit board 9, a source / drain 31 of the transistor Tr, an impurity layer not shown here, an element isolation 32, and the like are provided on the surface layer toward the sensor substrate 2.

さらに回路基板９には、これを貫通する貫通ビア３３が設けられている。この貫通ビア３３は、回路基板９を貫通して形成された接続孔内に、分離絶縁膜３４を介して埋め込まれた導電性材料によって構成されている。   Further, the circuit board 9 is provided with a through via 33 penetrating therethrough. The through via 33 is made of a conductive material embedded in a connection hole formed through the circuit board 9 via an isolation insulating film 34.

[配線層９ａ（回路基板９側）］
回路基板９の表面上に設けられた配線層９ａは、回路基板９との界面側に、ここでの図示を省略したゲート絶縁膜を介して設けられたゲート電極３５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極３５および他の電極は、層間絶縁膜３６で覆われており、この層間絶縁膜３６に設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線３７が多層配線として設けられている。これらの埋込配線３７は、ビアによって相互に接続され、また一部がソース／ドレイン３１やゲート電極３５に接続された構成となっている。また、埋込配線３７には、回路基板９に設けられた貫通ビア３３も接続され、トランジスタＴｒおよび埋込配線３７等によって駆動回路が構成されている。 [Wiring layer 9a (circuit board 9 side)]
The wiring layer 9a provided on the surface of the circuit board 9 is provided on the interface side with the circuit board 9 through a gate insulating film not shown here, and further shown here. The other electrode is omitted. These gate electrodes 35 and other electrodes are covered with an interlayer insulating film 36, and a buried wiring 37 using, for example, copper (Cu) is formed in a multilayer pattern in a groove pattern provided in the interlayer insulating film 36. It is provided as. These embedded wirings 37 are connected to each other by vias and partly connected to the source / drain 31 and the gate electrode 35. Further, the through wiring 33 provided in the circuit board 9 is also connected to the embedded wiring 37, and a drive circuit is configured by the transistor Tr and the embedded wiring 37.

以上のような埋込配線３７が形成された層間絶縁膜３６上に、絶縁性の保護膜９ｂが設けられ、この保護膜９ｂ表面において回路基板９がセンサ基板２に貼り合わせられている。また、回路基板９において、配線層９ａが設けられた表面側とは逆の裏面側には、回路基板９を覆う保護膜９ｃが設けられ、この保護膜９ｃには貫通ビア３３を露出させるパッド開口３３ａが設けられている。   An insulating protective film 9b is provided on the interlayer insulating film 36 on which the embedded wiring 37 as described above is formed, and the circuit board 9 is bonded to the sensor substrate 2 on the surface of the protective film 9b. Further, in the circuit board 9, a protective film 9c that covers the circuit board 9 is provided on the back surface side opposite to the front surface side on which the wiring layer 9a is provided, and a pad that exposes the through via 33 is provided on the protective film 9c. An opening 33a is provided.

［絶縁層１４］
絶縁層１４は、センサ基板２の受光面Ａ上に設けられている。この絶縁層１４は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造を有しているところが特徴的である。このような絶縁層１４は、例えば異なる絶縁材料を用いた積層膜として構成され、ここでは一例として受光面Ａ側から順に反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、溝形成膜１４-4、キャップ膜１４-5の５層構造である。 [Insulating layer 14]
The insulating layer 14 is provided on the light receiving surface A of the sensor substrate 2. This insulating layer 14 is characterized in that it has a step structure in which the pixel region 4 is thinner than the peripheral region 7. Such an insulating layer 14 is configured as a laminated film using different insulating materials, for example. Here, as an example, an antireflection film 14-1, an interface state suppression film 14-2, an etching stop film are sequentially formed from the light receiving surface A side. 14-3, a groove formation film 14-4, and a cap film 14-5.

反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。エッチングストップ膜１４-3は、上層の溝形成膜１４-4を構成する材料に対してエッチング選択比が低く抑えられる材料が用いられ、例えば窒化シリコン（ＳｉＮ）を用いて構成される。溝形成膜１４-4は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。キャップ膜１４-5は、例えば窒化シリコン（ＳｉＮ）を用いて構成される。 The antireflection film 14-1 is configured using an insulating material having a higher refractive index than silicon oxide, such as hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), or silicon nitride. The interface state suppression film 14-2 is configured using, for example, silicon oxide (SiO 2 ). The etching stop film 14-3 is made of a material having a low etching selectivity with respect to the material constituting the upper groove forming film 14-4, and is made of, for example, silicon nitride (SiN). The groove forming film 14-4 is configured by using, for example, silicon oxide (SiO 2 ). The cap film 14-5 is configured using, for example, silicon nitride (SiN).

以上のような５層構造の絶縁層１４は、画素領域４においては、上層部分のキャップ膜１４-5、溝形成膜１４-4、およびエッチングストップ膜１４-3が除去され、反射防止膜１４-1と界面準位抑制膜１４-2との２層構造に薄型化されている。一方、周辺領域７の厚膜部分では、上層から２番目の溝形成膜１４-4に、次に説明する配線８を内設する配線溝が形成されている。   In the insulating layer 14 having the five-layer structure as described above, the upper cap film 14-5, the groove forming film 14-4, and the etching stop film 14-3 are removed in the pixel region 4, and the antireflection film 14 is removed. -1 and the interface state suppression film 14-2 are thinned. On the other hand, in the thick film portion of the peripheral region 7, a wiring groove is formed in the second groove forming film 14-4 from the upper layer so as to provide a wiring 8 to be described next.

［配線８］
配線８は、受光面Ａ側における周辺領域７において、絶縁層１４に埋め込まれた埋込配線として設けられている。この配線８は、絶縁層１４を構成する溝形成膜１４-4に形成された配線溝内に埋め込まれ、その下層のエッチングストップ膜１４-3、界面準位抑制膜１４-2、および反射防止膜１４-1を貫通して設けられた貫通ビア２３に接続されている。 [Wiring 8]
The wiring 8 is provided as an embedded wiring embedded in the insulating layer 14 in the peripheral region 7 on the light receiving surface A side. The wiring 8 is embedded in a wiring groove formed in the groove forming film 14-4 constituting the insulating layer 14, and an etching stop film 14-3, an interface state suppressing film 14-2, and an antireflection layer thereunder are formed thereunder. The through via 23 provided through the film 14-1 is connected.

このような配線８および貫通ビア２３は、溝形成膜１４-4に形成された配線溝とその下層の接続孔の内壁を連続的に覆う分離絶縁膜２４を介して、これらの配線溝及び接続孔に銅（Ｃｕ）を埋め込んで一体に構成されている。この分離絶縁膜２４は、例えば窒化シリコンのような銅（Ｃｕ）の拡散防止機能を有する材料を用いて構成される。尚、配線８の上部は、絶縁層１４の最上層を構成するキャップ膜１４-5で覆われた状態となっている。   The wiring 8 and the through via 23 are connected to the wiring groove and the connection via the isolation insulating film 24 that continuously covers the wiring groove formed in the groove forming film 14-4 and the inner wall of the connection hole in the lower layer. The hole is integrally formed by embedding copper (Cu). The isolation insulating film 24 is configured by using a material having a copper (Cu) diffusion prevention function such as silicon nitride. The upper portion of the wiring 8 is covered with a cap film 14-5 that constitutes the uppermost layer of the insulating layer 14.

［遮光膜１６］
遮光膜１６は、受光面Ａ側における画素領域４において、絶縁層１４の段差下部、つまり、絶縁層１４において積層構造の下層部分を構成する界面準位抑制膜１４-2の上部に設けられている。このような遮光膜１６は、各光電変換部２０に対応する複数の受光開口１６ａを備えている。 [Light shielding film 16]
In the pixel region 4 on the light receiving surface A side, the light shielding film 16 is provided below the step of the insulating layer 14, that is, above the interface state suppressing film 14-2 constituting the lower layer portion of the laminated structure in the insulating layer 14. Yes. Such a light shielding film 16 includes a plurality of light receiving openings 16 a corresponding to the respective photoelectric conversion units 20.

このような遮光膜１６は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、絶縁層１４に設けた開口においてセンサ基板２に対して接地された状態で設けられている。   Such a light shielding film 16 is made of a conductive material having excellent light shielding properties such as aluminum (Al) or tungsten (W), and is grounded to the sensor substrate 2 at an opening provided in the insulating layer 14. It is provided in the state.

［透明保護膜１７］
透明保護膜１７は、絶縁層１４および遮光膜１６を覆う状態で設けられている。この透明平坦化膜１７は、例えばアクリル樹脂などが用いられる。 [Transparent protective film 17]
The transparent protective film 17 is provided so as to cover the insulating layer 14 and the light shielding film 16. For example, an acrylic resin is used for the transparent planarizing film 17.

［カラーフィルタ１８］
カラーフィルタ１８は、各光電変換部２０に対応して設けられ、各光電変換部２０に対応する各色で構成されている。各色のカラーフィルタ１８の配列が限定されることはない。 [Color filter 18]
The color filter 18 is provided corresponding to each photoelectric conversion unit 20, and is configured with each color corresponding to each photoelectric conversion unit 20. The arrangement of the color filters 18 for each color is not limited.

［オンチップレンズ１９］
オンチップレンズ１９は、各光電変換部２０に対応して設けられ、各光電変換部２０に入射光が集光されるように構成されている。 [On-chip lens 19]
The on-chip lens 19 is provided corresponding to each photoelectric conversion unit 20, and is configured so that incident light is condensed on each photoelectric conversion unit 20.

＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-1の製造方法を図３〜図６の断面工程図に基づいて説明する。 <Method for Manufacturing Solid-State Imaging Device>
Next, a manufacturing method of the solid-state imaging device 1-1 having the above-described configuration will be described based on the sectional process diagrams of FIGS.

［図３Ａ］
先ず図３Ａに示すように、センサ基板２における画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。一方、回路基板９に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成して配線層９ａを設け、また配線層９ａから回路基板９にかけてビア３３を形成し、配線層９ａの上部を保護膜９ｂで覆う。 [FIG. 3A]
First, as shown in FIG. 3A, a plurality of photoelectric conversion portions 20 are arranged and formed in the pixel region 4 of the sensor substrate 2, and an impurity layer and element isolation 22 other than the floating diffusion FD are formed on the sensor substrate 2. Next, the transfer gate TG and the gate electrode 25 are formed on the surface of the sensor substrate 2, and the embedded wiring 27 is formed together with the interlayer insulating film 26 to provide the wiring layer 2a. The upper part of the wiring layer 2a is covered with a protective film. Cover with 2b. On the other hand, an impurity layer other than the source / drain 31 and an element isolation 32 are formed on the circuit board 9. Next, the gate electrode 35 is formed on the surface of the circuit board 9, the embedded wiring 37 is formed together with the interlayer insulating film 36, the wiring layer 9 a is provided, and the via 33 is formed from the wiring layer 9 a to the circuit board 9. Then, the upper part of the wiring layer 9a is covered with a protective film 9b.

以上の後、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。   After the above, the sensor substrate 2 and the circuit board 9 are bonded together between the protective film 2b and the protective film 9b. After the bonding is completed, the light receiving surface A side of the sensor substrate 2 is thinned as necessary. The procedure described above is not particularly limited in procedure, and can be performed by applying a normal bonding technique.

［図３Ｂ］
次に図３Ｂに示すように、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、および溝形成膜１４-4をこの順に積層成膜する。反射防止膜１４-1は、例えば酸化ハフニウム（ＨｆＯ２）からなり、原子層蒸着法によって膜厚１０ｎｍ〜３００ｎｍ（例えば６０ｎｍ）で成膜される。界面準位抑制膜１４-2は、例えば酸化シリコン（ＳｉＯ２）からなり、Ｐ−ＣＶＤ（plasma-chemical vapor deposition）法によって膜厚２００ｎｍで成膜される。エッチングストップ膜１４-3は、例えば窒化シリコン（ＳｉＮ）からなり、Ｐ−ＣＶＤ法によって膜厚３６０ｎｍで成膜される。溝形成膜１４-4は、例えば酸化シリコン（ＳｉＯ２）からなり、Ｐ−ＣＶＤ法によって膜厚２００ｎｍで成膜される。 [FIG. 3B]
Next, as shown in FIG. 3B, on the light receiving surface A of the sensor substrate 2, an antireflection film 14-1, an interface state suppression film 14-2, an etching stop film 14-3, and a groove forming film 14-4 are formed. Laminate films are formed in this order. The antireflection film 14-1 is made of, for example, hafnium oxide (HfO 2 ) and is formed with a film thickness of 10 nm to 300 nm (for example, 60 nm) by an atomic layer deposition method. The interface state suppression film 14-2 is made of, for example, silicon oxide (SiO 2 ), and is formed with a film thickness of 200 nm by a P-CVD (plasma-chemical vapor deposition) method. The etching stop film 14-3 is made of, for example, silicon nitride (SiN), and is formed with a film thickness of 360 nm by the P-CVD method. The groove forming film 14-4 is made of, for example, silicon oxide (SiO 2 ) and is formed with a film thickness of 200 nm by the P-CVD method.

以上の４層は、上述した段差構造を有する絶縁層（１４）の一部を構成する膜として成膜される。   The above four layers are formed as films constituting a part of the insulating layer (14) having the step structure described above.

［図４Ａ］
その後、図４Ａに示すように、センサ基板２の周辺領域７において、最上層の溝形成膜１４-4に配線溝８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、酸化シリコン（ＳｉＯ２）からなる溝形成膜１４-4のエッチングを行う。このエッチングにおいては、下層の窒化シリコン（ＳｉＮ）からなるエッチングストップ膜１４-3でエッチングをストップさせる。エッチングの終了後にはレジストパターンを除去する。 [FIG. 4A]
Thereafter, as shown in FIG. 4A, in the peripheral region 7 of the sensor substrate 2, a wiring groove 8a is formed in the uppermost groove forming film 14-4. At this time, the groove forming film 14-4 made of silicon oxide (SiO 2 ) is etched using a resist pattern not shown here as a mask. In this etching, the etching is stopped by an etching stop film 14-3 made of underlying silicon nitride (SiN). After the etching is completed, the resist pattern is removed.

［図４Ｂ］
次に、図４Ｂに示すように、配線溝８ａの底部に、必要に応じた深さの各接続孔２３ａを形成する。これらの各接続孔２３ａは、センサ基板２の表面側に設けられた、配線層２ａの埋込配線２７または配線層９ａの埋込配線３７の上部に達する各深さで形成されれば良く、底部に埋込配線２７および埋込配線３７を露出させなくても良い。この際、接続孔２３ａの深さ毎に、ここでの図示を省略した複数のレジストパターンを形成し、これらのレジストパターンをマスクにしてセンサ基板２および層間絶縁膜２６に対して複数回のエッチングを行う。各エッチングの終了後には各レジストパターンを除去する。 [FIG. 4B]
Next, as shown in FIG. 4B, each connection hole 23a having a depth as required is formed at the bottom of the wiring groove 8a. Each of these connection holes 23a may be formed at each depth reaching the upper portion of the embedded wiring 27 of the wiring layer 2a or the embedded wiring 37 of the wiring layer 9a provided on the surface side of the sensor substrate 2. The embedded wiring 27 and the embedded wiring 37 may not be exposed at the bottom. At this time, a plurality of resist patterns (not shown) are formed for each depth of the connection hole 23a, and the sensor substrate 2 and the interlayer insulating film 26 are etched a plurality of times using these resist patterns as a mask. I do. After the completion of each etching, each resist pattern is removed.

［図５Ａ］
次いで図５Ａに示すように、配線溝８ａおよび接続孔２３ａの内壁を覆う状態で、溝形成膜１４-4上に、分離絶縁膜２４を成膜する。ここでは例えば２層構造の分離絶縁膜２４を形成することとし、先ずｐ−ＣＶＤ法によって膜厚７０ｎｍの窒化シリコン膜２４-1を成膜し、次いでｐ−ＣＶＤ法によって膜厚９００ｎｍの酸化シリコン膜２４-2を成膜する。尚、分離絶縁膜２４は、積層構造に限定されることはなく、例えば酸化シリコン膜または窒化シリコン膜の単層構造であっても良い。 [FIG. 5A]
Next, as shown in FIG. 5A, an isolation insulating film 24 is formed on the groove forming film 14-4 so as to cover the inner walls of the wiring grooves 8a and the connection holes 23a. Here, for example, the isolation insulating film 24 having a two-layer structure is formed. First, a silicon nitride film 24-1 having a thickness of 70 nm is formed by p-CVD, and then silicon oxide having a thickness of 900 nm is formed by p-CVD. A film 24-2 is formed. Note that the isolation insulating film 24 is not limited to a laminated structure, and may be a single layer structure of, for example, a silicon oxide film or a silicon nitride film.

［図５Ｂ］
その後、図５Ｂに示すように、異方性の高いエッチング条件により分離絶縁膜２４をエッチング除去することにより、溝形成膜１４-4上および配線溝８ａの底部、さらには接続孔２３ａの底部の分離絶縁膜２４を除去する。引き続き、異方性の高いエッチング条件により接続孔２３ａの底部の層間絶縁膜２６、保護膜２ｂ、および保護膜９ｂをエッチング除去し、接続孔２３ａを掘り進める。これにより、各接続孔２３ａの底部に埋込配線２７または埋込配線３７を露出させる。 [FIG. 5B]
Thereafter, as shown in FIG. 5B, the isolation insulating film 24 is removed by etching under highly anisotropic etching conditions, so that the top of the trench formation film 14-4, the bottom of the wiring trench 8a, and the bottom of the connection hole 23a are further removed. The isolation insulating film 24 is removed. Subsequently, the interlayer insulating film 26, the protective film 2b, and the protective film 9b at the bottom of the connection hole 23a are removed by etching under highly anisotropic etching conditions, and the connection hole 23a is dug. Thus, the embedded wiring 27 or the embedded wiring 37 is exposed at the bottom of each connection hole 23a.

尚、このようなエッチングにおいては、層間絶縁膜２６が酸化シリコン膜で構成されている場合、分離絶縁膜２４の下層の酸化シリコンからなる溝形成膜１４-4の表面層もエッチングによって膜減りする。また保護膜２ｂおよび保護膜９ｂが窒化シリコン膜で構成されている場合、配線溝８ａの底部の窒化シリコンからなるエッチングストップ膜１４-3もエッチングによって膜減りする。したがって、これらの膜減り量を考慮して、窒化シリコンからなるエッチングストップ膜１４-3および酸化シリコンからなる溝形成膜１４-4の成膜時の膜厚を設定する。   In such etching, when the interlayer insulating film 26 is formed of a silicon oxide film, the surface layer of the groove forming film 14-4 made of silicon oxide under the isolation insulating film 24 is also reduced by the etching. . When the protective film 2b and the protective film 9b are formed of a silicon nitride film, the etching stop film 14-3 made of silicon nitride at the bottom of the wiring groove 8a is also reduced by etching. Therefore, in consideration of these film reduction amounts, the film thickness at the time of forming the etching stop film 14-3 made of silicon nitride and the groove forming film 14-4 made of silicon oxide is set.

［図５Ｃ］
次に、図５Ｃに示すように、配線溝８ａおよび接続孔２３ａを導電性材料で一体に埋め込むことにより、配線溝８ａ内に埋込配線として配線８を形成し、さらにセンサ基板２を貫通する接続孔２３ａ内に貫通ビア２３を形成する。ここでは先ず、配線溝８ａおよび接続孔２３ａ内を埋め込む状態で、溝形成膜１４-4上に導電性材料膜［例えば銅（Ｃｕ）膜］を成膜し、次に化学的機械研磨（ＣＭＰ）法によって溝形成膜１４-4上の導電性材料膜を研磨除去する。これにより、配線溝８ａおよび接続孔２３ａ内のみに導電性材料膜を残し、センサ基板２の受光面Ａ側における周辺領域７に、配線８およびこれに接続された貫通ビア２３を形成する。 [FIG. 5C]
Next, as shown in FIG. 5C, the wiring groove 8a and the connection hole 23a are integrally embedded with a conductive material, thereby forming the wiring 8 as an embedded wiring in the wiring groove 8a and further penetrating the sensor substrate 2. A through via 23 is formed in the connection hole 23a. Here, first, a conductive material film [for example, a copper (Cu) film] is formed on the groove forming film 14-4 in a state where the wiring groove 8a and the connection hole 23a are embedded, and then chemical mechanical polishing (CMP). ) The conductive material film on the groove forming film 14-4 is polished and removed by the method. Thus, the conductive material film is left only in the wiring groove 8a and the connection hole 23a, and the wiring 8 and the through via 23 connected thereto are formed in the peripheral region 7 on the light receiving surface A side of the sensor substrate 2.

［図６Ａ］
次いで図６Ａに示すように、配線８および溝形成膜１４-4上を覆う状態で、配線８を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜１４-5を成膜する。ここではキャップ膜１４-5として、例えば窒化シリコン膜を７０ｎｍの膜厚で成膜する。これにより、センサ基板２の受光面Ａ上に、反射防止膜１４-1、界面準位抑制膜１４-2、エッチングストップ膜１４-3、溝形成膜１４-4、およびキャップ膜１４-5をこの順に積層させた５層構造の絶縁層１４を形成する。尚、最上層の窒化シリコンからなるキャップ膜１４-5上には、さらに必要に応じて酸化シリコン膜を成膜しても良い。 [FIG. 6A]
Next, as shown in FIG. 6A, a cap film 14-5 having a diffusion preventing effect on copper (Cu) constituting the wiring 8 is formed in a state of covering the wiring 8 and the groove forming film 14-4. Here, as the cap film 14-5, for example, a silicon nitride film is formed to a thickness of 70 nm. Thereby, the antireflection film 14-1, the interface state suppressing film 14-2, the etching stop film 14-3, the groove forming film 14-4, and the cap film 14-5 are formed on the light receiving surface A of the sensor substrate 2. An insulating layer 14 having a five-layer structure laminated in this order is formed. A silicon oxide film may be further formed on the cap film 14-5 made of silicon nitride as the uppermost layer, if necessary.

［図６Ｂ］
その後、図６Ｂに示すように、絶縁層１４において画素領域４に対応する部分を、周辺領域７に対して選択的に薄膜化し、これにより絶縁層１４に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン（ＳｉＮ）からなるキャップ膜１４-5をエッチングし、その後条件を変えて酸化シリコン（ＳｉＯ２）からなる溝形成膜１４-4をエッチングする。この際、下層の窒化シリコン（ＳｉＮ）からなるエッチングストップ膜１４-3でエッチングをストップさせる。その後、さらに条件を変えてエッチングストップ膜１４-3をエッチングする。 [FIG. 6B]
Thereafter, as shown in FIG. 6B, the portion corresponding to the pixel region 4 in the insulating layer 14 is selectively thinned with respect to the peripheral region 7, thereby forming a step structure in the insulating layer 14. At this time, using the resist pattern not shown here as a mask, the cap film 14-5 made of silicon nitride (SiN) is etched, and thereafter the groove forming film 14 made of silicon oxide (SiO 2 ) is changed under different conditions. Etch -4. At this time, the etching is stopped by an etching stop film 14-3 made of lower layer silicon nitride (SiN). Thereafter, the etching stop film 14-3 is etched under different conditions.

以上により、受光面Ａ上の絶縁層１４は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造であって、画素領域４上において薄膜化したキャビティ構造となる。このような状態において、画素領域４には、反射防止膜１４-1と界面準位抑制膜１４-2のみが残される。一方、周辺領域７には、５層構造の絶縁層１４がそのまま残される。また絶縁層１４の段差構造における段差は５００ｎｍ程度となる。   As described above, the insulating layer 14 on the light receiving surface A has a stepped structure in which the film thickness of the pixel region 4 is smaller than the film thickness of the peripheral region 7, and has a cavity structure that is thinned on the pixel region 4. In such a state, only the antireflection film 14-1 and the interface state suppression film 14-2 are left in the pixel region 4. On the other hand, the insulating layer 14 having a five-layer structure is left as it is in the peripheral region 7. The step in the step structure of the insulating layer 14 is about 500 nm.

尚、絶縁層１４における薄膜部分は、配線８に影響のない範囲でできるだけ広範囲に設定されて良く、これによって絶縁層１４の段差形状が、以降に形成する透明平坦化膜の塗布ムラを悪化させることによって光電変換部２０への光入射に影響を及ぼすことを防止する。   Note that the thin film portion in the insulating layer 14 may be set as wide as possible without affecting the wiring 8, whereby the stepped shape of the insulating layer 14 deteriorates application unevenness of the transparent flattening film to be formed later. This prevents the light incident on the photoelectric conversion unit 20 from being affected.

［図６Ｃ］
次に、図６Ｃに示すように、絶縁層１４の段差下部に、センサ基板２を露出させる開口１４ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、界面準位抑制膜１４-2と反射防止膜１４-1をエッチングする。尚、この開口１４ａは、光電変換部２０の上方を避けた位置に形成される。 [FIG. 6C]
Next, as illustrated in FIG. 6C, an opening 14 a that exposes the sensor substrate 2 is formed below the step of the insulating layer 14. At this time, the interface state suppressing film 14-2 and the antireflection film 14-1 are etched using a resist pattern not shown here as a mask. The opening 14a is formed at a position avoiding the top of the photoelectric conversion unit 20.

次に、絶縁層１４の段差下部に、開口１４ａを介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６は、光電変換部２０に対応する受光開口１６ａを有している。ここでは先ず、スパッタ成膜法によって、絶縁層１４上にアルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を成膜する。その後、ここでの図示を省略したレジストパターンをマスクにして導電性材料膜をパターンエッチングすることにより、絶縁層１４の段差下部を広く覆うと共に、各光電変換部２０に対応する受光開口１６ａを有し、センサ基板２に接地された遮光膜１６を形成する。   Next, a light shielding film 16 that is grounded to the sensor substrate 2 through the opening 14 a is formed in a pattern below the step of the insulating layer 14. The light shielding film 16 has a light receiving opening 16 a corresponding to the photoelectric conversion unit 20. Here, first, a light-shielding conductive material film such as aluminum (Al) or tungsten (W) is formed on the insulating layer 14 by sputtering film formation. Thereafter, the conductive material film is subjected to pattern etching using a resist pattern (not shown) as a mask, so that the lower part of the step of the insulating layer 14 is widely covered and the light receiving openings 16a corresponding to the photoelectric conversion portions 20 are provided. Then, the light shielding film 16 grounded to the sensor substrate 2 is formed.

このような遮光膜１６は、絶縁層１４の段差上部で除去され、段差下部を広く覆う形状で良い。これにより、絶縁層１４の段差を広い範囲で軽減する。   Such a light shielding film 16 may be removed at the upper part of the step of the insulating layer 14 and widely cover the lower part of the step. Thereby, the level | step difference of the insulating layer 14 is reduced in a wide range.

［図２］
以上の後には先の図２に示したように、遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を成膜する。透明保護膜１７の成膜は、スピンコート法のような塗布法によって行う。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を形成する。また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-1を完成させる。 [Figure 2]
After the above, as shown in FIG. 2 above, a transparent protective film 17 made of a light transmissive material is formed so as to cover the light shielding film 16. The transparent protective film 17 is formed by a coating method such as a spin coating method. Next, the color filters 18 of the respective colors corresponding to the photoelectric conversion unit 20 are formed on the transparent protective film 17, and the on-chip lens 19 corresponding to the photoelectric conversion unit 20 is further formed thereon. Further, the exposed surface of the circuit board 9 is polished to make the circuit board 9 thin, and the via 33 is exposed to form the through via 33. Thereafter, a protective film 9c is formed on the circuit board 9 so as to cover the through via 33, and a pad opening 33a exposing the through via 33 is formed, thereby completing the solid-state imaging device 1-1.

＜第１実施形態の効果＞
以上説明した構成の固体撮像装置１-1は、画素領域４の外側の周辺領域７に配線８を設けた裏面照射型の固体撮像装置である。このような構成において、受光面Ａ上には、周辺領域７に対して画素領域４で膜厚が薄い段差構造の絶縁層１４を設け、この上部にオンチップレンズ１９を設けている。これにより、周辺領域７においては配線８の構成に影響を与えることなく絶縁層１４の膜厚が確保され、一方、画素領域４においては絶縁層14を薄膜化してこの上部のオンチップレンズ１９と受光面Ａとの距離を小さくすることができる。 <Effects of First Embodiment>
The solid-state imaging device 1-1 having the configuration described above is a back-illuminated solid-state imaging device in which the wiring 8 is provided in the peripheral region 7 outside the pixel region 4. In such a configuration, on the light receiving surface A, an insulating layer 14 having a step structure with a small thickness in the pixel region 4 with respect to the peripheral region 7 is provided, and an on-chip lens 19 is provided thereon. Thereby, the thickness of the insulating layer 14 is ensured in the peripheral region 7 without affecting the configuration of the wiring 8, while in the pixel region 4, the insulating layer 14 is thinned to form the upper on-chip lens 19 and The distance from the light receiving surface A can be reduced.

ここで従来構造のように、遮光膜を絶縁層で覆い、この絶縁層の上部に配線を設けた構成であれば、さらにこの配線を覆う状態で絶縁膜を設けてこの上方にオンチップレンズが配置される。このため受光面上には、少なくとも二層の絶縁膜を介してこの上部にオンチップレンズが配置されることになり、受光面からオンチップレンズまでの距離が大きく、光電変換部においての受光特性を劣化させる要因となっていた。しかも、遮光膜上に成膜した絶縁膜の表面には、遮光膜のパターン形状が引き継がれるため、このような絶縁膜に対して埋込配線形成のための配線溝を形成しようとした場合、精度の良いパターニングを行うことができない。そこで、遮光膜の上部に平坦化絶縁膜を形成することで、配線溝形成のためのパターニングの精度を確保することが考えられる。しかしながら、平坦化絶縁膜の形成によって受光面からオンチップレンズまでの距離がさらに大きくなるため、光電変換部においての受光特性はさらに劣化することになる。   Here, as in the conventional structure, if the light shielding film is covered with an insulating layer and a wiring is provided above the insulating layer, an insulating film is further provided so as to cover the wiring, and an on-chip lens is disposed above this. Be placed. For this reason, an on-chip lens is disposed on the light-receiving surface via at least two layers of insulating films, and the distance from the light-receiving surface to the on-chip lens is large. It was a factor that deteriorated. Moreover, since the pattern shape of the light shielding film is inherited on the surface of the insulating film formed on the light shielding film, when trying to form a wiring groove for forming an embedded wiring in such an insulating film, Accurate patterning cannot be performed. In view of this, it is conceivable to secure the patterning accuracy for forming the wiring trench by forming a planarization insulating film on the light shielding film. However, since the distance from the light receiving surface to the on-chip lens is further increased by the formation of the planarization insulating film, the light receiving characteristics in the photoelectric conversion unit are further deteriorated.

これに対して上述した第1実施形態の製造方法は、絶縁層１４とこれに埋め込まれた配線８とを形成した後、画素領域４における絶縁層１４を薄膜化して段差構造に成形し、その後、画素領域４にオンチップレンズ１９を形成する手順である。このため、画素領域４には配線８の形成に必要な絶縁層部分が厚膜で残されることはなく、オンチップレンズ１９と受光面Ａとの距離を小さくすることができるのである。   On the other hand, in the manufacturing method of the first embodiment described above, after forming the insulating layer 14 and the wiring 8 embedded in the insulating layer 14, the insulating layer 14 in the pixel region 4 is thinned and formed into a step structure. This is a procedure for forming the on-chip lens 19 in the pixel region 4. For this reason, the insulating layer portion necessary for forming the wiring 8 is not left as a thick film in the pixel region 4, and the distance between the on-chip lens 19 and the light receiving surface A can be reduced.

以上により本第1実施形態によれば、画素領域４の外側の周辺領域７に配線８を設けた裏面照射型の固体撮像装置１-1において、配線８のパターン精度を確保しつつ、オンチップレンズ１９と受光面Ａとの距離を小さくして光電変換部２０においての受光特性の向上を図ることが可能になる。具体的には、受光面Ａとカラーフィルタ１８の下面と間の距離を６００ｎｍ程度とすることができる。これにより、光電変換部２０に対する入射光の減衰や、斜め光入射の場合の隣接画素への光の漏れ込みによる混色の悪化などの光学特性を改善することが可能となる。尚、本第1実施形態は、遮光膜１６を設けない構成にも適用可能である。この場合であれば、受光面Ａとカラーフィルタ１８間の距離を３００ｎｍ程度にまで近づけることが可能であり、入射角が大きくなったときの、シェーディングや混色をさらに大幅に改善することが可能である。   As described above, according to the first embodiment, in the backside illumination type solid-state imaging device 1-1 in which the wiring 8 is provided in the peripheral region 7 outside the pixel region 4, the pattern accuracy of the wiring 8 is secured while being on-chip. By reducing the distance between the lens 19 and the light receiving surface A, it is possible to improve the light receiving characteristics in the photoelectric conversion unit 20. Specifically, the distance between the light receiving surface A and the lower surface of the color filter 18 can be about 600 nm. Thereby, it is possible to improve optical characteristics such as attenuation of incident light to the photoelectric conversion unit 20 and deterioration of color mixture due to light leakage to adjacent pixels in the case of oblique light incidence. The first embodiment can also be applied to a configuration in which the light shielding film 16 is not provided. In this case, the distance between the light receiving surface A and the color filter 18 can be reduced to about 300 nm, and shading and color mixing when the incident angle is increased can be further greatly improved. is there.

また特に第1実施形態の製造方法では、図６Ｂを用いて説明したように、絶縁層１４に段差構造を形成する場合に、エッチングストップ膜１４-3でエッチングをストップさせた後に、条件を変えてエッチングストップ膜１４-3をエッチングする手順としている。これにより、画素領域４の受光面Ａ上に、制御性良好に反射防止膜１４-1と界面準位抑制膜１４-2とを残すことができる。この結果、安定した受光特性および暗電流防止効果を得ることが可能になる。また、受光面Ａをエッチングダメージに晒すことなく良好に保つことも可能である。   In particular, in the manufacturing method of the first embodiment, as described with reference to FIG. 6B, when the step structure is formed in the insulating layer 14, the conditions are changed after the etching is stopped by the etching stop film 14-3. Thus, the etching stop film 14-3 is etched. Thereby, the antireflection film 14-1 and the interface state suppression film 14-2 can be left on the light receiving surface A of the pixel region 4 with good controllability. As a result, it is possible to obtain stable light receiving characteristics and a dark current prevention effect. It is also possible to keep the light-receiving surface A good without being exposed to etching damage.

≪第２実施形態≫
＜固体撮像装置の構成＞
（絶縁パターンを絶縁膜で覆った段差構造の絶縁層を設けた例）
図７は、第２実施形態の固体撮像装置１-2の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像装置１-2の構成を説明する。 << Second Embodiment >>
<Configuration of solid-state imaging device>
(Example of providing an insulating layer with a step structure in which an insulating pattern is covered with an insulating film)
FIG. 7 is a cross-sectional view of the main part showing the configuration of the solid-state imaging device 1-2 of the second embodiment, and is a cross-sectional view near the boundary between the pixel region 4 and the peripheral region 7 in FIG. Hereinafter, the configuration of the solid-state imaging device 1-2 of the second embodiment will be described based on the cross-sectional view of the main part.

図７に示す第２実施形態の固体撮像装置１-2が、図２を用いて説明した第１実施形態の固体撮像装置と異なるところは、段差構造を有する絶縁層４１の層構造にあり、他の構成は第１実施形態と同様である。   The solid-state imaging device 1-2 of the second embodiment shown in FIG. 7 is different from the solid-state imaging device of the first embodiment described with reference to FIG. 2 in the layer structure of the insulating layer 41 having a step structure. Other configurations are the same as those of the first embodiment.

すなわち絶縁層４１は、例えば酸化シリコン膜４１-1と、窒化シリコン膜４１-2と、窒化シリコンからなるキャップ膜４１-3とを、受光面Ａ側からこの順に積層させた３層構造の絶縁パターンを周辺領域７に有している。また絶縁層４１は、このような３層構造の絶縁パターンを覆う状態で、反射防止膜４１-4と界面準位抑制膜４１-5とを、画素領域４および周辺領域７に有している。   That is, the insulating layer 41 has a three-layer structure in which, for example, a silicon oxide film 41-1, a silicon nitride film 41-2, and a cap film 41-3 made of silicon nitride are stacked in this order from the light receiving surface A side. A pattern is provided in the peripheral region 7. The insulating layer 41 has an antireflection film 41-4 and an interface state suppression film 41-5 in the pixel region 4 and the peripheral region 7 so as to cover such a three-layer insulating pattern. .

このような５層構造の絶縁層４１は、画素領域４においては反射防止膜４１-4と界面準位抑制膜４１-5との２層構造である。これに対して周辺領域７においては、酸化シリコン膜４１-1と、窒化シリコン膜４１-2と、窒化シリコンからなるキャップ膜４１-3と、反射防止膜４１-4と、界面準位抑制膜４１-5との５層構造である。   Such a five-layer insulating layer 41 has a two-layer structure of an antireflection film 41-4 and an interface state suppression film 41-5 in the pixel region 4. On the other hand, in the peripheral region 7, the silicon oxide film 41-1, the silicon nitride film 41-2, the cap film 41-3 made of silicon nitride, the antireflection film 41-4, and the interface state suppression film It is a five-layer structure with 41-5.

以上のような積層構造の絶縁層４１において周辺領域７の厚膜部分では、下層の酸化シリコン膜４１-1と窒化シリコン膜４１-2が溝形成膜となり、配線８を内設する配線溝が形成されている。そして、センサ基板２を貫通して設けられた貫通ビア２３が配線８に接続された構成となっている。   In the insulating layer 41 having the laminated structure as described above, in the thick film portion of the peripheral region 7, the lower silicon oxide film 41-1 and silicon nitride film 41-2 serve as a groove forming film, and a wiring groove in which the wiring 8 is provided is formed. Is formed. The through via 23 provided through the sensor substrate 2 is connected to the wiring 8.

またこの絶縁層４１上における段差下部には、絶縁パターンを覆う反射防止膜４１-4および界面準位抑制膜４１-5の上方に、遮光膜１６が設けられている。この遮光膜１６は、第１実施形態と同様のものであり、絶縁層４１に設けた開口においてセンサ基板２に対して接地された状態で設けられている。   A light shielding film 16 is provided below the step on the insulating layer 41 above the antireflection film 41-4 and the interface state suppression film 41-5 covering the insulating pattern. The light shielding film 16 is the same as that of the first embodiment, and is provided in a state of being grounded to the sensor substrate 2 in the opening provided in the insulating layer 41.

＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-2の製造方法を図８〜図１０の断面工程図に基づいて説明する。 <Method for Manufacturing Solid-State Imaging Device>
Next, a method for manufacturing the solid-state imaging device 1-2 having the above-described configuration will be described based on the sectional process diagrams of FIGS.

［図８Ａ］
先ず図８Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、酸化シリコン膜４１-1および窒化シリコン膜４１-2をこの順に成膜する。 [FIG. 8A]
First, as shown in FIG. 8A, the process until the sensor substrate 2 and the circuit board are bonded together and the light receiving surface A side of the sensor substrate 2 is thinned as necessary is described with reference to FIG. 3A in the first embodiment. Do the same as Thereafter, a silicon oxide film 41-1 and a silicon nitride film 41-2 are formed in this order on the light receiving surface A of the sensor substrate 2.

［図８Ｂ］
次に図８Ｂに示すように、センサ基板２の周辺領域７において、酸化シリコン膜４１-1および窒化シリコン膜４１-2に配線溝８ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン膜４１-2をエッチングし、さらに酸化シリコン膜４１-1をエッチングする。このエッチングにおいては、さらに下層のセンサ基板２の表面層をエッチングしても良い。エッチングの終了後にはレジストパターンを除去する。 [FIG. 8B]
Next, as shown in FIG. 8B, in the peripheral region 7 of the sensor substrate 2, a wiring groove 8a is formed in the silicon oxide film 41-1 and the silicon nitride film 41-2. At this time, using the resist pattern not shown here as a mask, the silicon nitride film 41-2 is etched, and the silicon oxide film 41-1 is further etched. In this etching, the surface layer of the lower sensor substrate 2 may be etched. After the etching is completed, the resist pattern is removed.

［図８Ｃ］
次いで図８Ｃに示すように、配線溝８ａの底部に、必要に応じた深さの各接続孔２３ａを形成する。これらの各接続孔２３ａは、第１実施形態と同様であり、センサ基板２の表面側に設けられた埋込配線２７または埋込配線３７の上部に達する各深さで形成される。その後は、第１実施形態において図５Ａ〜図５Ｃを用いて説明した手順と同様の手順を行う。 [FIG. 8C]
Next, as shown in FIG. 8C, each connection hole 23a having a depth as required is formed at the bottom of the wiring groove 8a. Each of these connection holes 23a is the same as in the first embodiment, and is formed at each depth reaching the upper part of the embedded wiring 27 or the embedded wiring 37 provided on the surface side of the sensor substrate 2. Thereafter, a procedure similar to the procedure described with reference to FIGS. 5A to 5C in the first embodiment is performed.

［図９Ａ］
以上により図９Ａに示すように、配線溝８ａおよび接続孔２３ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で一体に埋め込むと共に埋込配線２７または埋込配線３７に接続された配線８と貫通ビア２３とを形成する。 [FIG. 9A]
As described above, as shown in FIG. 9A, the isolation insulating film 24 having a laminated structure is formed on the inner walls of the wiring trench 8a and the connection hole 23a, and the inside is integrally embedded with copper (Cu) and the embedded wiring 27 or embedded The wiring 8 connected to the embedded wiring 37 and the through via 23 are formed.

［図９Ｂ］
その後図９Ｂに示すように、配線８および窒化シリコン膜４１-2上を覆う状態で、配線８を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４１-3を成膜する。ここではキャップ膜４１-3として、例えば窒化シリコン膜を７０ｎｍの膜厚で成膜する。これにより、センサ基板２の受光面Ａ上に、酸化シリコン膜４１-1、窒化シリコン膜４１-2、およびキャップ膜４１-3の３層を積層させる。 [FIG. 9B]
Thereafter, as shown in FIG. 9B, a cap film 41-3 having an effect of preventing diffusion of copper (Cu) constituting the wiring 8 is formed so as to cover the wiring 8 and the silicon nitride film 41-2. Here, as the cap film 41-3, for example, a silicon nitride film is formed with a film thickness of 70 nm. Thus, the three layers of the silicon oxide film 41-1, the silicon nitride film 41-2, and the cap film 41-3 are laminated on the light receiving surface A of the sensor substrate 2.

次に、これらの３層の積層膜における画素領域４に対応する部分を、周辺領域７に対して選択的にエッチング除去する。これにより、周辺領域７に対応する受光面Ａ上に、３層の積層膜をパターニングしてなる絶縁パターンＢを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコンからなるキャップ膜４１-3および窒化シリコン膜４１-2をエッチングし、さらにエッチング条件を変更して酸化シリコン膜４１-1をエッチングする。酸化シリコン膜４１-1のエッチングにおいては、ウェットエッチングを行うことにより、センサ基板２に対するダメージを抑えて画素領域４の受光面Ａを露出させる。   Next, a portion corresponding to the pixel region 4 in the three-layer laminated film is selectively etched away with respect to the peripheral region 7. As a result, an insulating pattern B is formed on the light receiving surface A corresponding to the peripheral region 7 by patterning the three-layered film. At this time, using the resist pattern not shown here as a mask, the cap film 41-3 and the silicon nitride film 41-2 made of silicon nitride are etched, and the etching conditions are changed to change the silicon oxide film 41-1. Etch. In the etching of the silicon oxide film 41-1, the light receiving surface A of the pixel region 4 is exposed by suppressing the damage to the sensor substrate 2 by performing wet etching.

［図１０Ａ］
その後、図１０Ａに示すように、周辺領域７の絶縁パターンＢを覆う状態で、センサ基板２における受光面Ａ上に、例えば酸化ハフニウム（ＨｆＯ２）からなる反射防止膜４１-4、および酸化シリコン（ＳｉＯ２）からなる界面準位抑制膜４１-5をこの順に成膜する。これにより、受光面Ａ上には、絶縁パターンＢとこれを覆う反射防止膜４１-4と界面準位抑制膜４１-5とで構成された絶縁層４１が形成される。 [FIG. 10A]
Thereafter, as shown in FIG. 10A, an antireflection film 41-4 made of, for example, hafnium oxide (HfO 2 ) and silicon oxide are formed on the light receiving surface A of the sensor substrate 2 in a state of covering the insulating pattern B of the peripheral region 7. An interface state suppressing film 41-5 made of (SiO 2 ) is formed in this order. Thereby, on the light receiving surface A, the insulating layer 41 composed of the insulating pattern B, the antireflection film 41-4 covering the insulating pattern B, and the interface state suppressing film 41-5 is formed.

この絶縁層４１は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造であって、画素領域４上において薄膜化したキャビティ構造となる。このような状態において、画素領域４には、反射防止膜４１-4と界面準位抑制膜４１-5のみが配置される。一方、周辺領域７には、絶縁パターンＢと反射防止膜４１-4と界面準位抑制膜４１-5とで構成された５層構造の絶縁層４１部分が配置される。   The insulating layer 41 has a step structure in which the film thickness of the pixel region 4 is smaller than the film thickness of the peripheral region 7, and has a cavity structure that is thinned on the pixel region 4. In such a state, only the antireflection film 41-4 and the interface state suppression film 41-5 are arranged in the pixel region 4. On the other hand, in the peripheral region 7, an insulating layer 41 portion having a five-layer structure including the insulating pattern B, the antireflection film 41-4, and the interface state suppressing film 41-5 is disposed.

尚、絶縁層４１における薄膜部分は、配線８に影響のない範囲でできるだけ広範囲に設定されて良く、これによって絶縁層４１の段差形状が、以降に形成する透明平坦化膜の塗布ムラを悪化させることによって光電変換部２０への光入射に影響を及ぼすことを防止することは、第１実施形態と同様である。   Note that the thin film portion in the insulating layer 41 may be set as wide as possible without affecting the wiring 8, and the stepped shape of the insulating layer 41 deteriorates the application unevenness of the transparent flattening film to be formed later. This prevents the light incident on the photoelectric conversion unit 20 from being affected as in the first embodiment.

［図１０Ｂ］
次に、図１０Ｂに示すように、絶縁層４１の段差下部にセンサ基板２を露出させる開口４１ａを形成し、次いで画素領域４における絶縁層４１上に開口４１ａを介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６には、各光電変換部２０に対応する受光開口１６ａを設ける。以上の工程は、第１実施形態において図６Ｃを用いて説明した手順と同様の手順で行う。また、このような遮光膜１６は、絶縁層４１の段差上部で除去され、段差下部を広く覆う形状で良く、これにより、絶縁層４１の段差を広い範囲で軽減することができることも第１実施形態と同様である。 [FIG. 10B]
Next, as shown in FIG. 10B, an opening 41a for exposing the sensor substrate 2 is formed below the step of the insulating layer 41, and then the sensor substrate 2 is grounded on the insulating layer 41 in the pixel region 4 via the opening 41a. The light shielding film 16 is patterned. The light shielding film 16 is provided with a light receiving opening 16 a corresponding to each photoelectric conversion unit 20. The above steps are performed in the same procedure as that described with reference to FIG. 6C in the first embodiment. Further, such a light shielding film 16 may be removed in the upper part of the step of the insulating layer 41 and cover the lower part of the step so that the step of the insulating layer 41 can be reduced over a wide range. It is the same as the form.

［図７］
以上の後には先の図７に示したように、遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を、スピンコート法のような塗布法によって成膜する。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応する各オンチップレンズ１９を形成する。また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-2を完成させる。 [Fig. 7]
After the above, as shown in FIG. 7, the transparent protective film 17 made of a light-transmitting material is formed by a coating method such as a spin coating method so as to cover the light shielding film 16. Next, each color filter 18 corresponding to the photoelectric conversion unit 20 is formed on the transparent protective film 17, and each on-chip lens 19 corresponding to the photoelectric conversion unit 20 is formed thereon. Further, the exposed surface of the circuit board 9 is polished to make the circuit board 9 thin, and the via 33 is exposed to form the through via 33. Thereafter, a protective film 9c is formed on the circuit board 9 so as to cover the through via 33, and a pad opening 33a exposing the through via 33 is formed, thereby completing the solid-state imaging device 1-2.

＜第２実施形態の効果＞
以上説明した構成の固体撮像装置１-2は、第1実施形態の固体撮像装置と同様に、周辺領域７に配線８を設けた裏面照射型であり、受光面Ａ上には画素領域４で膜厚が薄い段差構造の絶縁層４１を設け、この上部にオンチップレンズ１９を設けた構成である。したがって、第1実施形態と同様に、配線８のパターン精度を確保しつつ、オンチップレンズ１９と受光面Ａとの距離を小さくして光電変換部２０においての受光特性の向上を図ることが可能である。 <Effects of Second Embodiment>
The solid-state imaging device 1-2 having the above-described configuration is a back-illuminated type in which the wiring 8 is provided in the peripheral region 7 as in the solid-state imaging device of the first embodiment. The insulating layer 41 having a thin step structure is provided, and the on-chip lens 19 is provided thereon. Therefore, as in the first embodiment, it is possible to improve the light receiving characteristics in the photoelectric conversion unit 20 by reducing the distance between the on-chip lens 19 and the light receiving surface A while ensuring the pattern accuracy of the wiring 8. It is.

≪第３実施形態≫
＜固体撮像装置の構成＞
（段差構造の絶縁層とセンサ基板を掘り込んだ埋込配線を設けた例）
図１１は、第３実施形態の固体撮像装置１-3の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第３実施形態の固体撮像装置１-3の構成を説明する。 «Third embodiment»
<Configuration of solid-state imaging device>
(Example of providing embedded wiring with a step structure insulating layer and sensor substrate)
FIG. 11 is a cross-sectional view of the main part showing the configuration of the solid-state imaging device 1-3 of the third embodiment, and is a cross-sectional view near the boundary between the pixel region 4 and the peripheral region 7 in FIG. Hereinafter, the configuration of the solid-state imaging device 1-3 of the third embodiment will be described based on the cross-sectional view of the main part.

図１１に示す第３実施形態の固体撮像装置１-3が、図２を用いて説明した第１実施形態の固体撮像装置と異なるところは、段差構造を有する絶縁層４３の層構造と、配線８の埋込部分にあり、他の構成は第１実施形態と同様である。   The solid-state imaging device 1-3 of the third embodiment shown in FIG. 11 differs from the solid-state imaging device of the first embodiment described with reference to FIG. 2 in that the layer structure of the insulating layer 43 having a step structure and the wiring The other configuration is the same as that of the first embodiment.

すなわち絶縁層４３は、受光面Ａ側から順に反射防止膜４３-1、界面準位抑制膜４３-2、エッチングストップ膜４３-3、キャップ膜４３-4の４層構造である。このような４層構造の絶縁層４３は、画素領域４においては、反射防止膜４３-1と界面準位抑制膜４３-2との２層構造に薄型化されており、これによって画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造となっている。   That is, the insulating layer 43 has a four-layer structure of an antireflection film 43-1, an interface state suppression film 43-2, an etching stop film 43-3, and a cap film 43-4 in order from the light receiving surface A side. The insulating layer 43 having such a four-layer structure is thinned into a two-layer structure of an antireflection film 43-1 and an interface state suppression film 43-2 in the pixel region 4, and thereby the pixel region 4 The step thickness structure is smaller than the thickness of the peripheral region 7.

以上のような積層構造の絶縁層４３において周辺領域７の厚膜部分では、キャップ膜４３-4よりも下層のエッチングストップ膜４３-3、界面準位抑制膜４３-2、反射防止膜４３-1、およびセンサ基板２の表面層に、配線８を内設する配線溝が形成されている。つまり、センサ基板２の表面層にも、エッチングによって掘り込んだ配線溝が形成されており、この配線溝内に配線８が埋め込まれているのである。また、センサ基板２を貫通して設けられた貫通ビア２３が、配線８に接続された構成となっている。   In the thick film portion of the peripheral region 7 in the insulating layer 43 having the above-described laminated structure, the etching stop film 43-3, the interface state suppression film 43-2, and the antireflection film 43-, which are lower than the cap film 43-4. 1 and a wiring groove in which the wiring 8 is provided is formed in the surface layer of the sensor substrate 2. That is, a wiring groove dug by etching is also formed in the surface layer of the sensor substrate 2, and the wiring 8 is embedded in the wiring groove. In addition, a through via 23 provided through the sensor substrate 2 is connected to the wiring 8.

＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-3の製造方法を図１２〜図１３の断面工程図に基づいて説明する。 <Method for Manufacturing Solid-State Imaging Device>
Next, a manufacturing method of the solid-state imaging device 1-3 having the above-described configuration will be described with reference to cross-sectional process diagrams of FIGS.

［図１２Ａ］
先ず図１２Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、例えば酸化ハフニウム（ＨｆＯ２）からなる反射防止膜４３-1、酸化シリコン（ＳｉＯ２）からなる界面準位抑制膜４３-2、および窒化シリコン（ＳｉＮ）からなるエッチングストップ膜４３-3をこの順に積層成膜する。以上の３層は、上述した段差構造を有する絶縁層（４３）の一部を構成する膜として成膜される。 [FIG. 12A]
First, as shown in FIG. 12A, the process until the sensor substrate 2 and the circuit board are bonded together and the light receiving surface A side of the sensor substrate 2 is thinned as necessary is described with reference to FIG. 3A in the first embodiment. Do the same as Thereafter, on the light receiving surface A of the sensor substrate 2, for example, an antireflection film 43-1 made of hafnium oxide (HfO 2 ), an interface state suppression film 43-2 made of silicon oxide (SiO 2 ), and silicon nitride (SiN) Are formed in this order. The above three layers are formed as films constituting a part of the insulating layer (43) having the step structure described above.

その後、センサ基板２の周辺領域７において、反射防止膜４３-1、界面準位抑制膜４３-2、エッチングストップ膜４３-3、さらにはセンサ基板２の表面層に、配線溝８ａ’を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、エッチングストップ４３-3からセンサ基板２の表面層までをエッチングする。エッチングの終了後にはレジストパターンを除去する。   Thereafter, in the peripheral region 7 of the sensor substrate 2, an antireflection film 43-1, an interface state suppressing film 43-2, an etching stop film 43-3, and a wiring groove 8a ′ are formed in the surface layer of the sensor substrate 2. To do. At this time, etching is performed from the etching stop 43-3 to the surface layer of the sensor substrate 2 using a resist pattern not shown here as a mask. After the etching is completed, the resist pattern is removed.

［図１２Ｂ］
次に図１２Ｂに示すように、配線溝８ａ’の底部に、必要に応じた深さの各接続孔２３ａを形成する。これらの各接続孔２３ａは、第１実施形態と同様であり、センサ基板２の表面側に設けられた埋込配線２７または埋込配線３７の上部に達する各深さで形成される。その後は、第１実施形態において図５Ａ〜図５Ｃを用いて説明した手順と同様の手順を行う。 [FIG. 12B]
Next, as shown in FIG. 12B, each connection hole 23a having a depth as required is formed in the bottom of the wiring groove 8a ′. Each of these connection holes 23a is the same as in the first embodiment, and is formed at each depth reaching the upper part of the embedded wiring 27 or the embedded wiring 37 provided on the surface side of the sensor substrate 2. Thereafter, a procedure similar to the procedure described with reference to FIGS. 5A to 5C in the first embodiment is performed.

［図１２Ｃ］
以上により図１２Ｃに示すように、配線溝８ａ’および接続孔２３ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で一体に埋め込むと共に埋込配線２７または埋込配線３７に接続された配線８と貫通ビア２３とを形成する。 [FIG. 12C]
Thus, as shown in FIG. 12C, the isolation insulating film 24 having a laminated structure is formed on the inner walls of the wiring trench 8a ′ and the connection hole 23a, and the interior of these is integrally embedded with copper (Cu) and the embedded wiring 27 or The wiring 8 connected to the embedded wiring 37 and the through via 23 are formed.

［図１３Ａ］
その後、図１３Ａに示すように、配線８およびエッチングストップ膜４３-3上を覆う状態で、配線８を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４３-4を成膜する。ここでは例えばキャップ膜として、窒化シリコン膜を７０ｎｍの膜厚で成膜する。これにより、センサ基板２の受光面Ａ上に、反射防止膜４３-1、界面準位抑制膜４３-2、エッチングストップ膜４３-3、およびキャップ膜４３-4をこの順に積層させた４層構造の絶縁層４３を形成する。尚、最上層の窒化シリコンからなるキャップ膜４３-4上には、さらに必要に応じて酸化シリコン膜を成膜しても良い。 [FIG. 13A]
Thereafter, as shown in FIG. 13A, a cap film 43-4 having an effect of preventing diffusion of copper (Cu) constituting the wiring 8 is formed in a state of covering the wiring 8 and the etching stop film 43-3. Here, as a cap film, for example, a silicon nitride film is formed with a thickness of 70 nm. Thus, the four layers in which the antireflection film 43-1, the interface state suppressing film 43-2, the etching stop film 43-3, and the cap film 43-4 are laminated in this order on the light receiving surface A of the sensor substrate 2. An insulating layer 43 having a structure is formed. A silicon oxide film may be further formed on the cap film 43-4 made of the uppermost silicon nitride as necessary.

以上のようにして積層構造の絶縁層４３および配線８を形成した後、絶縁層４３において画素領域４に対応する部分を選択的に薄膜化し、これにより絶縁層４３に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、窒化シリコン（ＳｉＮ）からなるキャップ膜４３-4およびエッチングストップ膜４３-3をエッチングする。   After forming the insulating layer 43 and the wiring 8 having a stacked structure as described above, a portion corresponding to the pixel region 4 in the insulating layer 43 is selectively thinned, thereby forming a step structure in the insulating layer 43. At this time, using the resist pattern not shown here as a mask, the cap film 43-4 and the etching stop film 43-3 made of silicon nitride (SiN) are etched.

以上により、センサ基板２における受光面Ａ上には、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造であって、画素領域４上において薄膜化したキャビティ構造の絶縁層４３が設けられた状態となる。このような状態において、画素領域４には、反射防止膜４３-1と界面準位抑制膜４３-2のみが残される。一方、周辺領域７には、４層構造の絶縁層４３がそのまま残される。   As described above, on the light receiving surface A of the sensor substrate 2, the cavity region insulating layer 43 has a stepped structure in which the film thickness of the pixel region 4 is thinner than the film thickness of the peripheral region 7. It will be in the state provided. In such a state, only the antireflection film 43-1 and the interface state suppression film 43-2 are left in the pixel region 4. On the other hand, the insulating layer 43 having a four-layer structure is left as it is in the peripheral region 7.

尚、絶縁層４３における薄膜部分は、配線８に影響のない範囲でできるだけ広範囲に設定されて良く、これによって絶縁層４３の段差形状が、以降に形成する透明平坦化膜の塗布ムラを悪化させることによって光電変換部２０への光入射に影響を及ぼすことを防止することは、第１実施形態と同様である。   Note that the thin film portion in the insulating layer 43 may be set as wide as possible without affecting the wiring 8, whereby the stepped shape of the insulating layer 43 deteriorates application unevenness of the transparent flattening film to be formed later. This prevents the light incident on the photoelectric conversion unit 20 from being affected as in the first embodiment.

［図１３Ｂ］
次に、図１３Ｂに示すように、絶縁層４３の段差下部にセンサ基板２を露出させる開口４３ａを形成し、次いで画素領域４における絶縁層４３上に開口４３ａを介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６には、各光電変換部２０に対応する受光開口１６ａを設ける。以上の工程は、第１実施形態において図６Ｃを用いて説明した手順と同様の手順で行う。また、このような遮光膜１６は、絶縁層４３の段差上部で除去され、段差下部を広く覆う形状で良く、これにより、絶縁層４３の段差を広い範囲で軽減することができることも第１実施形態と同様である。 [FIG. 13B]
Next, as shown in FIG. 13B, an opening 43a for exposing the sensor substrate 2 is formed below the step of the insulating layer 43, and then the sensor substrate 2 is grounded on the insulating layer 43 in the pixel region 4 through the opening 43a. The light shielding film 16 is patterned. The light shielding film 16 is provided with a light receiving opening 16 a corresponding to each photoelectric conversion unit 20. The above steps are performed in the same procedure as that described with reference to FIG. 6C in the first embodiment. Further, such a light shielding film 16 may be removed in the upper part of the step of the insulating layer 43 and cover the lower part of the step so that the step of the insulating layer 43 can be reduced over a wide range. It is the same as the form.

［図１１］
以上の後には先の図１１に示したように、遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を、スピンコート法のような塗布法によって成膜する。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応する各オンチップレンズ１９を形成する。また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-3を完成させる。 [Fig. 11]
After the above, as shown in FIG. 11, the transparent protective film 17 made of a light-transmitting material is formed by a coating method such as a spin coating method so as to cover the light shielding film 16. Next, each color filter 18 corresponding to the photoelectric conversion unit 20 is formed on the transparent protective film 17, and each on-chip lens 19 corresponding to the photoelectric conversion unit 20 is formed thereon. Further, the exposed surface of the circuit board 9 is polished to make the circuit board 9 thin, and the via 33 is exposed to form the through via 33. Thereafter, a protective film 9c is formed on the circuit board 9 so as to cover the through via 33, and a pad opening 33a exposing the through via 33 is formed, thereby completing the solid-state imaging device 1-3.

＜第３実施形態の効果＞
以上説明した構成の固体撮像装置１-3は、第1実施形態の固体撮像装置と同様に、周辺領域７に配線８を設けた裏面照射型であり、受光面Ａ上には画素領域４で膜厚が薄い段差構造の絶縁層４３を設け、この上部にオンチップレンズ１９を設けた構成である。したがって、第1実施形態と同様に、配線８のパターン精度を確保しつつ、オンチップレンズ１９と受光面Ａとの距離を小さくして光電変換部２０においての受光特性の向上を図ることが可能である。また第１実施形態と同様に、受光面Ａをエッチングダメージに晒すことなく良好に保つことも可能である。 <Effect of the third embodiment>
The solid-state imaging device 1-3 having the above-described configuration is a back-illuminated type in which the wiring 8 is provided in the peripheral region 7 as in the solid-state imaging device of the first embodiment, and the pixel region 4 is formed on the light receiving surface A. The insulating layer 43 having a thin step structure is provided, and the on-chip lens 19 is provided thereon. Therefore, as in the first embodiment, it is possible to improve the light receiving characteristics in the photoelectric conversion unit 20 by reducing the distance between the on-chip lens 19 and the light receiving surface A while ensuring the pattern accuracy of the wiring 8. It is. Further, similarly to the first embodiment, the light receiving surface A can be kept good without being exposed to etching damage.

尚、本第３実施形態においては、配線８を埋め込む配線溝８ａ’を、センサ基板２と絶縁層４３の下部とに設けた構成を説明した。しかしながら、配線溝８ａ’をセンサ基板２のみに形成し、センサ基板２に対して完全に埋め込まれた配線８としても良い。この場合であっても、絶縁層４３は、周辺領域７においては配線８上を覆うのに必要な膜厚に確保され、画素領域４においてはこれよりも薄い膜厚に薄膜化された段差構造とすることで同様の効果を得ることができる。   In the third embodiment, the configuration in which the wiring groove 8 a ′ for embedding the wiring 8 is provided in the sensor substrate 2 and the lower portion of the insulating layer 43 has been described. However, the wiring groove 8 a ′ may be formed only on the sensor substrate 2 and the wiring 8 completely embedded in the sensor substrate 2 may be used. Even in this case, the insulating layer 43 is ensured to have a film thickness necessary for covering the wiring 8 in the peripheral region 7, and a step structure in which the insulating layer 43 is thinned to a film thickness thinner than this in the pixel region 4. By doing so, the same effect can be obtained.

≪第４実施形態≫
＜固体撮像装置の構成＞
（段差構造の絶縁層と積層配線を設けた例）
図１４は、第４実施形態の固体撮像装置１-4の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第４実施形態の固体撮像装置１-4の構成を説明する。 << Fourth Embodiment >>
<Configuration of solid-state imaging device>
(Example of providing a stepped structure insulating layer and laminated wiring)
FIG. 14 is a principal cross-sectional view showing the configuration of the solid-state imaging device 1-4 of the fourth embodiment, and is a cross-sectional view near the boundary between the pixel region 4 and the peripheral region 7 in FIG. Hereinafter, the configuration of the solid-state imaging device 1-4 according to the fourth embodiment will be described based on the cross-sectional view of the main part.

図１４に示す第４実施形態の固体撮像装置１-4が、図２を用いて説明した第１実施形態の固体撮像装置と異なるところは、段差構造を有する絶縁層４５の層構造と、配線４７の構成にあり、他の構成は第１実施形態と同様である。   The solid-state imaging device 1-4 of the fourth embodiment shown in FIG. 14 differs from the solid-state imaging device of the first embodiment described with reference to FIG. 2 in that the layer structure of the insulating layer 45 having a step structure and the wiring The other configurations are the same as those in the first embodiment.

すなわち絶縁層４５は、受光面側から順に反射防止膜４５-1、界面準位抑制膜４５-2、エッチングストップ膜４５-3、キャップ膜４５-4、および酸化シリコンからなる層間膜４５-5の５層構造である。このような５層構造の絶縁層４５は、画素領域４においては、反射防止膜４５-1と界面準位抑制膜４５-2との２層構造に薄型化されており、これによって画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造となっている。   That is, the insulating layer 45 includes an antireflection film 45-1, an interface state suppressing film 45-2, an etching stop film 45-3, a cap film 45-4, and an interlayer film 45-5 made of silicon oxide in this order from the light receiving surface side. The five-layer structure. Such a five-layered insulating layer 45 is thinned in the pixel region 4 into a two-layer structure of an antireflection film 45-1 and an interface state suppression film 45-2. The step thickness structure is smaller than the thickness of the peripheral region 7.

以上のような積層構造の絶縁層４５において周辺領域７の厚膜部分では、センサ基板２を貫通して設けられた貫通ビア２３が、エッチングストップ膜４５-3の表面にまで延設されている。   In the insulating layer 45 having the laminated structure as described above, in the thick film portion of the peripheral region 7, the through via 23 provided through the sensor substrate 2 extends to the surface of the etching stop film 45-3. .

また配線４７は、周辺領域７における絶縁層４５の厚膜部分上にパターン形成されている。この配線４７は、例えばアルミニウムのようなエッチング可能な導電性材料で構成され、絶縁層４５の上層を構成するキャップ膜４５-4および層間膜４５-5に設けた接続孔を介して貫通ビア２３に接続されている。このような配線４７は、絶縁性の保護膜４９で覆われている。   The wiring 47 is patterned on the thick film portion of the insulating layer 45 in the peripheral region 7. The wiring 47 is made of an electrically conductive material that can be etched, such as aluminum, and the through via 23 is formed through a connection hole provided in the cap film 45-4 and the interlayer film 45-5 that constitute the upper layer of the insulating layer 45. It is connected to the. Such wiring 47 is covered with an insulating protective film 49.

＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-4の製造方法を図１５〜図１６の断面工程図に基づいて説明する。 <Method for Manufacturing Solid-State Imaging Device>
Next, a method for manufacturing the solid-state imaging device 1-4 having the above-described configuration will be described with reference to cross-sectional process diagrams in FIGS.

［図１５Ａ］
先ず図１５Ａに示すように、センサ基板２と回路基板とを貼り合わせ、必要に応じてセンサ基板２の受光面Ａ側を薄膜化するまでを、第１実施形態で図３Ａを用いて説明したと同様に行う。その後、センサ基板２の受光面Ａ上に、例えば酸化ハフニウム（ＨｆＯ２）からなる反射防止膜４５-1、酸化シリコン（ＳｉＯ２）からなる界面準位抑制膜４５-2、および窒化シリコン（ＳｉＮ）からなるエッチングストップ膜４５-3をこの順に積層成膜する。以上の３層は、上述した段差構造を有する絶縁層（４５）の一部を構成する膜として成膜される。 [FIG. 15A]
First, as shown in FIG. 15A, the process until the sensor substrate 2 and the circuit board are bonded together and the light receiving surface A side of the sensor substrate 2 is thinned as necessary has been described with reference to FIG. 3A in the first embodiment. Do the same as Thereafter, on the light receiving surface A of the sensor substrate 2, for example, an antireflection film 45-1 made of hafnium oxide (HfO 2 ), an interface state suppression film 45-2 made of silicon oxide (SiO 2 ), and silicon nitride (SiN) Are formed in this order. The above three layers are formed as films constituting a part of the insulating layer (45) having the step structure described above.

その後、センサ基板２の周辺領域７において、エッチングストップ膜４５-3、界面準位抑制膜４５-2、反射防止膜４５-1、センサ基板２、および配線層２ａを構成する層間絶縁膜２６に、必要に応じた深さの各接続孔２３ａを形成する。これらの各接続孔２３ａは、第１実施形態と同様であり、埋込配線２７または埋込配線３７の上部に達する各深さで形成される。   Thereafter, in the peripheral region 7 of the sensor substrate 2, the etching stop film 45-3, the interface state suppressing film 45-2, the antireflection film 45-1, the sensor substrate 2, and the interlayer insulating film 26 constituting the wiring layer 2a are formed. Each connection hole 23a having a depth as required is formed. Each of these connection holes 23 a is the same as that in the first embodiment, and is formed at each depth reaching the upper portion of the embedded wiring 27 or the embedded wiring 37.

［図１５Ｂ］
次に図１５Ｂに示すように、接続孔２３ａの内壁に、積層構造の分離絶縁膜２４を形成し、これらの内部を銅（Ｃｕ）で埋め込むことにより、各接続孔２３ａ内に埋込配線２７および埋込配線３７に接続された貫通ビア２３を形成する。このような分離絶縁膜２４および貫通ビア２３は、第１実施形態において図５Ａ〜図５Ｃを用いて説明した手順と同様の手順で形成することができる。 [FIG. 15B]
Next, as shown in FIG. 15B, an isolation insulating film 24 having a laminated structure is formed on the inner wall of the connection hole 23a, and the inside thereof is embedded with copper (Cu), whereby embedded wiring 27 is formed in each connection hole 23a. The through via 23 connected to the embedded wiring 37 is formed. Such an isolation insulating film 24 and the through via 23 can be formed by a procedure similar to the procedure described with reference to FIGS. 5A to 5C in the first embodiment.

［図１５Ｃ］
次いで図１５Ｃに示すように、貫通ビア２３およびエッチングストップ膜４５-3を覆う状態で、貫通ビア２３を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４５-4として、例えば窒化シリコン膜を７０ｎｍの膜厚で成膜する。さらにこの上部に、層間膜４５-5として、酸化シリコン膜を成膜する。これにより、センサ基板２の受光面Ａ上に、反射防止膜４５-1、界面準位抑制膜４５-2、エッチングストップ膜４５-3、キャップ膜４５-4、および層間膜４５-5をこの順に積層させた５層構造の絶縁層４５を形成する。 [FIG. 15C]
Next, as shown in FIG. 15C, as a cap film 45-4 having an effect of preventing diffusion of copper (Cu) constituting the through via 23 in a state of covering the through via 23 and the etching stop film 45-3, for example, a silicon nitride film Is formed with a film thickness of 70 nm. Further on this, a silicon oxide film is formed as an interlayer film 45-5. Thereby, the antireflection film 45-1, the interface state suppressing film 45-2, the etching stop film 45-3, the cap film 45-4, and the interlayer film 45-5 are formed on the light receiving surface A of the sensor substrate 2. An insulating layer 45 having a five-layer structure that is sequentially stacked is formed.

［図１６Ａ］
その後、図１６Ａに示すように、周辺領域７において、層間膜４５-5およびキャップ膜４５-4に、貫通ビア２３に達する各接続孔２３ｂを形成する。その後、接続孔２３ｂを介して貫通ビア２３に接続された配線４７を、層間膜４５-5上に形成する。この際、先ずスパッタ成膜法によって層間膜４５-5上にアルミニウムのような導電性材料膜を成膜し、次にこの上部に形成したレジストパターンをマスクにして導電性材料膜をエッチングすることにより、導電性材料膜をパターニングしてなる配線４７を形成する。以上の後には、必要に応じて配線４７を覆う保護膜４９を層間膜４５-5上に成膜する。尚、この保護膜４９も、絶縁層４５を構成する膜とすることもできる。 [FIG. 16A]
Thereafter, as shown in FIG. 16A, in the peripheral region 7, each connection hole 23b reaching the through via 23 is formed in the interlayer film 45-5 and the cap film 45-4. Thereafter, a wiring 47 connected to the through via 23 through the connection hole 23b is formed on the interlayer film 45-5. At this time, first, a conductive material film such as aluminum is formed on the interlayer film 45-5 by the sputtering film forming method, and then the conductive material film is etched using the resist pattern formed thereon as a mask. Thus, the wiring 47 formed by patterning the conductive material film is formed. After the above, a protective film 49 covering the wiring 47 is formed on the interlayer film 45-5 as necessary. The protective film 49 can also be a film constituting the insulating layer 45.

［図１６Ｂ］
次に図１６Ｂに示すように、絶縁層４５において画素領域４に対応する部分を選択的に薄膜化し、これにより絶縁層４５に段差構造を形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、保護膜４９、層間膜４５-5、キャップ膜４５-4、およびエッチングストップ膜４５-3をエッチングする。 [FIG. 16B]
Next, as shown in FIG. 16B, a portion corresponding to the pixel region 4 in the insulating layer 45 is selectively thinned, thereby forming a step structure in the insulating layer 45. At this time, the protective film 49, the interlayer film 45-5, the cap film 45-4, and the etching stop film 45-3 are etched using a resist pattern not shown here as a mask.

以上により、センサ基板における受光面Ａ上には、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造であって、画素領域４上において薄膜化したキャビティ構造の絶縁層４５が設けられた状態となる。このような状態において、画素領域４には、反射防止膜４５-1と界面準位抑制膜４５-2のみが残される。一方、周辺領域７には、５層構造の絶縁層４５および保護膜４９がそのまま残される。   As described above, the cavity structure insulating layer 45 having a step structure in which the film thickness of the pixel region 4 is thinner than the film thickness of the peripheral region 7 is formed on the light receiving surface A of the sensor substrate. It will be in the provided state. In such a state, only the antireflection film 45-1 and the interface state suppression film 45-2 are left in the pixel region 4. On the other hand, the insulating layer 45 and the protective film 49 having a five-layer structure are left as they are in the peripheral region 7.

尚、絶縁層４５における薄膜部分は、配線４７のレイアウトに影響のない範囲でできるだけ広範囲に設定されて良く、これによって絶縁層４５の段差形状が、以降に形成する透明平坦化膜の塗布ムラを悪化させることによって光電変換部２０への光入射に影響を及ぼすことを防止することは、第１実施形態と同様である。   Note that the thin film portion in the insulating layer 45 may be set as wide as possible without affecting the layout of the wiring 47, so that the stepped shape of the insulating layer 45 causes uneven application of the transparent flattening film to be formed later. It is the same as in the first embodiment to prevent the light incident on the photoelectric conversion unit 20 from being affected by the deterioration.

［図１６Ｃ］
次に、図１６Ｃに示すように、絶縁層４５の段差下部にセンサ基板２を露出させる開口４５ａを形成し、次いで画素領域４における絶縁層４５上に開口４５ａを介してセンサ基板２に接地された遮光膜１６をパターン形成する。この遮光膜１６には、各光電変換部２０に対応する受光開口１６ａを設ける。以上の工程は、第１実施形態において図６Ｃを用いて説明した手順と同様の手順で行う。また、このような遮光膜１６は、絶縁層４５の段差上部で除去され、段差下部を広く覆う形状で良く、これにより、絶縁層４５の段差を広い範囲で軽減することができることも第１実施形態と同様である。 [FIG. 16C]
Next, as shown in FIG. 16C, an opening 45 a that exposes the sensor substrate 2 is formed below the step of the insulating layer 45, and is then grounded to the sensor substrate 2 via the opening 45 a on the insulating layer 45 in the pixel region 4. The light shielding film 16 is patterned. The light shielding film 16 is provided with a light receiving opening 16 a corresponding to each photoelectric conversion unit 20. The above steps are performed in the same procedure as that described with reference to FIG. 6C in the first embodiment. Further, such a light shielding film 16 may be removed in the upper part of the step of the insulating layer 45 and cover the lower part of the step so that the step of the insulating layer 45 can be reduced over a wide range. It is the same as the form.

［図１４］
以上の後には先の図１４に示したように、遮光膜１６を覆う状態で光透過性を有する材料からなる透明保護膜１７を、スピンコート法のような塗布法によって成膜する。次に、透明保護膜１７上に、光電変換部２０に対応する各色のカラーフィルタ１８を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ１９を形成する。また回路基板９の露出面を研磨することで回路基板９を薄膜化し、ビア３３を露出させて貫通ビア３３とする。その後、貫通ビア３３を覆う状態で回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成する。さらに必要に応じて、アルミニウム等からなる配線４７上に、ここでの図示を省略した配線４７を露出するパッド開口を形成し、固体撮像装置１-4を完成させる。 [FIG. 14]
After the above, as shown in FIG. 14, the transparent protective film 17 made of a light-transmitting material is formed by a coating method such as a spin coating method so as to cover the light shielding film 16. Next, the color filters 18 of the respective colors corresponding to the photoelectric conversion unit 20 are formed on the transparent protective film 17, and the on-chip lens 19 corresponding to the photoelectric conversion unit 20 is further formed thereon. Further, the exposed surface of the circuit board 9 is polished to make the circuit board 9 thin, and the via 33 is exposed to form the through via 33. Thereafter, a protective film 9c is formed on the circuit board 9 so as to cover the through via 33, and a pad opening 33a exposing the through via 33 is formed. Further, if necessary, a pad opening that exposes the wiring 47 (not shown) is formed on the wiring 47 made of aluminum or the like to complete the solid-state imaging device 1-4.

＜第４実施形態の効果＞
以上説明した構成の固体撮像装置１-4は、第1実施形態の固体撮像装置と同様に、周辺領域７に配線４７を設けた裏面照射型であり、受光面Ａ上には画素領域４で膜厚が薄い段差構造の絶縁層４５を設け、この上部にオンチップレンズ１９を設けた構成である。したがって、配線４７の構成に必要な膜厚の絶縁層４５を周辺領域７に残しつつ、画素領域４においてはオンチップレンズ１９と受光面Ａとの距離を小さくして光電変換部２０においての受光特性の向上を図ることが可能である。また第１実施形態と同様に、受光面Ａをエッチングダメージに晒すことなく良好に保つことも可能である。 <Effects of Fourth Embodiment>
The solid-state imaging device 1-4 having the above-described configuration is a back-illuminated type in which the wiring 47 is provided in the peripheral region 7 as in the solid-state imaging device of the first embodiment. The insulating layer 45 having a thin step structure is provided, and the on-chip lens 19 is provided thereon. Therefore, while the insulating layer 45 having a film thickness necessary for the configuration of the wiring 47 is left in the peripheral region 7, the distance between the on-chip lens 19 and the light receiving surface A is reduced in the pixel region 4 to receive light in the photoelectric conversion unit 20. It is possible to improve the characteristics. Further, similarly to the first embodiment, the light receiving surface A can be kept good without being exposed to etching damage.

≪６．第５実施形態≫
（センサ基板内の配線の接続にシェアコンを設けた例）
図１７は、第５実施形態の固体撮像装置１-5の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第５実施形態の固体撮像装置１-5の構成を説明する。 ≪6. Fifth embodiment >>
(Example of providing a share capacitor to connect the wiring in the sensor board)
FIG. 17 is a cross-sectional view of the principal part showing the configuration of the solid-state imaging device 1-5 of the fifth embodiment, and is a cross-sectional view near the boundary between the pixel region 4 and the peripheral region 7 in FIG. Hereinafter, the configuration of the solid-state imaging device 1-5 of the fifth embodiment will be described based on the cross-sectional view of the main part.

図１７に示す変形例の固体撮像装置１-5が、図２を用いて説明した第１実施形態の固体撮像装置と異なるところは、貫通ビア５１の構成および絶縁層５３の層構造にあり、その他の構成は第１実施形態と同様である。   17 differs from the solid-state imaging device according to the first embodiment described with reference to FIG. 2 in the configuration of the through via 51 and the layer structure of the insulating layer 53. Other configurations are the same as those of the first embodiment.

すなわち貫通ビア５１は、例えば配線層２ａに設けた埋込配線２７と、配線層９ａに設けた埋込配線３７との間を接続する、いわゆるシェアコンであって、これらの埋込配線２７と埋込配線３７との間を接続する配線として設けられている。このような配線として一体形成された貫通ビア５１は、高さが異なる底面において埋込配線２７と埋込配線３７とに接続されている。また、貫通ビア５１は、センサ基板２の受光面Ａの上方に突出しており、突出した上部が絶縁層５３に埋め込まれている。   That is, the through via 51 is a so-called share capacitor that connects, for example, the embedded wiring 27 provided in the wiring layer 2a and the embedded wiring 37 provided in the wiring layer 9a. It is provided as a wiring for connecting to the embedded wiring 37. The through via 51 integrally formed as such wiring is connected to the embedded wiring 27 and the embedded wiring 37 on the bottom surfaces having different heights. Further, the through via 51 protrudes above the light receiving surface A of the sensor substrate 2, and the protruding upper portion is embedded in the insulating layer 53.

このような配線を兼ねる貫通ビア５１は、絶縁層５３からセンサ基板２を貫通してさらに配線層２ａに設けられた接続孔５１ａ内に、分離絶縁膜２４を介して埋め込まれた導電性材料によって構成されている。   The through via 51 also serving as the wiring is made of a conductive material embedded through the insulating insulating film 24 in the connection hole 51a provided through the sensor substrate 2 from the insulating layer 53 and further provided in the wiring layer 2a. It is configured.

絶縁層５３は、画素領域４の膜厚が周辺領域７の膜厚よりも薄い段差構造を有しており、例えば異なる絶縁材料を用いた積層膜として構成されていることは第1実施形態と同様である。このような絶縁層５３は、一例として受光面側から順に反射防止膜５３-1、界面準位抑制膜５３-2、エッチングストップ膜５３-3、キャップ膜５３-4の４層構造である。例えば反射防止膜５３-1は酸化ハフニウム（ＨｆＯ２）膜からなる。界面準位抑制膜５３-2は酸化シリコン（ＳｉＯ２）膜からなる。エッチングストップ膜５３-3は、窒化シリコン（ＳｉＮ）からなる。さらにキャップ膜５３-4は窒化シリコン（ＳｉＮ）からなる。 The insulating layer 53 has a step structure in which the film thickness of the pixel region 4 is thinner than the film thickness of the peripheral region 7. For example, the insulating layer 53 is configured as a laminated film using different insulating materials as in the first embodiment. It is the same. As an example, the insulating layer 53 has a four-layer structure of an antireflection film 53-1, an interface state suppression film 53-2, an etching stop film 53-3, and a cap film 53-4 in this order from the light receiving surface side. For example, the antireflection film 53-1 is made of a hafnium oxide (HfO 2 ) film. The interface state suppression film 53-2 is made of a silicon oxide (SiO 2 ) film. The etching stop film 53-3 is made of silicon nitride (SiN). Further, the cap film 53-4 is made of silicon nitride (SiN).

このような４層構造の絶縁層５３は、画素領域４においては、反射防止膜５３-1と界面準位抑制膜５３-2との２層構造に薄型化されている。また絶縁層５３において周辺領域７の厚膜部分では、上層から２番目のエッチングストップ膜５３-3から下層に設けられた接続孔５１ａに、上述した配線としても貫通ビア５１が延設されている。   The insulating layer 53 having such a four-layer structure is thinned into a two-layer structure of an antireflection film 53-1 and an interface state suppression film 53-2 in the pixel region 4. Further, in the thick film portion of the peripheral region 7 in the insulating layer 53, the through via 51 is also extended as the above-described wiring into the connection hole 51a provided in the lower layer from the second etching stop film 53-3 from the upper layer. .

このような構成の固体撮像装置１-5の製造は、第４実施形態において図１５Ａを用いて説明した接続孔２３ａの形成において、埋込配線２７と埋込配線３７との両方の上部に1つの接続孔５１ａが配置されるようにパターニングを行う。次いで、図１５Ｂを用いて説明した手順と同様の手順を行うことにより、接続孔５１ａ内に分離絶縁膜２４を介して銅（Ｃｕ）を埋め込んだ貫通ビア５１を、埋込配線２７と埋込配線３７とに接続された配線として形成する。次に、キャップ膜５３-4の成膜、画素領域４におけるキャップ膜５３-4およびエッチングストップ膜５３-3の選択的な除去を行うことで、絶縁層５３を段差構造とする。以上の後には他の実施形態で説明したと同様の手順を行うことにより、受光開口１６ａを有する遮光膜１６、透明保護膜１７、カラーフィルタ１８、およびオンチップレンズ１９を形成する。また、回路基板９を薄膜化してビア３３を露出させて貫通ビア３３とし、回路基板９上に保護膜９ｃを成膜し、貫通ビア３３を露出するパッド開口３３ａを形成することにより、固体撮像装置１-5を完成させる。   The solid-state imaging device 1-5 having such a configuration is manufactured by forming 1 on both the embedded wiring 27 and the embedded wiring 37 in the formation of the connection hole 23a described with reference to FIG. 15A in the fourth embodiment. Patterning is performed so that two connection holes 51a are arranged. Next, by performing a procedure similar to the procedure described with reference to FIG. 15B, the through via 51 in which copper (Cu) is embedded in the connection hole 51a via the isolation insulating film 24 is embedded in the embedded wiring 27. It is formed as a wiring connected to the wiring 37. Next, by forming the cap film 53-4 and selectively removing the cap film 53-4 and the etching stop film 53-3 in the pixel region 4, the insulating layer 53 has a step structure. After the above, the same procedure as described in other embodiments is performed to form the light shielding film 16, the transparent protective film 17, the color filter 18, and the on-chip lens 19 having the light receiving openings 16a. Further, the circuit board 9 is thinned to expose the vias 33 to form the through vias 33, the protective film 9c is formed on the circuit board 9, and the pad openings 33a exposing the through vias 33 are formed. Complete device 1-5.

＜第５実施形態の効果＞
以上説明した構成の固体撮像装置１-5は、第1実施形態の固体撮像装置と同様に、周辺領域７に配線としての貫通ビア５１を設けた裏面照射型であり、受光面Ａ上には画素領域４で膜厚が薄い段差構造の絶縁層５３を設け、この上部にオンチップレンズ１９を設けた構成である。したがって、配線としての貫通ビア５１の構成に必要な膜厚の絶縁層５３を周辺領域７に残しつつ、画素領域４においてはオンチップレンズ１９と受光面Ａとの距離を小さくして光電変換部２０においての受光特性の向上を図ることが可能である。また第１実施形態と同様に、受光面Ａをエッチングダメージに晒すことなく良好に保つことも可能である。 <Effect of Fifth Embodiment>
The solid-state imaging device 1-5 having the above-described configuration is a back-illuminated type in which a through via 51 as a wiring is provided in the peripheral region 7 as in the solid-state imaging device of the first embodiment. In the pixel region 4, the insulating layer 53 having a thin step structure is provided, and the on-chip lens 19 is provided on the insulating layer 53. Therefore, while leaving the insulating layer 53 having a film thickness necessary for the configuration of the through via 51 as the wiring in the peripheral region 7, the distance between the on-chip lens 19 and the light receiving surface A is reduced in the pixel region 4, and the photoelectric conversion unit. The light receiving characteristics at 20 can be improved. Further, similarly to the first embodiment, the light receiving surface A can be kept good without being exposed to etching damage.

尚、上述した第１実施形態〜第５実施形態においては、裏面照射型の固体撮像装置の一例として三次元構造の固体撮像装置に本技術を適用した構成を説明した。しかしながら本技術は、三次元構造に限定されることなく裏面照射型の固体撮像装置に広く適用可能である。また段差構造を有する絶縁層は、各実施形態で説明した積層構造に限定されることはなく、配線の形成および受光特性の向上に適する様々な積層構造を適用することができる。   In the first to fifth embodiments described above, the configuration in which the present technology is applied to a solid-state imaging device having a three-dimensional structure as an example of a back-illuminated solid-state imaging device has been described. However, the present technology is not limited to a three-dimensional structure, and can be widely applied to back-illuminated solid-state imaging devices. The insulating layer having a step structure is not limited to the stacked structure described in each embodiment, and various stacked structures suitable for forming a wiring and improving light receiving characteristics can be applied.

≪７．固体撮像装置を用いた電子機器の一例≫
上述の実施形態で説明した本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。 ≪7. Example of electronic equipment using solid-state imaging device >>
The solid-state imaging device according to the present technology described in the above embodiment is applied to an electronic device such as a camera system such as a digital camera or a video camera, a mobile phone having an imaging function, or another device having an imaging function. Can be applied.

図１８は、本技術に係る電子機器の一例として、固体撮像装置を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９０は、固体撮像装置９１と、固体撮像装置９１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置９１を駆動する駆動回路９５と、固体撮像装置９１の出力信号を処理する信号処理回路９６とを有する。   FIG. 18 is a configuration diagram of a camera using a solid-state imaging device as an example of an electronic apparatus according to the present technology. The camera according to the present embodiment is an example of a video camera capable of capturing still images or moving images. The camera 90 includes a solid-state imaging device 91, an optical system 93 that guides incident light to the light receiving sensor unit of the solid-state imaging device 91, a shutter device 94, a drive circuit 95 that drives the solid-state imaging device 91, and the solid-state imaging device 91. And a signal processing circuit 96 for processing the output signal.

固体撮像装置９１は、上述した実施形態で説明した構成の固体撮像装置が適用される。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置９１の撮像面上に結像させる。これにより、固体撮像装置９１内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置９１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像装置９１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置９１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置９１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置９１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。   As the solid-state imaging device 91, the solid-state imaging device having the configuration described in the above-described embodiment is applied. The optical system (optical lens) 93 forms image light (incident light) from the subject on the imaging surface of the solid-state imaging device 91. Thereby, signal charges are accumulated in the solid-state imaging device 91 for a certain period. Such an optical system 93 may be an optical lens system including a plurality of optical lenses. The shutter device 94 controls the light irradiation period and the light shielding period for the solid-state imaging device 91. The drive circuit 95 supplies drive signals to the solid-state imaging device 91 and the shutter device 94, and controls the signal output operation to the signal processing circuit 96 of the solid-state imaging device 91 and the shutter device by the supplied drive signal (timing signal). 94 shutter operation is controlled. That is, the drive circuit 95 performs a signal transfer operation from the solid-state imaging device 91 to the signal processing circuit 96 by supplying a drive signal (timing signal). The signal processing circuit 96 performs various signal processing on the signal transferred from the solid-state imaging device 91. The video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.

以上説明した本実施形態に係る電子機器によれば、上述した第1実施形態〜第５実施形態の何れかの受光特性の良好な固体撮像装置を用いたことにより、撮像機能を有する電子機器における高精彩な撮像な撮像や小型化を達成することが可能になる。   According to the electronic device according to the present embodiment described above, in the electronic device having an imaging function by using the solid-state imaging device having good light receiving characteristics of any of the first to fifth embodiments described above. High-definition imaging and downsizing can be achieved.

尚、本技術は以下のような構成も取ることができる。   In addition, this technique can also take the following structures.

（１）
光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記受光面上に設けられ、前記画素領域の膜厚が当該画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層と、
前記受光面側における前記周辺領域に設けられた配線と、
前記絶縁層上において前記光電変換部に対応する各位置に設けられたオンチップレンズとを備えた
固体撮像装置。 (1)
A sensor substrate having a pixel region in which photoelectric conversion portions are arrayed;
A drive circuit provided on the surface side opposite to the light receiving surface for the photoelectric conversion unit in the sensor substrate;
An insulating layer provided on the light receiving surface and having a step structure that is thinner than a film thickness of a peripheral region provided on the outside of the pixel region;
Wiring provided in the peripheral region on the light receiving surface side;
A solid-state imaging device comprising: an on-chip lens provided at each position corresponding to the photoelectric conversion unit on the insulating layer.

（２）
前記配線は、前記絶縁層に埋め込まれた埋込配線として設けられている
（１）記載の固体撮像装置。 (2)
The solid-state imaging device according to (1), wherein the wiring is provided as an embedded wiring embedded in the insulating layer.

（３）
前記配線は、前記センサ基板の受光面側に埋め込まれた埋込配線として設けられている
（１）または（２）記載の固体撮像装置。 (3)
The solid-state imaging device according to (1) or (2), wherein the wiring is provided as an embedded wiring embedded on the light receiving surface side of the sensor substrate.

（４）
前記画素領域における前記絶縁層と前記オンチップレンズとの間には、前記光電変換部に対応した受光開口を有する遮光膜が設けられている
（１）〜（３）の何れかに記載の固体撮像装置。 (4)
A light-shielding film having a light-receiving opening corresponding to the photoelectric conversion portion is provided between the insulating layer and the on-chip lens in the pixel region. (Solid according to any one of (1) to (3)) Imaging device.

（５）
前記絶縁層は、異なる材料を用いて構成された積層構造であり、
前記画素領域においては、前記絶縁層において積層構造の上層部分を構成する膜が除去されている
（１）〜（４）の何れかに記載の固体撮像装置。 (5)
The insulating layer is a laminated structure configured using different materials,
The solid-state imaging device according to any one of (1) to (4), wherein a film that forms an upper layer portion of the laminated structure is removed from the insulating layer in the pixel region.

（６）
前記絶縁層は、前記周辺領域にパターン形成された絶縁パターンと、当該絶縁パターンを覆う状態で前記センサ基板上に設けられた絶縁膜とを含み、
前記画素領域には、前記絶縁膜が設けられている
（１）〜（４）の何れかに記載の固体撮像装置。 (6)
The insulating layer includes an insulating pattern patterned in the peripheral region, and an insulating film provided on the sensor substrate so as to cover the insulating pattern,
The solid-state imaging device according to any one of (1) to (4), wherein the insulating film is provided in the pixel region.

（７）
前記センサ基板の表面側には、前記駆動回路を有する回路基板が貼り合わせられた
（１）〜（６）の何れかに記載の固体撮像装置。 (7)
The solid-state imaging device according to any one of (1) to (6), wherein a circuit board having the drive circuit is bonded to the front surface side of the sensor board.

（８）
前記センサ基板には、前記受光面側の前記配線と前記表面側に配置された前記駆動回路とを接続する貫通ビアが設けられている
（１）〜（７）の何れかに記載の固体撮像装置。 (8)
The sensor substrate is provided with a through via that connects the wiring on the light receiving surface side and the driving circuit disposed on the front surface side. (1) to (7) apparatus.

（９）
前記配線は、前記貫通ビアと一体に形成されている
（８）記載の固体撮像装置。 (9)
The solid-state imaging device according to (8), wherein the wiring is formed integrally with the through via.

（１０）
前記遮光膜は、前記絶縁層の薄膜部分に形成された開口を介して前記センサ基板に接地されている
（４）記載の固体撮像装置。 (10)
The solid-state imaging device according to (4), wherein the light shielding film is grounded to the sensor substrate through an opening formed in a thin film portion of the insulating layer.

（１１）
センサ基板に設定された画素領域に光電変換部を配列形成することと、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記センサ基板における前記受光面上に絶縁層を成膜することと、
前記受光面側において、前記画素領域の外側に設けられた周辺領域に配線を形成することと、
前記絶縁層および前記配線を形成した後、当該絶縁層において前記画素領域に対応する部分を前記周辺領域に対して選択的に薄膜化することにより当該絶縁層に段差構造を形成することと、
前記段差構造が形成された前記絶縁層上において前記光電変換部に対応する各位置にオンチップレンズを形成することを含む
固体撮像装置の製造方法。 (11)
Arraying photoelectric conversion portions in a pixel region set on the sensor substrate;
Forming a driving circuit on the surface side opposite to the light receiving surface for the photoelectric conversion unit in the sensor substrate;
Forming an insulating layer on the light receiving surface of the sensor substrate;
Forming a wiring in a peripheral region provided outside the pixel region on the light receiving surface side;
After forming the insulating layer and the wiring, forming a step structure in the insulating layer by selectively thinning a portion corresponding to the pixel region in the insulating layer with respect to the peripheral region;
The manufacturing method of a solid-state imaging device including forming an on-chip lens in each position corresponding to the photoelectric conversion part on the insulating layer in which the level difference structure was formed.

（１２）
前記配線を形成する際には、前記絶縁層に埋め込まれた埋込配線として当該配線を形成する
（１１）記載の固体撮像装置の製造方法。 (12)
When forming the wiring, the wiring is formed as an embedded wiring embedded in the insulating layer. (11) The method for manufacturing a solid-state imaging device according to (11).

（１３）
前記絶縁層を成膜する際には、異なる材料を用いて構成された積層構造として当該絶縁層を成膜し、
前記絶縁層に段差構造を形成する際には、当該絶縁層において積層構造の上層部分を構成する膜を、下層部分を構成する膜に対して選択的に除去する
（１１）または（１２）に記載の固体撮像装置の製造方法。 (13)
When forming the insulating layer, the insulating layer is formed as a laminated structure composed of different materials,
When the step structure is formed in the insulating layer, the film constituting the upper layer portion of the laminated structure in the insulating layer is selectively removed with respect to the film constituting the lower layer portion (11) or (12) The manufacturing method of the solid-state imaging device of description.

（１４）
光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記受光面上に設けられ、前記画素領域の膜厚が当該画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層と、
前記受光面側における前記周辺領域に設けられた配線と、
前記絶縁層上において前記光電変換部に対応する各位置に設けられたオンチップレンズと、
前記光電変換部に入射光を導く光学系を備えた
電子機器。 (14)
A sensor substrate having a pixel region in which photoelectric conversion portions are arrayed;
A drive circuit provided on the surface side opposite to the light receiving surface for the photoelectric conversion unit in the sensor substrate;
An insulating layer provided on the light receiving surface and having a step structure that is thinner than a film thickness of a peripheral region provided on the outside of the pixel region;
Wiring provided in the peripheral region on the light receiving surface side;
An on-chip lens provided at each position corresponding to the photoelectric conversion unit on the insulating layer;
An electronic apparatus comprising an optical system that guides incident light to the photoelectric conversion unit.

１-1，１-2，１-3，１-4，１-5…固体撮像装置、２…センサ基板、４…画素領域、７…周辺領域、８，４７…配線、９…回路基板、１０〜１３…駆動回路、１４，４１，４３，４５，５３…絶縁層、１６…遮光膜、１６ａ…受光開口、１９…オンチップレンズ、２０…光電変換部、２３，５１…貫通ビア（配線）、９０…電子機器、９３…光学系、Ａ…受光面、Ｂ…絶縁パターン   1-1, 1-2, 1-3, 1-4, 1-5 ... solid-state imaging device, 2 ... sensor substrate, 4 ... pixel region, 7 ... peripheral region, 8, 47 ... wiring, 9 ... circuit substrate, DESCRIPTION OF SYMBOLS 10-13 ... Drive circuit, 14, 41, 43, 45, 53 ... Insulating layer, 16 ... Light shielding film, 16a ... Light-receiving opening, 19 ... On-chip lens, 20 ... Photoelectric conversion part, 23, 51 ... Through-via (wiring) ), 90 ... electronic equipment, 93 ... optical system, A ... light receiving surface, B ... insulation pattern

Claims (15)

光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記受光面上に設けられ、前記画素領域の膜厚が当該画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層と、
前記受光面側における前記周辺領域に設けられた配線と、
前記絶縁層上において前記光電変換部に対応する各位置に設けられたオンチップレンズを備え、
前記配線は、少なくとも一部が前記受光面側から前記センサ基板に埋め込まれた埋込配線として設けられ、
前記絶縁層は、前記周辺領域において前記配線の上部を覆う膜を備えた
固体撮像装置。 A sensor substrate having a pixel region in which photoelectric conversion portions are arrayed;
A drive circuit provided on the surface side opposite to the light receiving surface for the photoelectric conversion unit in the sensor substrate;
An insulating layer provided on the light receiving surface and having a step structure that is thinner than a film thickness of a peripheral region provided on the outside of the pixel region;
Wiring provided in the peripheral region on the light receiving surface side;
On-chip lens provided on each position corresponding to the photoelectric conversion unit on the insulating layer,
The wiring is provided as an embedded wiring at least partially embedded in the sensor substrate from the light receiving surface side,
The solid-state imaging device, wherein the insulating layer includes a film that covers an upper portion of the wiring in the peripheral region. 前記配線の上部は、前記センサ基板から前記受光面側に突出している
請求項１記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein an upper portion of the wiring protrudes from the sensor substrate toward the light receiving surface. 前記配線の上部は、前記絶縁層に埋め込まれている
請求項１または２に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein an upper portion of the wiring is embedded in the insulating layer. 前記画素領域における前記絶縁層と前記オンチップレンズとの間には、前記光電変換部に対応した受光開口を有する遮光膜が設けられている
請求項１〜３の何れかに記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein a light-shielding film having a light-receiving opening corresponding to the photoelectric conversion unit is provided between the insulating layer and the on-chip lens in the pixel region. . 前記絶縁層は、異なる材料を用いて構成された積層構造であり、
前記画素領域においては、前記絶縁層において積層構造の上層部分を構成する膜が除去されている
請求項１〜４の何れかに記載の固体撮像装置。 The insulating layer is a laminated structure configured using different materials,
5. The solid-state imaging device according to claim 1, wherein in the pixel region, a film that forms an upper layer portion of a laminated structure is removed from the insulating layer. 前記絶縁層は、前記周辺領域にパターン形成された絶縁パターンと、当該絶縁パターンを覆う状態で前記センサ基板上に設けられた絶縁膜とを含み、
前記画素領域には、前記絶縁膜が設けられている
請求項１〜５の何れかに記載の固体撮像装置。 The insulating layer includes an insulating pattern patterned in the peripheral region, and an insulating film provided on the sensor substrate so as to cover the insulating pattern,
The solid-state imaging device according to claim 1, wherein the pixel region is provided with the insulating film. 前記センサ基板には、前記受光面側の前記配線と前記表面側に配置された前記駆動回路とを接続する貫通ビアが設けられている
請求項１〜６の何れかに記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the sensor substrate is provided with a through via that connects the wiring on the light receiving surface side and the driving circuit disposed on the front surface side. 前記センサ基板側の駆動回路を第１の駆動回路とし、当該センサ基板の表面側には、第２の駆動回路を有する回路基板が貼り合わせられた
請求項１〜７の何れかに記載の固体撮像装置。 8. The solid circuit according to claim 1 , wherein the driving circuit on the sensor board side is a first driving circuit, and a circuit board having a second driving circuit is bonded to the surface side of the sensor board. Imaging device. 前記センサ基板には、前記受光面側から前記センサ基板を貫通し、前記センサ基板側の第１の駆動回路と前記回路基板側の第２の駆動回路とに達する異なる高さの底面を有する貫通ビアが、前記配線として設けられている
請求項８記載の固体撮像装置。 The sensor board has a bottom surface with different heights that penetrates the sensor board from the light receiving surface side and reaches the first drive circuit on the sensor board side and the second drive circuit on the circuit board side . The solid-state imaging device according to claim 8, wherein a via is provided as the wiring. 前記センサ基板には、前記受光面側の前記配線と前記センサ基板側の第１の駆動回路とを接続する貫通ビアと、前記受光面側の前記配線と前記回路基板側の第２の駆動回路とを接続する貫通ビアとが設けられている
請求項８記載の固体撮像装置。 The sensor substrate includes a through via that connects the wiring on the light receiving surface side to the first drive circuit on the sensor substrate side, the wiring on the light receiving surface side, and a second drive circuit on the circuit board side . The solid-state imaging device according to claim 8, further comprising: a through via that connects the through via. 前記遮光膜は、前記絶縁層の薄膜部分に形成された開口を介して前記センサ基板に接地されている
請求項４記載の固体撮像装置。 The solid-state imaging device according to claim 4, wherein the light shielding film is grounded to the sensor substrate through an opening formed in a thin film portion of the insulating layer. センサ基板に設定された画素領域に光電変換部を配列形成することと、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記センサ基板における前記受光面上に絶縁層を成膜することと、
前記受光面側において、前記画素領域の外側に設けられた周辺領域に配線を形成することと、
前記絶縁層および前記配線を形成した後、当該絶縁層において前記画素領域に対応する部分を前記周辺領域に対して選択的に薄膜化することにより当該絶縁層に段差構造を形成することと、
前記段差構造が形成された前記絶縁層上において前記光電変換部に対応する各位置にオンチップレンズを形成することを含み、
前記絶縁層を成膜する際には、前記周辺領域において前記配線の上部を覆う膜を備えて当該絶縁層を形成し、
前記配線を形成する際には、少なくとも一部が前記受光面側から前記センサ基板に埋め込まれた埋込配線として当該配線を形成する
固体撮像装置の製造方法。 Arraying photoelectric conversion portions in a pixel region set on the sensor substrate;
Forming a driving circuit on the surface side opposite to the light receiving surface for the photoelectric conversion unit in the sensor substrate;
Forming an insulating layer on the light receiving surface of the sensor substrate;
Forming a wiring in a peripheral region provided outside the pixel region on the light receiving surface side;
After forming the insulating layer and the wiring, forming a step structure in the insulating layer by selectively thinning a portion corresponding to the pixel region in the insulating layer with respect to the peripheral region;
Forming an on-chip lens at each position corresponding to the photoelectric conversion unit on the insulating layer in which the step structure is formed,
When forming the insulating layer, the insulating layer is formed with a film covering the upper portion of the wiring in the peripheral region,
A method of manufacturing a solid-state imaging device, wherein when forming the wiring, the wiring is formed as an embedded wiring at least partially embedded in the sensor substrate from the light receiving surface side. 前記配線を形成する際には、前記絶縁層に埋め込まれた埋込配線として当該配線を形成する
請求項１２記載の固体撮像装置の製造方法。 The method of manufacturing a solid-state imaging device according to claim 12, wherein when forming the wiring, the wiring is formed as an embedded wiring embedded in the insulating layer. 前記絶縁層を成膜する際には、異なる材料を用いて構成された積層構造として当該絶縁層を成膜し、
前記絶縁層に段差構造を形成する際には、当該絶縁層において積層構造の上層部分を構成する膜を、下層部分を構成する膜に対して選択的に除去する
請求項１２または１３記載の固体撮像装置の製造方法。 When forming the insulating layer, the insulating layer is formed as a laminated structure composed of different materials,
14. The solid according to claim 12, wherein when the step structure is formed in the insulating layer, the film constituting the upper layer portion of the laminated structure in the insulating layer is selectively removed with respect to the film constituting the lower layer portion. Manufacturing method of imaging apparatus. 光電変換部が配列形成された画素領域を有するセンサ基板と、
前記センサ基板において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記受光面上に設けられ、前記画素領域の膜厚が当該画素領域の外側に設けられた周辺領域の膜厚よりも薄い段差構造を有する絶縁層と、
前記受光面側における前記周辺領域に設けられた配線と、
前記絶縁層上において前記光電変換部に対応する各位置に設けられたオンチップレンズと、
前記光電変換部に入射光を導く光学系を備え、
前記配線は、少なくとも一部が前記受光面側から前記センサ基板に埋め込まれた埋込配線として設けられ、
前記絶縁層は、前記周辺領域において前記配線の上部を覆う膜を備えた
電子機器。 A sensor substrate having a pixel region in which photoelectric conversion portions are arrayed;
A drive circuit provided on the surface side opposite to the light receiving surface for the photoelectric conversion unit in the sensor substrate;
An insulating layer provided on the light-receiving surface and having a step structure that is thinner than a film thickness of a peripheral region provided outside the pixel region;
Wiring provided in the peripheral region on the light receiving surface side;
An on-chip lens provided at each position corresponding to the photoelectric conversion unit on the insulating layer;
An optical system for guiding incident light to the photoelectric conversion unit;
The wiring is provided as an embedded wiring at least partially embedded in the sensor substrate from the light receiving surface side,
The said insulating layer is an electronic device provided with the film | membrane which covers the upper part of the said wiring in the said peripheral region.
JP2011162228A 2011-07-19 2011-07-25 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus Active JP5987275B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011162228A JP5987275B2 (en) 2011-07-25 2011-07-25 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US13/547,698 US9153490B2 (en) 2011-07-19 2012-07-12 Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
CN201610797377.3A CN106449676A (en) 2011-07-19 2012-07-12 Semiconductor device and electronic device
CN201210241867.7A CN103022062B (en) 2011-07-19 2012-07-12 Solid photographic device and manufacture method thereof and electronic equipment
US14/841,958 US9627429B2 (en) 2011-07-19 2015-09-01 Semiconductor device and electronic device having bonded substrates
US15/087,918 US9525004B2 (en) 2011-07-19 2016-03-31 Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US15/370,818 US10249674B2 (en) 2011-07-19 2016-12-06 Semiconductor device and electronic apparatus including a semiconductor device having bonded sensor and logic substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011162228A JP5987275B2 (en) 2011-07-25 2011-07-25 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2013026565A JP2013026565A (en) 2013-02-04
JP2013026565A5 JP2013026565A5 (en) 2014-09-18
JP5987275B2 true JP5987275B2 (en) 2016-09-07

Family

ID=47784524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011162228A Active JP5987275B2 (en) 2011-07-19 2011-07-25 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5987275B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577001B (en) * 2011-10-04 2017-04-01 Sony Corp Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
JP2015170702A (en) * 2014-03-06 2015-09-28 ソニー株式会社 Solid state imaging apparatus, manufacturing method thereof and electronic apparatus
WO2016194653A1 (en) 2015-06-05 2016-12-08 ソニー株式会社 Imaging element, electronic device, and manufacturing device and method
JP6986831B2 (en) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 Semiconductor devices and electronic devices
JP2017130610A (en) * 2016-01-22 2017-07-27 ソニー株式会社 Image sensor, manufacturing method, and electronic apparatus
TW202038456A (en) 2018-10-26 2020-10-16 日商索尼半導體解決方案公司 Solid-state image pickup element, solid-state image pickup element package, and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4389626B2 (en) * 2004-03-29 2009-12-24 ソニー株式会社 Manufacturing method of solid-state imaging device
JP5357441B2 (en) * 2008-04-04 2013-12-04 キヤノン株式会社 Method for manufacturing solid-state imaging device
KR101010375B1 (en) * 2008-08-06 2011-01-21 주식회사 동부하이텍 Image Sensor and Method for Manufacturing thereof
JP5985136B2 (en) * 2009-03-19 2016-09-06 ソニー株式会社 SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
KR101648200B1 (en) * 2009-10-22 2016-08-12 삼성전자주식회사 Image sensor and method of manufacturing the same
JP5442394B2 (en) * 2009-10-29 2014-03-12 ソニー株式会社 SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
TWI420662B (en) * 2009-12-25 2013-12-21 Sony Corp Semiconductor device and method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
JP2013026565A (en) 2013-02-04

Similar Documents

Publication Publication Date Title
US11329091B2 (en) Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
JP5760923B2 (en) Method for manufacturing solid-state imaging device
JP5987275B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2008192951A (en) Solid state imaging apparatus and manufacturing method thereof
JP4972924B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP5948783B2 (en) Solid-state imaging device and electronic device
JP2010135843A (en) Solid-state imaging device and method for manufacturing the same
KR20160130210A (en) Solid-state imaging device, method for manufacturing same and electronic device
JP6083572B2 (en) Solid-state imaging device and manufacturing method thereof
JP2013214616A (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
JP5298617B2 (en) SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
KR100963141B1 (en) Photoelectric conversion device and method of manufacturing the same
JP2009283482A (en) Solid-state imaging device
JP5994887B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5389208B2 (en) Photoelectric conversion device
US20240162263A1 (en) Imaging device
JP5092379B2 (en) Solid-state imaging device, manufacturing method thereof, and imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R151 Written notification of patent or utility model registration

Ref document number: 5987275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250