JP5981426B2 - 配向されたナノワイヤー成長用のバッファ層を有する基板 - Google Patents

配向されたナノワイヤー成長用のバッファ層を有する基板 Download PDF

Info

Publication number
JP5981426B2
JP5981426B2 JP2013516546A JP2013516546A JP5981426B2 JP 5981426 B2 JP5981426 B2 JP 5981426B2 JP 2013516546 A JP2013516546 A JP 2013516546A JP 2013516546 A JP2013516546 A JP 2013516546A JP 5981426 B2 JP5981426 B2 JP 5981426B2
Authority
JP
Japan
Prior art keywords
buffer layer
substrate
layer
nanowire
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013516546A
Other languages
English (en)
Other versions
JP2013532621A5 (ja
JP2013532621A (ja
Inventor
ヨナス オールソン，
ヨナス オールソン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of JP2013532621A publication Critical patent/JP2013532621A/ja
Publication of JP2013532621A5 publication Critical patent/JP2013532621A5/ja
Application granted granted Critical
Publication of JP5981426B2 publication Critical patent/JP5981426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、ナノワイヤーをベースとしたデバイスに関し、詳細にはナノワイヤー成長用の基板に関する。
ナノワイヤーをベースとした発光ダイオード（ＬＥＤ）などのナノワイヤーをベースとしたデバイスにおいては、多数のナノワイヤーをベースとした構造が通常基板上に規則正しい配列で配置されている。基板は、しばしば複数の目的を有し、すなわち、ナノワイヤー成長用のテンプレートであること、デバイスにおけるナノワイヤー用のキャリアーであること、および各ナノワイヤーの一方の側を電気的に接続することである。すべての構造が平行で同一方向に配向される、ナノワイヤーをベースとした構造の規則正しい配列を成長させるための様々な技術が知られている。例えば、半導体ナノワイヤーは、例えばＷＯ２００７／１０２７８１に記載されているように、基板上に配置されたパターン付けされた成長マスクを用いて典型的には選択領域成長によって、高品質、単結晶の、基板の半導体層上にエピタキシャル成長させることができる。別の一般的な方法は、ＵＳ７，３３５，９０８に記載されているように、触媒粒子、多くの場合Ａｕ、のパターンがナノワイヤーを成長させるための種として使用される、いわゆるＶＬＳ（気相−液相−固相）技術である。
ＧａＮ、ＩｎＮ、ＡｌＮ、およびそれらの様々な組成の化合物であるＧａＩｎＮ、ＧａＡｌＮ、ＧａＩｎＡｌＮなどの窒化物半導体は、その広い直接バンドギャップのため青、緑および紫外線ＬＥＤ、ならびに他のオプトエレクトロニクスの用途で使用される。典型的には、これらのデバイスの窒化物半導体は、基板上のプレーナ層に成長させられる。しかし、基板と窒化物半導体との不整合、例えば格子不整合により、有害な欠陥、クラックが、成長させられる材料に導入される。従来技術においては、転位は、エピタキシャル基板またはエピタキシャルバッファ層を有する基板の使用によって抑制されてきた。市販のＧａＮをベースとしたデバイスは、サファイア、ＳｉまたはＳｉＣ基板を利用し、これらはＧａＮとの格子不整合が大きく、したがって、数μｍの厚さのバッファ層が、歪み調整層およびデバイスを成長させる高品質のエピタキシャル下地として機能するように基板上にエピタキシャル成長させられる。エピタキシャルバッファ層を使用した例は、以下の文献に見いだすことができる。
ＵＳ６，５２３，１８８Ｂ２は、ＧａＮとＳｉとの大きな格子不整合を補償するために、ＧａＮ層を成長させる前に、Ｓｉ（１１１）基板上にＡｌＮからなるエピタキシャルバッファ層のエピタキシャル成長を開示する。このエピタキシャルバッファ層は、平坦なＧａＮ層を得るために好ましくは０．２μｍ未満である。
ＵＳ６，８１８，０６１Ｂ２は、ＧａＮとＳｉとの大きな格子不整合を補償するために、ＧａＮ層を成長させる前に、Ｓｉ（１１１）基板上に約４０ｎｍの厚さを有するＡｌＮを含む薄いエピタキシャルバッファ層のエピタキシャル成長を開示する。さらに、このＧａＮ層は、ＡｌＮ層およびＧａＮ層が交互に繰り返す中間層を含む。
ＵＳ６，６１７，０６０Ｂ２において、ＧａＮ層でのクラック形成を防止するために、Ｓｉ基板とＧａＮ層との間のＧａＮ合金からなる組成が段階的に変化する遷移層、および任意でさらに、その厚さ全体にわたって全体的に一定の組成を有する薄いエピタキシャルの歪み調整層を使用できることが開示されている。この組成が段階的に変化する遷移層がなければ、クラックを容易には防止することができない。
ＵＳ７，３６５，３７４Ｂ２は、基板上の歪み吸収層の使用を開示する。この歪み吸収層は、上にある層が下にある基板とエピタキシャルの関係となるように、１０ｎｍ未満の厚さを有しなければならない。
従来技術の方法では、厚い単結晶で高品質のエピタキシャルバッファ層を形成するために、バッファ層が、エピタキシャル成長法によって成長させられていることが上記の例から理解される。エピタキシャルバッファ層上に成長させられるＧａＮデバイス層と合わせて、３μｍを越える厚さを有するエピタキシャル層が形成される。
ＷＯ２００８／０８５１２９Ａ１に記載されているように、ナノワイヤーにより低い欠陥密度を有する窒化物半導体材料の成長が可能になるため、最近、ナノワイヤーをベースとしたデバイスに対して窒化物半導体を使用することがかなりの注目を集めている。しかし、ナノワイヤーを使用したとしても、高品質の窒化物半導体、例えばＧａＮの成長は、テンプレートとして高品質のエピタキシャル層を使用して行われる。高品質のエピタキシャル層の使用により、ナノワイヤーの成長にとって最適なエピタキシャルテンプレートが保証され、ナノワイヤー内に伸び続ける可能性のある欠陥の密度が最小化され、基板とナノワイヤーとの間の電気抵抗を低くすることが可能となる。しかし、従来技術によるバッファ層は、歪みにより基板の反りがもたらされ、この反りにより基板上の熱プロファイルが極端に変わる。ナノワイヤーの成長に対して、成長中に基板上の熱均一性が高いことは、ＬＥＤなどのナノワイヤー構造の作製にはきわめて重要である。基板の反りの問題は、基板のサイズを増加することによって増大し、こうして大きな基板上でＧａＮデバイスを大規模に処理するための障害となる。バッファ層の成長は、時間のかかる工程であり、多くの場合厚いＡｌＮがバッファ層において使用され、このバッファ層が垂直の導電率を制限する。さらに、多くのオプトエレクトロニクデバイス、例えばＬＥＤに対して、基板はしばしば除去され、バッファ層のみが最終的なデバイスに残され、このことによって高価な基板材料のみが成長工程に対して使用される。
ＬＥＤでは、リフレクタが、ＬＥＤから外へ光を向けるために発光領域の下に使用されることがある。最も一般的には、Ａｇ製のミラーのような、金属製のリフレクタの使用である。ブラッグリフレクタは、ａを形成する異なる屈折率を有するエピタキシャル半導体の繰り返し層を含む。ブラッグリフレクタは、狭い範囲の波長および入射光線角度に対する反射率に制限され、より広い波長領域の光を発するデバイスには適さない。狭い最適な波長窓は、ＬＥＤが狭い波長の光を発するのであまり問題ではない。しかし、ブラッグリフレクタの成長には、時間がかかり、効率のよいリフレクタを作るためには、結晶品質が高くなければならないので、格子不整合のある基板上では特に難題である。
ＷＯ２００７／１０２７８１ ＵＳ７，３３５，９０８ ＵＳ６，５２３，１８８Ｂ２ ＵＳ６，８１８，０６１Ｂ２ ＵＳ６，６１７，０６０Ｂ２ ＵＳ７，３６５，３７４Ｂ２ ＷＯ２００８／０８５１２９Ａ１ ＷＯ２００４／００４９２７Ａ２ ＵＳ７，８２９，４４３
Ｅ．ａｒｍｏｕｒ ｅｔ ａｌ．、「ＬＥＤ ｇｒｏｗｔｈ ｃｏｍｐａｔｉｂｉｌｉｔｙ ｂｅｔｗｅｅｎ ｓ"， ４" ａｎｄ ６" ｓａｐｐｈｉｒｅ」「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＯＤＡＹ Ｃｏｍｐｏｕｎｄｓ ＆ ａｄｖａｎｃｅｄ Ｓｉｌｉｃｏｎ」、第４巻、第３号、２００９年、４月／５月、８２〜８６ページ
前記を考慮して、本発明の１つの目的は、同じ方向に配向された多数のナノワイヤーを成長させるための基板を提供することであり、この基板によって、高価で時間のかかるエピタキシーを必要とせず、今日使用されているものとは異なる基板材料の使用が可能となる。具体的には、本発明の１つの目的は、エピタキシャル成長技術で一般に得られるものよりも高い欠陥および転位密度で作られた材料の使用を可能とすることである。
本発明の目的は、独立請求項において定義されるような基板および方法によって達成される。
本発明による基板は、バルク層およびバッファ層を有し、前記バッファ層は、前記バルク層およびバッファ層の表面上で同一方向に配向された多数のナノワイヤーの成長のために前記バッファ層上に配置される。基板上に堆積されるバッファ層の厚さは、好ましくは２μｍ未満である。ナノワイヤーを成長させるための基板の従来技術のバッファ層では、歪みを補償するバッファ層の厚さは、３〜１０μｍの範囲にあり、バッファ層にできるだけ高い結晶品質を提供するためにエピタキシーを使用して成長させる。
この基板は、バッファ層から突出する１つまたは複数のナノワイヤーをベースとした構造を備える構造を形成するために使用することができる。この構造は、ナノワイヤーをベースとした構造が発光のために利用される、ナノワイヤーをベースとした発光ダイオード構造になりうる。
本発明による同一方向に配向する多数のナノワイヤーを備える構造を形成するための本発明による方法は、バルク層を準備するステップと、バルク層上に２μｍ未満の厚さを有するバッファ層を堆積するステップと、バッファ層上に１つまたは複数のナノワイヤーを成長させるステップとの基本的なステップを含む。
本発明は、限定されないが、サファイア、石英、Ｓｉなどの基板上に窒化物、酸素および炭素を含むサブμｍの厚さのバッファ層を含む。バッファ層はリフレクタ部分を含むことができ、このバッファ層は、横方向に導電することができて、ナノワイヤーデバイスと電子的に一体化される。
本発明は、ナノワイヤー用の以前のバッファ層と比較して、反りを大きく低減した大面積ウェーハを作製する方法をさらに教示する。ここで曲率によって表現すると、測定されたウェーハの曲率は、５０ｋｍ−１未満、好ましくは４０ｋｍ−１未満であり、一部の実施形態では、曲率は３０ｋｍ−１未満、好ましくは２０ｋｍ−１未満である。
ナノワイヤーの固有の一次元的特性は、ナノワイヤーの成長が他の基板材料またはより低い品質の基板上で可能なはずであるとの主張を合理的なものとする。このことは、まだ証明されていない可能性があるが、例えばＷＯ２００４／００４９２７Ａ２において、ナノワイヤーが、プレーナモードで成長させられた同じ組成の構造に比べて、結晶欠陥を導入することなく、大きく格子不整合した軸方向変化に適合するきわめて高い能力有していることが示されている。本発明のおかげで、より低い結晶品質を有するバッファ層および多結晶のバッファ層さえも使用することが可能である。
バッファ層の特性は、デバイスを改善する特性と成長を可能にする特性とに分けることができる。デバイスの最終用途および最終的な構成に応じて、熱伝導率、ＣＴＥ、透明度、屈折率、吸収および導電率のようなパラメーターが重要である。成長を可能にする特性とは、使用される成長温度に対する耐熱性、多数のナノワイヤーに包括的な方向性を提供する基板の能力、歪みにより導入される基板の反り、および基板上にＮＷ材料の核を形成する可能性である。窒化物をベースとしたＩＩＩ−Ｖ半導体は、Ｎ、ＯまたはＣを含む多くの材料上に核を形成することが可能なことが示されている。しかし、核形成ステップは、それ自体では必ずしも配向されるように制約されたやり方で行うことができるとは限らず、したがって、通常、このステップをできるだけ短くしておくことが都合がよい。
従来、デバイスの、プレーナおよび選択成長した窒化物をベースとした半導体デバイスに対するバッファ層は、厚く、多くの場合、いくつものステップでエピタキシャル成長させられ、すべてデバイスの性能を向上させるためのいくつものＩＩＩ−Ｎ材料を含んでいた。デバイスの品質は、基板の結晶品質に直接依存していた。したがって、基板材料の選択も、高い結晶品質のＳｉＣ、ＳｉおよびＡｌ２Ｏ３材料の使用に限定され、基板の選択がバッファ層の品質、したがってデバイス品質を直接決定していた。
本発明の基板におけるバッファ層に関する１つの利点は、基板の材料の選択および材料の順序がかなり緩和され、基板をナノワイヤー配列と電気的に一体化する新しい選択肢が生み出され、基板において非ブラッグリフレクタまたは複数波長ブラッグリフレクタを使用することが可能になることである。
部分的にのみ方向性を有する部分的に結晶性のバッファを使用することができることによって、基板からの方向情報を必要とさえしないバッファ層材料、例えばＡｌＮ、一部のカーボン膜、ＴｉＮなどが使用される基板材料の選択の可能性がさらに増大した。
ナノワイヤー作製方法を教示するため参照により本明細書に組み込まれる、例えば、ＳｅｉｆｅｒｔらによるＵＳ７，８２９，４４３に記載され、本明細書に記載される我々に所有権のあるナノワイヤーの作製方法を使用して、バッファ層に対して、したがって基板に対しても上記の制約を軽減できることが見いだされた。この作製方法は、他のナノワイヤー成長方法を用いて実現できる可能性があるが、これに関して我々は詳細には調べていない。
本発明を可能にするメカニズムについての完全な理解は、まだ得られていない。しかし、ナノワイヤーの細い幅と共に、成長の初期段階で欠陥をそらす、または方向を変える選択肢を結晶に与える、ＮＷ成長の特有の方向性が主な役割を果すことがわかっている。結晶のエネルギー最小化は、結晶の完全性を高めることで達成される。転位を消滅させる表面近傍と共に、結晶が成長中にすべての方向で緩和する可能性が、重要であることがわかっている。
本発明に関する別の利点は、ナノワイヤー成長に対して、歪みを補償する厚いバッファ層を使用する必要がないということである。歪みを補償する厚いバッファ層により、この処理は、しばしば基板の反りの問題をかかえ、これにより基板にクラックが入り、または少なくとも、最終デバイスの性能を劣化させる、基板一面に不均一な成長状態が導入される可能性がある。
本発明により、Ｓｉ（１１１）基板、および特にＳｉ（１００）基板だけでなくアモルファス基板などの比較的安価な基板上に、配向されたナノワイヤーを成長させることができることが、本発明のさらなる利点であって、主たる前提条件は、選択された処理温度に抗することができる基板であることである。
本発明の別の利点は、最終的なデバイス内に残留することができるナノワイヤーを成長させるための基板を提供することである。例えば、上記したように、ＬＥＤ構造において、基板は、デバイスにおいて使用することができないため、または熱特性が不十分なため、通常除去される。例えば、Ｓｉ基板に関しては、基板を残こして、使用することができる。
本発明に関するさらなる別の利点は、処理において高価で時間のかかるエピタキシーステップが回避されるということである。
本発明のナノワイヤーを成長させるための基板、およびナノワイヤーを成長させる方法のおかげで、窒化物をベースとした半導体デバイス、具体的には、ＬＥＤのようなＧａＮをベースとしたデバイスの開発における次のステップが可能になる。
したがって、一態様において、本発明は、ナノワイヤーＬＥＤ構造を提供し、使用に際して各ナノワイヤーが、光を発生させるための活性領域の形成に寄与する。
本発明の実施形態は従属クレームで定義される。本発明の他の目的、利点および新奇な特徴は、添付図面および特許請求の範囲と共に考察するとき、本発明の以下の説明から明らかになるであろう。
次に、本発明の好ましい実施形態が、添付面を参照して説明される。
従来技術による基板を有するナノワイヤー構造の概略図である。 本発明による基板を有すナノワイヤー構造の概略図である。 本発明によるバッファ層中に多層構造を有するナノワイヤー構造の概略図である。 本発明によるＳｉ基板上の低品質バッファ層上に形成されたＧａＮナノワイヤーのナノワイヤーアレイを示す図である。 本発明による低品質バッファ層を示す図である。 コアおよびシェルを含むナノ構造の概略図である。
垂直方向、横方向などの言及はすべて、理解を容易にするためにのみ導入され、具体的な向きに限定していると考えられるべきでない。さらに、図面中の構造の寸法は、必ずしも縮尺通りではない。
下記における本発明の好ましい実施形態は、主としてナノワイヤー発光ダイオード（ＬＥＤ）およびそうした構造の必要性の点から説明されるが、本発明の基板およびバッファ層、ならびにそれらの上へのナノワイヤー成長は、他のオプトエレクトロニクデバイスおよび電子デバイスを作製し、それらの必要性を満たすために使用することができることを理解されたい。
ＬＥＤに対して、窒化物をベースとした半導体材料は、少なくとも光を発生させるデバイスの部分にとって大変重要である。典型的なＧａＮナノワイヤーのＬＥＤの作製は、１０００℃あたりの高い成長温度を含む。基板／バッファの多層材料は、この熱雰囲気によって選択されなければならない。そうした材料の例は、Ａｌ２Ｏ３（アイソレーター）、ＡｌＮ、ＧａＮ、Ｓｉ（半導体）、およびＷ（金属）である。１０００℃よりもはるかに低い融点を有する共晶二成分化合物を形成する可能性のある隣接する層の組合せに関して、余分な予防措置を講じなければならない。したがって、中間層の組合せが、バリヤー層として使用されることがある。当業者はこれらのリスクに熟知しているので、これらのバリヤー層を実施形態おいて明示的には開示しない。
図１は、２０〜１０００μｍの範囲の厚さを有するバルク層３を備えた基板１および３〜１０μｍの範囲の厚さを有するエピタキシャル歪み調整バッファ層４を含む従来技術のナノワイヤーをベースとした構造を概略的に示す。ナノワイヤー２は、バッファ層４から突出している。ナノワイヤー２は、バッファ層４の結晶配向によって決定される１つの方向に整列している。図２は、２０〜１０００μｍの範囲の厚さを有するバルク層３を備えた基板１および好ましくは２μｍ未満、より好ましくは０．２〜２μｍの範囲の厚さを有するエピタキシャル歪み調整バッファ層４を含む本発明による構造を概略的に示す。ナノワイヤー２は、バッファ層４から突出している。ナノワイヤー２は、バッファ層４の配向によって決定される１つの方向に整列している。
バッファ層の全体的な結晶構造は、多くの場合ナノワイヤーの結晶構造と同じであり、または少なくとも類似している。しかし、最終的にナノワイヤーを一定方向に成長させるのは、バッファ層構造の原子の構成である。ナノワイヤーの好ましい全体的な配列の変更は、下記において説明されるような処理ステップで実現することができる。そのような場合、ナノワイヤー結晶の配向は、通常、バッファ層結晶の配向に合わせられる。
例示によって、図２における構造において、ナノワイヤーをベースとした構造は、ナノワイヤーをベースとしたＬＥＤ構造を形成する放射状のコア−シェル構造を備える。コア−シェル構造は、ＡｌＧａＮ、ＩｎＧａＮおよび／またはＧａＮの副層を備える中間の量子井戸層を有するｎ型ＧａＮナノワイヤーコアおよびｐ型ＧａＮシェルを備えることができる。図２は、成長マスクを使用する選択領域成長を使用して成長させたナノワイヤーを示すが、成長マスクには限定されない。
図３は、１つまたは複数の副層４ａ、４ｂ、４ｃを有するバッファ層４を備える本発明の一実施形態を概略的に示す。バッファ層４もしくは前記１つまたは複数の副層４ａ、４ｂ、４ｃは、別の層において半導体材料、金属／金属合金、および／または絶縁体を備えることができる。デバイスの熱的特性を改善し、成長温度に耐えることができる、配向特性を有する非エピタキシャル材料が好ましく、例として、限定されることなく、ＡｌＮ、ＴｉＮ、グラフェン、および他の多結晶または部分的に非晶質のカーボン膜が挙げられる。
本発明の一実施形態において、バッファ層または副層のそれぞれは、その厚さ全体にわたって均質な組成を有する。少なくともこの組成は、意図的には変えられない。
所望の光学的および／または電気的特性を得るために、様々な材料を組み合わせることができる。例えば、１つまたは複数のリフレクタ層が、バッファ層４の副層スタック内に含まれてよい。垂直および横方向における導電率も、例えば、横方向に高い導電率を有するように調整することができ、この構造の各ナノワイヤーを接続する電流拡散層を提供する。
ナノワイヤー構造は、バッファ層４または前記１つまたは複数の副層４ａ、４ｂ、４ｃのうちの少なくとも１つによって形成された共通の横方向コンタクトによって電気的に接続される。
低い欠陥密度および高い結晶完成度が必要でない場合は、バッファ層４または副層４ａ、４ｂ、４ｃを形成するために使用することができる利用可能ないくつかの堆積方法がある。様々な堆積方法を様々な副層に使用することができる。
原子層堆積（ＡＬＤ）によって堆積されたバッファ層は、優れた配向特性を有する。
プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）および大気圧化学気相成長法（ＡＰＣＶＤ）を使用することができる。例えば、配向されたＡｌＮは、ＬＰＣＶＤおよびＡＰＣＶＤによって成長させることができ、グラフェンおよび他の多結晶または部分的に非晶質のカーボン膜もＬＰＣＶＤまたはＲＦ−ＣＶＤを利用することによって堆積させることができる。一般に、ＰＥＣＶＤは、他の２つと比較して、配向能力が劣る。
スパッタリングまたは蒸着に基づいた物理的気相成長技術も使用することができるが、スパッタリングは、通常、配向された堆積には適していない。真空蒸着法は、金属または金属合金の配向された堆積用にしばしば好まれる。よい例は、通常、グレインサイが大きくばらついた多結晶ではあるが、基板に垂直に均一に（１１１）配向させて容易に成長／蒸着することができるアルミニウム層である。しかし、６６０℃の低融点のため、アルミニウムの利用は限定される。
格子不整合層も、エピタキシャル法によって成長させることができる。金属有機物化学気相成長法（ＭＯＣＶＤ）、水素化物気相エピタキシー（ＨＶＰＥ）などのエピタキシー法は、通常非常に高い完成度の結晶および結晶界面を作製するために使用される。しかし、格子不整合の基板上に成長させるために使用する場合、層の転位密度は高い。バッファ層４もしくは１つまたは複数の副層４ａ、４ｂ、４ｃは、１０−１０／ｃｍ２より高い欠陥または転位密度を有し、それでも商用デバイス用に使用することができる。
層の品質は、多くの場合、低温で、厚い歪み調整バッファ層を成長させることによってある程度改善することができる。結晶を完全にするという制約がない場合は、厚い歪み調整バッファ層は冗長になる。
配向されたバッファ層の酸化によって、元の基板の配向を維持することができる。例示的な例は、配向を維持しながらＡｌ２Ｏ３に酸化することができる蒸着されたアルミニウムである。しかし、バッファ層の堆積によって、配向も変わりうる。
同一方向に配向した多数のナノワイヤー構造を備える構造を形成する方法であって、本方法は、
バルク層３を準備するステップと、
バルク層３上に２μｍ未満の厚さのバッファ層４を堆積するステップと、
バッファ層４上に１つまたは複数のナノワイヤー２を成長させるステップとを含む。
本発明の方法により、ブラッグリフレクタおよび通常のリフレクタ層の両方の作製が可能となる。堆積によって、すなわちエピタキシーによってではなく作られたブラッグリフレクタは、エピタキシャルのブラッグリフレクタに比べて作製が容易で安価である。したがって、この方法は、複数の副層によって形成される多数の積層ブラッグリフレクタを使用する、多色デバイスの作製に適しており、各ブラッグリフレクタは、基板上部の着色光発光源と共に使用されて別々の発光波長を反射する。しかし、各ブラッグリフレクタにより、バッファ層の厚さにおよそ０．５μｍが追加され、単色デバイスの場合に比べてバッファ層が厚くなる。
堆積方法は、上記に例示されている。原則として、本発明による２つのタイプの堆積がある。（ｉ）バルク層の配向の維持、および（ｉｉ）バルク層、すなわち、優越配向がなくまたは様々な配向を有する一般的な意味での基板上で、所定の結晶配向を有するナノワイヤーを成長させるための配向されたバッファ層の生成である。
第１のタイプ（ｉ）において、半導体ナノワイヤーは、普通、（１１１）（立方晶形の閃亜鉛鉱）または（０００１）（六方晶形のウルツ鉱）方向に成長させられる。ナノワイヤーアレイを配向させて成長させるために、（１１１）または（０００１）基板が通常使用され、その結果ナノワイヤーを基板表面に垂直に配向する。配向に関して結晶基板上に材料を制御して堆積することによって、配向を維持することが容易となり、このことにより多層構造上に配向された成長を行うことが容易となる。
第２のタイプ（ｉｉ）において、ＬＰＣＶＤまたはＡＰＣＶＤによって作製されたＡｌＮ、もしくは真空蒸着されたＡｌなどの一部の材料および堆積方法に対して、材料層それ自体が、優勢な（１１１）方向に整列する傾向がある。これは、多くの大面積の堆積方法が利用可能なＴｉＮに対しても当てはまる。そうした材料の使用によって、最終層に方向情報を導入することができるため、下層に対する選択の自由度が増加し、これはナノワイヤーの核形成に指定される。
ナノワイヤーは、様々な材料上に核を形成することができるが、均質な核形成は、類似する材料基板上にナノワイヤーを成長させることによって非常に容易になる。ＧａＮナノワイヤーなどの窒化物をベースとした構造に対して、成長用の最適な基板表面は、ＧａＮ、ＩｎＮ、またはＡｌＮ、およびそれらの組合せなどの窒化物をベースとした半導体である。ＡｌＮだけでなくＴｉＮも、ＳｉＯ、ＴｉＯまたはＳｉＮの副層を隣接することができる。優先的な終了層ＡｌＮまたは一連のＧａＮおよびＡｌＮを、ＡＬＤ、ＣＶＤおよびＭＯＣＶＤ法を用いて容易に成長させることができる。この場合、ＡｌＮまたはＴｉＮを、方向性情報を向上させるために使用することができ、終了表面層にＧａを追加することにより核形成の均質性が向上する。
ナノワイヤーを成長させるために、例えばＬＰＣＶＤを使用して、グラフィーム、多結晶のカーボン、または部分的にアモルファスのカーボンの層を堆積することによって、基板に垂直な成長方向を得ることができる。この理由は、高温耐性のカーボン膜の結晶学的な特性によるものであり、すなわち、ダイヤモンド状またはグラフェン状の材料のグレインが形成されるためである。特別の核形成ステップおよび核形成温度が、Ｓｉ、Ｃなどの材料上にＧａＮなどのイオン材料の成長を開始するために、しばしば必要とされる。しかし、核形成ステップは、しばしば成長条件に対する方向性の制約を弱め、通常短くしておくべきである。グレイン構造は、ナノワイヤーとフィルムとの間の格子歪みの緩和に役立つ可能性があるが、「あまりにもランダムな」グレイン構造は、膜の方向特性および温度耐性を制限することになる。バッファ層中に、もしくはバッファ層の１つまたは複数の副層中にカーボン膜を使用するさらなる利点は、その優れた熱伝導特性ならびにその固有の透明性である。
ＷＯ２００８／０８５１２９は、窒化物ナノワイヤー、およびそうした窒化物ナノワイヤーを生産する方法に関する。この出願の方法は、本発明によるバッファ層上の成長に対して実施することができる。具体的には、窒化物をベースとした半導体ナノワイヤーは、選択領域成長技術によって本発明によるバッファ層上で遂行することができるが、窒素ソース流量は、ナノワイヤー形成中に実質的に一定である。成長中にＩＩＩ／Ｖ比率を変えることによって、少なくとも部分的にナノワイヤーを囲むシェル層を得ることができる。本発明のおかげで、ＷＯ２００８／０８５１２９の方法を使用して、Ｓｉ基板などの比較的安い基板上に、単結晶でなく、またはきわめて低レベルの欠陥を有するバッファ層を有するナノワイヤーを成長させることが可能である。
図４は、本発明による、Ｓｉ基板上の低品質バッファ層上に形成されたＧａＮナノワイヤーのナノワイヤーアレイを示す。
図５は、本発明による低品質バッファ層を示す。
本発明の一実施形態において、ナノワイヤー成長用開口として機能する、本発明によるバッファ層上に配置されるマスク層内の穴部を利用する選択領域成長技術が使用される。穴部の径の選択は、単結晶で、転位のないナノワイヤー得るために重要である。穴部の径が大きすぎる場合は、ナノワイヤーは、太すぎて、転位を防ぐことができない、または単結晶とならない可能性がある。限界の穴部の径は、バッファ層の品質および組成ならびにナノワイヤーの組成、さらにナノワイヤー核形成および成長中の条件に依存するが、一般に、穴部の径は、好ましくは２００ｎｍ未満、より好ましくは１５０ｎｍ未満である。本発明の実施形態においても、穴部の径は、１００ｎｍ未満が好ましく、より好ましくは５０ｎｍ未満である。
ナノワイヤー作製方法を教示するため参照により本明細書に組み込まれる、例えば、Ｓｅｉｆｅｒｔらによる米国特許第７，８２９，４４３号に記載されているように、本明細書に記載される作製方法は、好ましくはナノワイヤーコアを利用して、コア上に半導体シェル層を成長させ、ＬＥＤを形成するコアシェルナノワイヤーをベースとした構造を形成するが、本発明は、それに限定されないことに留意されたい。例えば、代替の実施形態において以下に記載されるように、コアのみがナノ構造（例えば、ナノワイヤー）を構成することができ、シェルは、任意に、典型的なナノワイヤーシェルよりも大きな寸法を有することができる。さらに、デバイスを、多くのファセットを含むように成形することができ、様々なタイプのファセット間の面積比を制御することができる。このことは、「ピラミッド」ファセットおよび垂直側壁ファセットによって、図６に例示される。図６ａは、ナノワイヤーコア６２およびシェル６４を含む柱状のナノ構造６０を示し、図６ｂは、シェルがピラミッド６６を形成するようにナノワイヤーコア６２上に成長させられる別の変形形態を示す。図６は、単に概略図であって、縮尺通りではなく、さらにシェルが単層として示されているが、いくつかの層を含みうることに留意されたい。発光層が、支配的なピラミッドファセットまたは側壁ファセットを有するテンプレート上に形成されるように、ＬＥＤを作製することができる。発光層の形状と無関係にコンタクト層について同じことが言える。
連続する（例えばシェル）層を使用することによって、最終的な個別のデバイス（例えばｐｎまたはｐｉｎデバイス）が、デバイスの長軸に垂直な円形、または六角形、または他の多角形の断面を有するピラミッド形状（すなわち、頂部または先端がより狭く、底部がより広い）と柱状形状（例えば、先端と底部がほぼ同じ幅）との間のいずれかの形状を有しうるようになる。したがって、完成したシェルを有する個別のデバイスは、様々なサイズを有することがある。例えば、サイズは、変わることがあり、底部の幅が１００ｎｍから数（例えば５）μｍ、例えば１００ｎｍから１ミクロン未満までの範囲に及び、高さが数１００ｎｍから数（例えば１０）μｍまでの範囲に及ぶ。
本発明による方法を用いて、ナノワイヤー用の以前のバッファ層と比較して、著しく反りが低減された大面積ウェーハを作ることが可能である。反りは、本明細書では曲率として表現され、測定されたウェーハの曲率は、５０ｋｍ−１より小さく、好ましくは４０ｋｍ−１より小さく、いくつかの実施形態では、曲率は、３０ｋｍ−１より小さく、好ましくは２０ｋｍ−１より小さい。本明細書で使用される曲率は、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＯＤＡＹ Ｃｏｍｐｏｕｎｄｓ ＆ ａｄｖａｎｃｅｄ Ｓｉｌｉｃｏｎ」、第４巻、第３号、２００９年、４月／５月、８２〜８６ページに掲載の、Ｅ．ａｒｍｏｕｒらによる文献「ＬＥＤ ｇｒｏｗｔｈ ｃｏｍｐａｔｉｂｉｌｉｔｙ ｂｅｔｗｅｅｎ ｓ”， ４” ａｎｄ ６” ｓａｐｐｈｉｒｅ」において定義されており、本文献はその全体が参照により本明細書に組み込まれる（本文献の図４を参照されたい）。
したがって、反り（Ｂ）および曲率（Ｋ）は、以下のように関連づけられる。
Ｋ＝１／Ｒ
Ｂ＝Ｋ＊Ｄ２／８
式中、
Ｒは、ウェーハの曲率半径であり、
Ｄは、基板の直径である（例えば、２、４または６インチ）。
本発明は、現在最も実際的なものであると考えられるもの、および好ましい実施形態に関して記載されているが、本発明は、開示された実施形態に限定されず、それどころか、添付の特許請求の範囲の範囲内の様々な変更形態および等価な構成を包含することが意図されていることを理解されたい。

Claims (13)

  1. バルク層（３）およびバッファ層（４）を有する基板（１）であって、前記バッファ層（４）が、前記バッファ層（４）の表面（５）上に１つの同じ方向に配向された多数のナノワイヤー（２）を成長させるために前記バルク層（３）上に配置され、前記バッファ層（４）が、２μｍ未満の厚さを有し、前記バッファ層（４）が、ＡｌＮ、ＴｉＮ、グラフェン、多結晶のカーボンから選択される多結晶材料層を有し、前記基板（１）が、前記バッファ層（４）の前記表面上に成長させられた１つまたは複数のナノワイヤー（２）を備えることを特徴とする基板（１）。
  2. 前記バッファ層（４）が、０．２〜２μｍの厚さを有し、前記１つまたは複数のナノワイヤー（２）が、１００ｎｍ未満の直径を有することを特徴とする請求項１に記載の基板（１）。
  3. 前記バッファ層（４）が、複数の副層（４ａ、４ｂ、４ｃ）を含むことを特徴とする請求項１または２に記載の基板（１）。
  4. 前記バッファ層（４）もしくは前記副層（４ａ、４ｂ、４ｃ）の１つまたは複数が、放射光用のリフレクタとして機能し、または、前記基板が、複数の副層によって形成される複数の積層されたブラッグリフレクタを備え、各ブラッグリフレクタが別々の発光波長を反射する、ことを特徴とする請求項３に記載の基板（１）。
  5. 前記バッファ層（４）もしくは前記副層（４ａ、４ｂ、４ｃ）の１つまたは複数が、１０１０／ｃｍ２より高い欠陥または転位密度を有することを特徴とする請求項３又は４に記載の基板（１）。
  6. 前記バルク層（３）が、Ｓｉ（１００）またはＳｉ（１１１）であることを特徴とする請求項１から５のいずれか１項に記載の基板（１）。
  7. 前記バッファ層（４）または少なくとも最も外側の副層（４ｃ）が、前記バルク層（３）とは異なる配向を有するか、または、前記バッファ層（４）もしくは前記副層が、前記バルク層（３）の配向を維持することを特徴とする請求項３から６のいずれか１項に記載の基板（１）。
  8. ５０ｋｍ−１未満のウェーハ曲率を示すことを特徴とする請求項１から７のいずれか１項に記載の基板（１）。
  9. 請求項１から８のいずれか１項に記載の基板および前記バッファ層（４）の前記表面（５）上に成長させられた１つまたは複数のナノワイヤ（２）を備えることを特徴とする構造。
  10. 前記構造が、前記バッファ層（４）、または１つまたは複数の副層（４ａ、４ｂ、４ｃ）のうちの少なくとも１つによって形成される、共通の横方向コンタクトによって電気的に接続される複数のナノワイヤ（１）を含むことを特徴とする請求項９に記載の構造。
  11. 請求項９又は１０に記載の構造を有するナノワイヤーＬＥＤ構造であって、
    各ナノ構造（２）が、使用に際して光を発生させるための活性領域の形成に寄与し、
    各ナノ構造が、ナノワイヤーコアおよびシェルを含み、前記コアのみが、シェルが設けられるナノワイヤーなどのナノ構造を構成し、
    前記ナノ構造が、複数のファセットを含み、
    前記シェルが、ピラミッドファセットおよび／または垂直側壁ファセットを示し、
    個別のデバイスそれぞれが、頂部または先端部でより狭く底部でより広いピラミッド形状と先端部および底部がほぼ同一の幅である柱状形状との範囲にある形状から選択される形状を有し、
    個別のデバイスそれぞれが、前記デバイスの長軸に垂直な円形、六角形または他の多角形の断面を有し、
    個別のデバイスそれぞれの前記底部の幅が、１００ｎｍから最大５μｍの範囲にあり、高さが、数１００ｎｍから１０μｍの範囲にあることを特徴とするナノワイヤーＬＥＤ構造。
  12. 同一方向に配向された多数のナノワイヤーを備える構造を形成するための方法（１）であって、前記方法が、
    バルク層（３）を準備するステップと、
    前記バルク層（３）上に２μｍ未満の厚さを有する多結晶のバッファ層（４）を堆積するステップと、
    前記バッファ層（４）上に１つまたは複数のナノワイヤー（２）を成長させるステップとを含み、
    前記多結晶のバッファ層（４）は、ＡｌＮ、ＴｉＮ、グラフェン、多結晶のカーボンから選択されることを特徴とする方法。
  13. 前記バッファ層が、非エピタキシャル材料を使用して成長させられ、
    前記バッファ層の成長において使用される前記非エピタキシャル材料が、成長温度に耐えることができる材料、デバイスの熱的特性を改善する配向特性を有する材料の中から選択されることを特徴とする請求項１２に記載の方法。
JP2013516546A 2010-06-24 2011-06-27 配向されたナノワイヤー成長用のバッファ層を有する基板 Active JP5981426B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE1050700 2010-06-24
PCT/SE2011/050845 WO2011162715A1 (en) 2010-06-24 2011-06-27 Substrate with buffer layer for oriented nanowire growth

Publications (3)

Publication Number Publication Date
JP2013532621A JP2013532621A (ja) 2013-08-19
JP2013532621A5 JP2013532621A5 (ja) 2014-08-14
JP5981426B2 true JP5981426B2 (ja) 2016-08-31

Family

ID=45371681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013516546A Active JP5981426B2 (ja) 2010-06-24 2011-06-27 配向されたナノワイヤー成長用のバッファ層を有する基板

Country Status (9)

Country Link
US (1) US9947829B2 (ja)
EP (1) EP2586062A4 (ja)
JP (1) JP5981426B2 (ja)
KR (1) KR20130138657A (ja)
CN (1) CN103098216A (ja)
AU (1) AU2011269874B2 (ja)
CA (1) CA2802500A1 (ja)
SG (1) SG186312A1 (ja)
WO (1) WO2011162715A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
US9202945B2 (en) * 2011-12-23 2015-12-01 Nokia Technologies Oy Graphene-based MIM diode and associated methods
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
CN103374751B (zh) * 2012-04-25 2016-06-15 清华大学 具有微构造的外延结构体的制备方法
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
DE102012109594A1 (de) 2012-10-09 2014-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014066379A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
EP2912698B1 (en) 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
KR101603207B1 (ko) * 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
DE102013009824A1 (de) * 2013-06-11 2014-12-11 Forschungsverbund Berlin E.V. Halbleitervorrichtung mit Nanosäulen aus Gruppe III-Nitridmaterial und Herstellungsverfahren für eine solche Halbleitervorrichtung
US9224914B2 (en) 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device
FR3007574B1 (fr) 2013-06-21 2015-07-17 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
US9142745B2 (en) 2013-08-27 2015-09-22 Glo Ab Packaged LED device with castellations
US8999737B2 (en) 2013-08-27 2015-04-07 Glo Ab Method of making molded LED package
TW201517323A (zh) 2013-08-27 2015-05-01 Glo Ab 模製發光二極體封裝及其製造方法
US9972750B2 (en) 2013-12-13 2018-05-15 Glo Ab Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire LEDs
WO2015095049A1 (en) * 2013-12-17 2015-06-25 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof
KR102285786B1 (ko) 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
KR102188494B1 (ko) * 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR20170066319A (ko) 2014-08-12 2017-06-14 글로 에이비 스트레인 수정된 표면 활성 영역을 가진 iii-질화물 나노와이어 led 및 이의 제조 방법
KR102164796B1 (ko) * 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
KR102337405B1 (ko) 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR102237149B1 (ko) * 2014-11-18 2021-04-07 엘지이노텍 주식회사 발광소자 및 조명시스템
FR3029683B1 (fr) 2014-12-05 2017-01-13 Commissariat Energie Atomique Dispositif electronique a element filaire s'etendant a partir d'une couche electriquement conductrice comportant du carbure de zirconium ou du carbure de hafnium
JP6959915B2 (ja) 2015-07-13 2021-11-05 クラヨナノ エーエス グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
DK3323152T3 (da) * 2015-07-13 2021-12-20 Crayonano As Nanowire-/nanopyramideformede lysdioder og fotodetektorer
AU2016302692B2 (en) 2015-07-31 2019-04-18 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
EP3144957A1 (en) * 2015-09-15 2017-03-22 Technische Universität München A method for fabricating a nanostructure
US11322652B2 (en) * 2015-12-14 2022-05-03 Ostendo Technologies, Inc. Methods for producing composite GaN nanocolumns and light emitting structures made from the methods
FR3053054B1 (fr) 2016-06-28 2021-04-02 Commissariat Energie Atomique Structure de nucleation adaptee a la croissance epitaxiale d’elements semiconducteurs tridimensionnels
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
GB201701829D0 (en) * 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
KR20200063411A (ko) * 2018-11-27 2020-06-05 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 발광 소자를 구비한 표시 장치
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
GB201910352D0 (en) * 2019-07-19 2019-09-04 Univ Sheffield LED Arrays
CN110676283B (zh) * 2019-10-16 2022-03-25 福州大学 一种基于纳米线的μLED显示设计方法
KR102221285B1 (ko) * 2019-12-09 2021-03-03 한양대학교 산학협력단 이산화티타늄 나노막대의 성장방법
WO2022220124A1 (ja) * 2021-04-16 2022-10-20 京セラ株式会社 半導体基板並びにその製造方法および製造装置、ＧａＮ系結晶体、半導体デバイス、電子機器
CN115842077B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046465A (en) * 1998-04-17 2000-04-04 Hewlett-Packard Company Buried reflectors for light emitters in epitaxial material and method for producing same
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
US6599564B1 (en) * 2000-08-09 2003-07-29 The Board Of Trustees Of The University Of Illinois Substrate independent distributed bragg reflector and formation method
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6523188B1 (en) 2002-01-14 2003-02-25 Kiefer Pool Equipment Co. Top for starting platform for swimming pool
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2006237556A (ja) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US20080191191A1 (en) * 2005-06-27 2008-08-14 Seoul Opto Device Co., Ltd. Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
US20070257264A1 (en) 2005-11-10 2007-11-08 Hersee Stephen D CATALYST-FREE GROWTH OF GaN NANOSCALE NEEDLES AND APPLICATION IN InGaN/GaN VISIBLE LEDS
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
EP2112699B1 (de) 2006-02-23 2020-05-06 ALLOS Semiconductors GmbH Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
EP1991499A4 (en) 2006-03-08 2013-06-26 Qunano Ab METHOD FOR THE METAL-FREE SYNTHESIS OF EPITAXIAL SEMICONDUCTOR NANODRONS ON SI
MX2008011275A (es) * 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
JP5345552B2 (ja) 2007-01-12 2013-11-20 クナノ アーベー 複数の窒化物ナノワイヤとその製造方法
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
CA2745269A1 (en) * 2008-01-28 2009-08-06 Amit Goyal [100] or [110] aligned, semiconductor-based, large-area, flexible, electronic devices
KR101515100B1 (ko) * 2008-10-21 2015-04-24 삼성전자주식회사 발광 다이오드 및 그 제조 방법
US8097999B2 (en) * 2009-04-27 2012-01-17 University Of Seoul Industry Cooperation Foundation Piezoelectric actuator

Also Published As

Publication number Publication date
US9947829B2 (en) 2018-04-17
AU2011269874A1 (en) 2013-01-10
WO2011162715A1 (en) 2011-12-29
SG186312A1 (en) 2013-02-28
EP2586062A4 (en) 2015-06-03
KR20130138657A (ko) 2013-12-19
US20130221322A1 (en) 2013-08-29
CA2802500A1 (en) 2011-12-29
WO2011162715A9 (en) 2012-11-22
AU2011269874B2 (en) 2015-03-26
JP2013532621A (ja) 2013-08-19
CN103098216A (zh) 2013-05-08
EP2586062A1 (en) 2013-05-01

Similar Documents

Publication Publication Date Title
JP5981426B2 (ja) 配向されたナノワイヤー成長用のバッファ層を有する基板
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
JP4591276B2 (ja) 半導体発光素子の製造方法
KR101650840B1 (ko) 발광소자 및 이의 제조방법
TWI689611B (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
JP2008266064A (ja) 半導体素子用基板、及びその製造方法
WO2006126330A1 (ja) ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
KR20050029167A (ko) 광결정 공진기를 갖는 질화물반도체 발광소자
WO2017134708A1 (ja) エピタキシャル基板
JP2006179879A (ja) 半導体積層基板、その製造方法及び発光素子
US7859086B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
CN105742958A (zh) 一种带有dbr掩膜的三族氮化物发光器件及制备方法
US20090278165A1 (en) Light emitting device and fabrication method therefor
JP4907476B2 (ja) 窒化物半導体単結晶
US20140377507A1 (en) Composite Substrate Used For GaN Growth
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
JP4857616B2 (ja) ＧａＮ系化合物半導体層の形成方法、及び、ＧａＮ系半導体発光素子の製造方法
TWI617047B (zh) 膠囊化基板、製造方法及具該基板的高能隙元件
JP2004335635A (ja) 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
JP2005302980A (ja) 窒化物系半導体発光素子及びその製造方法
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160728

R150 Certificate of patent or registration of utility model

Ref document number: 5981426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250