JP6140989B2 - 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 - Google Patents
多層基板、回路基板、情報処理装置、センサー装置、および通信装置 Download PDFInfo
- Publication number
- JP6140989B2 JP6140989B2 JP2012261220A JP2012261220A JP6140989B2 JP 6140989 B2 JP6140989 B2 JP 6140989B2 JP 2012261220 A JP2012261220 A JP 2012261220A JP 2012261220 A JP2012261220 A JP 2012261220A JP 6140989 B2 JP6140989 B2 JP 6140989B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ground
- hole
- layer
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 29
- 238000004891 communication Methods 0.000 title claims description 11
- 230000010365 information processing Effects 0.000 title claims description 9
- 239000007787 solid Substances 0.000 claims description 57
- 230000035515 penetration Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 description 55
- 230000037431 insertion Effects 0.000 description 55
- 239000004020 conductor Substances 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006698 induction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
多層基板は、ガラス繊維に樹脂を浸透させた誘電体層と、薄い銅箔に対して必要な形状のみを残したパターンからなる導体層で形成される。
最近の多層基板では、給電や信号伝送の安定を図るため、電源やグランド(以下、GNDと略す)は、配線ではなく、ベタ(一面形成)にするのが一般的である。
この時、電源ピンやGNDピンでは、スルーホールがベタ形状の導体に接続されていて、ハンダ付けの際に多層基板の導体の熱容量が大きく、スルーホールの温度が十分に上がらず、ピンのハンダ付け不良が発生する課題がある。
なお、前記背景技術に関連する先行技術文献として、下記特許文献がある。
GNDピンが信号ピンと隣接している場合、信号ピンが接続されている信号配線の基準となっているGNDベタが、信号ピンに隣接するGNDピンと接続されない場合が生じる。
あるいは、別のGNDスルーホールと別のGNDベタ層を経由して、帰還電流の経路が遠回りになり、高周波信号の伝送が困難になる課題がある。
あるいは、逆に、コモンノイズの一部が差動に変換され、本来コモンノイズに対して高い耐性を持つ差動信号であっても、コモンノイズによる差動信号の劣化が生じる課題がある。
よって、信号配線と貫通ピンとの間で帰還電流の遠回りが無くなり、高周波信号の伝送特性の劣化を回避することができる効果がある。
図1は本発明の目的を説明するための多層基板の一例を示す導体立体図、図2は図1の各層の導体パターン図である。
図1および図2において、多層基板1は、導体12層から成り、千鳥格子配置の多ピンコネクタ(図示せず)挿入用のスルーホールのうち、2本の信号ピンとその周辺のGNDピンの合計7本のピン(図示せず)を挿入するスルーホールを含む範囲を示したものである。
10は信号用スルーホールで、さらに、2本隣接した差動信号用の信号用スルーホールのうち、11が正相信号ピン挿入用スルーホール、12が逆相信号ピン挿入用スルーホールである。
20はGND用スルーホールで、さらに、5本のGND用スルーホールのうち、21〜25が左から順にならぶ個々のGNDピン挿入用スルーホールである。
40は各層で信号用スルーホールに設けられたリング状ランド、50は同じくGND用スルーホールのリング状ランドである。
60はGNDベタ30と一体化されたGNDスルーホール用ランド、70はGNDベタ30内に設けられたリング状ランド40をGNDベタ30に接続させないためのアンチパッド、80は信号配線で、さらに、81が正相信号用配線、82が逆相信号用配線である。
また、多層基板1の層構成は、第2層102、第4層104、第6層106、第7層107、第9層109、第11層111がGNDベタで、それ以外の層で電源配線(図示せず)や信号配線が成される。
このような構成の多層基板1においては、GNDベタのある6つの層は、図示した範囲で全く同じ導体パターンとなる。
この他の層にはGNDベタが無く、導体パターンは各スルーホールに設けられたランドのみとなる。
ただし、第3層103には正(逆)相信号ピン挿入用スルーホール11,12に、それぞれ正(逆)相信号用配線81,82が接続される。
一方、信号電流とは逆向きの帰還電流は、正(逆)相信号用配線81,82の上下面のそれぞれ直近に対向する第2層102と第4層104のGNDベタの中で、正(逆)相信号用配線81,82と直近の経路でほとんどが流れ、GNDスルーホール用ランド60を経由して、GNDピン挿入用スルーホールから、コネクタのGNDへ流れる。
このような場合に、コネクタピンから正(逆)相信号用配線81,82までの高周波信号の伝送特性が良好になる。
この時、GNDピンでは、GNDピン挿入用スルーホール21〜25が数多くのGNDベタに接続されていて、ハンダ付けの際に多層基板1の数多くのGNDベタの熱容量が大きく、GNDピン挿入用スルーホール21〜25の温度が十分に上がらず、GNDピンのハンダ付け不良が発生する課題がある。
このため、高い接続信頼性が求められる用途では、1本当たりのGNDピン挿入用スルーホールに接続可能なGNDベタの層数が全てのGNDベタの層数よりも少なく制限される場合がある。
第1層101、第3層103、第5層105、第8層108、第10層110、第12層112は、図1および図2と同じである。
GNDピン挿入用スルーホール23は、いずれの層にも接続されない。
このため、正相信号用配線81に対向してGNDを流れる帰還電流のうち第4層104の帰還電流は、正相信号ピン挿入用スルーホール11に近いGNDピン挿入用スルーホール21〜23に流れる経路が存在しない。
GNDピン挿入用スルーホール23は、いずれの層にも接続されない。
よって、逆相信号用配線82に対向してGNDを流れる帰還電流のうち第2層102の帰還電流は、正相信号に対する第4層の帰還電流と同じく、遠回りをする。
これらの要因により、2つの信号経路での高周波信号の伝送特性が大きく劣化する。
逆に図示した部分にコモンノイズが来ると、その一部が差動の電気エネルギーに変換されて差動ノイズとなり、本来コモンノイズの影響を受けない差動信号であっても、コモンノイズにより差動波形が乱れる。
このように、GNDピン挿入用スルーホール21〜25が接続可能なGNDベタの数に制限がある多層基板1では、高周波信号の伝送特性の劣化、コモンノイズの発生、差動ノイズの重畳といった悪影響が生じる。
図5および図6において、第1層101、第3層103、第5層105、第8層108、第10層110、第12層112は、図1および図2と同じである。
GNDピン挿入用スルーホール21〜25は、6つのGNDベタのうち、第2層102と第4層104のGNDベタに接続される。
残るもう1つの接続層は、個々のGNDピン挿入用スルーホール21〜25ごとに、第6層106、第7層107、第9層109、第11層111のいずれかを任意に選択して構わない。
この時、信号電流の経路とGND電流の経路が、互いに最短経路となっている。
また、正相と逆相の周囲のGND経路の対称性が保たれるので、モード変換によるコモンノイズの発生が防げる。
特に、図6の第2層102と第4層104のGNDベタに示すように、信号用スルーホールの形状、GND用スルーホールの形状、グランドベタの形状および接続状態が、2本の正(逆)相信号用配線81,82に対して電磁気的に対称にしたので、コモンノイズの発生を特に防げる。
さらに、コモンノイズ起因の差動ノイズの発生も防げ、差動信号本来の耐ノイズ性能が保たれる。
すなわち、1本の信号ピン挿入用スルーホールに対して少なくとも1本以上のGNDピン挿入用スルーホールが隣接していて、そ(れら)のGNDピン挿入用スルーホールが信号配線の上下面のそれぞれ直近に対向するGNDベタと接続されていれば、高周波信号の伝送特性劣化を防止できる。
ただし、この場合、差動信号ではないので、コモンノイズに対する耐性はもともと有していない。
よって、正(逆)相信号用配線81,82と貫通ピンとの間で帰還電流の遠回りが無くなり、高周波信号の伝送特性の劣化を回避することができる。
また、モード変換によるコモンノイズの発生が防げる。
実施の形態1では、1ペアの差動信号があり、その周囲のGNDピン挿入用スルーホールが接続可能なGNDベタの層数が3に制限されていた例を示した。
一方、信号ピン(ペア)が複数あり、信号ピンの並びと配線接続先の並びが異なる場合は、ピンから引き出す配線の層を変えることで、スムーズな順序の入れ替えが行われる。
つまり、異なる信号(ペア)に対して共通な周辺GNDピンがあり、GNDピンが接続可能なGNDベタの数が、GNDピンが隣接する信号(ペア)数の2倍より少ない場合は、実施の形態1の形態だけでは必ずしも万能ではない。
図7は本発明の実施の形態2による多層基板を示す導体立体図、図8は図7の各層の導体パターン図である。
図7および図8において、13と14は差動信号ペアの正相信号と逆相信号の信号ピン挿入用スルーホール、83と84は差動信号ペアの正相信号用配線および逆相信号用配線である。
26〜29はGNDピン挿入用スルーホールである。
その他の符号は、実施の形態1と共通である。
本実施の形態2では、1組目の差動信号用の正(逆)相信号用配線81,82は第3層103に、2組目の差動信号用の正(逆)相信号用配線83,84は第5層105に、それぞれ配線している。
このため、1組目の正(逆)相信号用配線81,82を挟む上下のGNDベタのうちの下側のGNDベタと、2組目の正(逆)相信号用配線83,84を挟む上下のGNDベタのうちの上側のGNDベタとが、共に第4層104のGNDベタで、共通である。
GNDピン挿入用スルーホール26〜29は、差動信号用の正(逆)相信号ピン挿入用スルーホール13,14を囲むGNDピン挿入用スルーホールであり、少なくとも第4層104と第6層106の2つのGNDベタには接続される。
GNDピン挿入用スルーホール25は、差動信号用の正(逆)相信号ピン挿入用スルーホール11,12を囲むGNDピン挿入用スルーホールであり、もう1組の差動信号用の正(逆)相信号ピン挿入用スルーホール13,14を囲むGNDピン挿入用スルーホールでもあり、共通である。
よって、GNDピン挿入用スルーホール25は、第2層102と第4層104と第6層106の3つのGNDベタに接続される。
また、2組の差動信号のいずれでも正相と逆相の周囲のGND経路の対称性が保たれるので、モード変換によるコモンノイズの発生が防げる。
さらに、2組の差動信号のいずれでもコモンノイズ起因の差動ノイズの発生も防げ、差動信号本来の耐ノイズ性能が保たれる。
この場合、ピンアサイン上、第3層103に配線する差動信号と第5層105に配線する差動信号とが分かれていても、あるいは交互であっても構わない。
また、本実施の形態2では、2組の差動信号用の正(逆)相信号用配線81,82および83,84を、第3層103と第5層105に配線したが、第8層108と第10層110の組み合わせでも構わない。
あるいは、GND挿入用スルーホール21〜24に対しては、図8ではGNDベタには接続されていない第6層106へ、GND挿入用スルーホール26〜29に対しては、図8ではGNDベタには接続されていない第2層102へ、それぞれ接続しても構わない。
すなわち、2本以上の信号ピン挿入用スルーホールに対して少なくとも1本以上のGNDピン挿入用スルーホールが隣接していて、そ(れら)のGNDピン挿入用スルーホールが共通のGNDベタに接続されると共に、共通のGNDベタを挟んで上下面のそれぞれ直近に対向するGNDベタと接続されていれば、高周波信号の伝送特性劣化を防止できる。
ただし、この場合、差動信号ではないので、コモンノイズに対する耐性はもともと有していない。
よって、正(逆)相信号用配線81,82および83,84と貫通ピンとの間で帰還電流の遠回りが無くなり、高周波信号の伝送特性の劣化を回避することができる。
また、モード変換によるコモンノイズの発生が防げる。
従来の多層基板に部品を実装した回路基板を構成した場合、発生したコモンノイズが回路基板に伝搬し、コネクタが実装された回路基板上の回路の信号振幅やタイミングマージンの減少、あるいは誤動作の誘発につながる課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板を構成した場合、回路基板上の回路の信号振幅やタイミングマージンの減少、および誤動作の誘発を防止することができる。
従来の多層基板に部品を実装した回路基板を用いて情報処理装置を構成した場合、発生したコモンノイズが回路基板に伝搬し、コネクタやケーブルを介して、情報処理装置内の他の回路基板の回路の信号振幅やタイミングマージンの減少、あるいは誤動作の誘発につながる課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板を用いて情報処理装置を構成した場合、情報処理装置内の他の回路基板の回路の信号振幅やタイミングマージンの減少、あるいは誤動作の誘発を防止することができる。
従来の多層基板に部品を実装した回路基板とセンサーを用いてセンサー装置を構成した場合、発生したコモンノイズが回路基板に伝搬し、センサー信号の電圧レベルに対するノイズになり、センサーの精度を劣化させる課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板とセンサーを用いてセンサー装置を構成した場合、センサーの精度の劣化を防止することができる。
従来の多層基板に部品を実装した回路基板とアンテナを用いて通信装置を構成した場合、発生したコモンノイズにより放射ノイズが生じると、アンテナ装置への影響を与え、通信速度の低下や通信障害を引き起こす課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板とアンテナを用いて通信装置を構成した場合、通信速度の低下や通信障害を防止することができる。
Claims (8)
- 一面にグランドパターンが形成されたグランドベタから成る複数の層、および信号配線が形成された層を含み、
最上層にてグランド用の貫通ピンが挿入されるグランド用スルーホールが前記グランドベタおよび前記信号配線を含む複数の層を貫通するように形成され、
最上層にて信号用の貫通ピンが挿入される信号用スルーホールが、前記グランドベタの層を貫通し、前記信号配線に接続される多層基板であって、
1本当たりの前記グランド用スルーホールが接続可能な前記グランドベタの層数が全ての前記グランドベタの層数よりも少なく制限される場合に、
前記信号用スルーホールに隣接する1本以上の前記グランド用スルーホールが、前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続され、
前記信号用スルーホールが2本以上設けられ、
2本以上の前記信号用スルーホールにそれぞれ接続される前記信号配線が2つ以上の層に配線され、
1本当たりの前記グランド用スルーホールが接続可能な前記グランドベタの層数が前記信号配線が配線された層数の2倍より少なく制限される場合に、
それぞれ異なる前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタのうちの少なくとも1つの前記グランドベタが共通であり、
それぞれ異なる前記信号用スルーホールに隣接する1本以上の前記グランド用スルーホールが、共通の前記グランドベタに接続されると共に、共通の前記グランドベタを挟んで上下面のそれぞれ直近に対向する前記グランドベタに接続されること
を特徴とする多層基板。 - 一面にグランドパターンが形成されたグランドベタから成る複数の層、および2本隣接した差動信号用の信号配線が形成された層を含み、
最上層にてグランド用の貫通ピンが挿入されるグランド用スルーホールが前記グランドベタおよび差動信号用の前記信号配線を含む複数の層を貫通するように形成され、
最上層にて信号用の貫通ピンが挿入される2本隣接した差動信号用の信号用スルーホールが、前記グランドベタの層を貫通し、差動信号用の前記信号配線に接続される多層基板であって、
1本当たりの前記グランド用スルーホールが接続可能な前記グランドベタの層数が全ての前記グランドベタの層数よりも少なく制限される場合に、
差動信号用の前記信号用スルーホールに隣接する1本以上の前記グランド用スルーホールが、差動信号用の前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続され、
前記信号用スルーホールに隣接する全ての前記グランド用スルーホールが、前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続され、
差動信号用の前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタの範囲において、前記信号用スルーホールの形状、前記グランド用スルーホールの形状、前記グランドベタの形状および接続状態が、差動信号用の2本の前記信号配線に対して電磁気的におおむね対称であること
を特徴とする多層基板。 - 前記信号用スルーホールに隣接する全ての前記グランド用スルーホールが、前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続されること
を特徴とする請求項1記載の多層基板。 - 差動信号用の前記信号用スルーホールが2組以上設けられ、
2組以上の差動信号用の前記信号用スルーホールにそれぞれ接続される差動信号用の前記信号配線が2つ以上の層に配線され、
1本当たりの前記グランド用スルーホールが接続可能な前記グランドベタの層数が差動信号用の前記信号配線が配線された層数の2倍より少なく制限される場合に、
それぞれ異なる組の差動信号用の前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタのうちの少なくとも1つの前記グランドベタが共通であり、
それぞれ異なる組の差動信号用の前記信号用スルーホールに隣接する1本以上の前記グランド用スルーホールが、共通の前記グランドベタに接続されると共に、共通の前記グランドベタを挟んで上下面のそれぞれ直近に対向する前記グランドベタに接続されること
を特徴とする請求項2記載の多層基板。 - 請求項1から請求項4のうちのいずれか1項記載の多層基板に部品を実装したこと
を特徴とする回路基板。 - 請求項5記載の回路基板を用いたこと
を特徴とする情報処理装置。 - 請求項5記載の回路基板とセンサーを用いたこと
を特徴とするセンサー装置。 - 請求項5記載の回路基板とアンテナを用いたこと
を特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261220A JP6140989B2 (ja) | 2012-11-29 | 2012-11-29 | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261220A JP6140989B2 (ja) | 2012-11-29 | 2012-11-29 | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014107494A JP2014107494A (ja) | 2014-06-09 |
JP6140989B2 true JP6140989B2 (ja) | 2017-06-07 |
Family
ID=51028705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012261220A Active JP6140989B2 (ja) | 2012-11-29 | 2012-11-29 | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6140989B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9775231B2 (en) | 2014-11-21 | 2017-09-26 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US10187972B2 (en) | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
WO2019241107A1 (en) | 2018-06-11 | 2019-12-19 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
TW202109986A (zh) | 2019-05-20 | 2021-03-01 | 美商安芬諾股份有限公司 | 高密度高速電連接器 |
TW202147717A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
TW202147718A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243864A (ja) * | 2004-02-26 | 2005-09-08 | Kyocera Corp | 配線基板 |
US8013685B2 (en) * | 2006-03-03 | 2011-09-06 | Renesas Electronics Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
JP5003359B2 (ja) * | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | プリント配線基板 |
JP5326455B2 (ja) * | 2008-09-18 | 2013-10-30 | 日本電気株式会社 | プリント配線基板及びその製造方法 |
-
2012
- 2012-11-29 JP JP2012261220A patent/JP6140989B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014107494A (ja) | 2014-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140989B2 (ja) | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 | |
JP5034095B2 (ja) | プリント配線基板および電子装置 | |
EP2654387B1 (en) | Printed circuit board | |
KR101076671B1 (ko) | 프린트 배선판 | |
US10470296B2 (en) | Printed circuit board, printed wiring board, and differential transmission circuit | |
US20120247825A1 (en) | Printed circuit board | |
JP2013080628A (ja) | 配線板、コネクタおよび電子装置 | |
JP2006128633A (ja) | 多端子素子及びプリント配線板 | |
CN107241857B (zh) | 一种印刷电路板和通信设备 | |
JP2011018673A (ja) | Lsiパッケージ、プリント基板および電子装置 | |
JP5609329B2 (ja) | プリント基板 | |
JP6611555B2 (ja) | プリント回路板及び電子機器 | |
TW202031106A (zh) | 多層印刷基板 | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
WO2016072337A1 (en) | Printed circuit board, printed wiring board, and differential transmission circuit | |
JP2010093018A (ja) | 配線基板 | |
JP2016066946A (ja) | 信号伝送用ケーブル | |
TW202118364A (zh) | 電路板及應用其的電子裝置 | |
JP6288910B2 (ja) | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 | |
CN105376962A (zh) | 电路板结构的改良方法 | |
JP2009224735A (ja) | 多層プリント配線板及びそれを用いた電子機器 | |
JP5955124B2 (ja) | 配線基板 | |
US20100175911A1 (en) | High-Speed Two-Layer and Multilayer Circuit Boards | |
JP2006302944A (ja) | 多層プリント配線基板 | |
CN106604520B (zh) | 印刷电路板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6140989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |